CN104133971A - 一种差分绕线补偿优选的设计方法 - Google Patents
一种差分绕线补偿优选的设计方法 Download PDFInfo
- Publication number
- CN104133971A CN104133971A CN201410385724.2A CN201410385724A CN104133971A CN 104133971 A CN104133971 A CN 104133971A CN 201410385724 A CN201410385724 A CN 201410385724A CN 104133971 A CN104133971 A CN 104133971A
- Authority
- CN
- China
- Prior art keywords
- compensation
- coiling
- source
- wire wrapping
- kinds
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Management, Administration, Business Operations System, And Electronic Commerce (AREA)
Abstract
本发明提供一种差分绕线补偿优选的设计方法，属于高速走线PCB设计领域。本发明针对不匹配处源端直接绕线补偿或靠近源端利用3W或5W走线空间进行绕线补偿三种方式进行仿真分析，通过对不同速度，不同叠层厚度情况下的模拟分析，总结归纳出三种绕圈方式的差异度，可有效辅助工程师根据layout布局实际情况选择绕线方式，提升产品的设计质量。
Description
技术领域
本发明涉及高速走线PCB设计领域，具体地说是一种差分绕线补偿优选的设计方法。
背景技术
对于Server产品的开发，在主板上的各种高速差分走线Layout设计时，都会出现因为器件本身引脚位置的不对称，造成差分对本身正（Positive）和负（negative）两根线无法对称引出，使其两线之间因Trace长度不同产生相位差。而此长度差异值越大，其对高速信号质量影响越严重。比如：会造成信号上升和下降时间的减缓，增大信号jitter抖动，从而导致信号误码率的提升。因此，在高速差分走线设计时，要求差分对本身正和负两线作等长设计要求，但有时作等长的方式和位置不同，其对信号质量的效果也不同。
当差分对正和负两根线走线长度相等时，信号上升较平滑，而当正和负两根线走线存在长度差异化，随着差异的增大，其信号上升时间将越大。表示两信号线之间走线长度差异产生的相位延迟由20%RT到2xRT（RT表示信号在芯片输出时的上升时间）时，其到底差分线末端时信号上升时间的变化。
因此，为降低差分线本身长度不匹配造成的信号质量降低，在PCB设计时，将导入绕线补偿设计。但在PCB设计实际布线时，其绕线补偿的方式将有好多种，总体上可分为下列三种模式：
（1）利用大弧在源端附近补偿；
（2）利用3W2S原理绕小弧补偿；
（3）不匹配处源端直接补偿。
上述三种绕线补偿方式中，Case2小弧绕线方式，会因差分对本身长度差异较大，造成3W2S小弧绕线各数较多，引起信号线本身串扰增大，无法有效起到绕线补偿效果。
因此，在差分绕线设计时，通常会采用Case1和Case3方式。但实际layout设计时，首选哪种绕线方式，若结构限制，次选哪种方式将是后期设计时所应关注的。
发明内容
本发明通过仿真分析，提出了一种差分走线绕线优化的设计方法，此方法可根据Layout布线实际情况择选绕线方式，有效的提升产品的设计质量。
本发明是针对不同的绕线方式，通过其在不同速度及叠层厚度下的仿真分析，给出一种差分绕线方式优选的设计思路，可帮助工程师根据实际的layout情况，选择一种较合适的差分绕线方式。
针对目前layout补偿方式，归纳了三种建议绕线方式，（1）源端直接补偿，（2）在源端附近利用3W空间绕线补偿，（3）在源端附近利用5W空间绕线补偿， 其中W表示差分线线宽。同时利用Cadence Speed2000软件中的SI Matrix功能，对其上述三种方式在不同速度，不同叠层厚度下进行信号仿真，其仿真数据归总如下表7所示：
注：表格中Pseudo_eye = INT_Sig – INT_ISI – INT_XTK，其中，因只仿真单独差分Lane，所以未体现不同差分对之间的INT_XTK影响。另外，Pseudo_eye值越大，信号质量越好。
从上述表格中数据可以得到如下结论：
1、无论速度提升或PP厚度提高，源端直接补偿结果要好于其他两种方式；
2、当信号速度不高，如在8Gbps以下时，3W空间绕圈补偿方式要略微好于5W，同时，随着PP厚度的提升，相差不大；
3、当信号速度提升，如在12Gbps以上时，5W空间绕圈补偿方式要略好于3W，同时，随着PP厚度的提升，差距将逐步增大；
4、对于源端直接补偿，有时由于芯片引脚具体结构缘故无法采用时，可根据实际设计要求，参考2&3的建议去进行差分绕线优选。
本发明的有益效果是：
此设计方法是针对不匹配处源端直接绕线补偿或靠近源端利用3W或5W（W表示走线单位线宽）走线空间进行绕线补偿三种方式进行仿真分析，通过对不同速度，不同叠层厚度情况下的模拟分析，总结归纳出三种绕圈方式的差异度，可有效辅助工程师根据layout布局实际情况选择绕线方式，提升产品的设计质量。
附图说明
附图1是绕线方式示意图。
具体实施方式
结合layout实际绕线方式及仿真分析，提出了一种差分绕线优选的设计方法，此方法可以指定工程师根据layout实际情况，选择最优的layout绕线优化方案，有助于改进高速信号质量，提高产品的设计质量。
此设计方法是针对不匹配处源端直接绕线补偿或靠近源端利用3W或5W（W表示走线线宽）走线空间进行绕线补偿三种方式进行仿真分析，通过对不同速度，不同叠层厚度情况下的模拟分析，总结归纳出三种绕圈方式的差异度，可有效辅助工程师根据layout布局实际情况选择绕线方式，提升产品的设计质量。
其绕圈示意图如1所示，同时利用Cadence Speed2000软件中的SI Matrix功能，对其上述三种方式在不同速度，不同叠层厚度下进行信号仿真，其仿真数据结果是：
1、无论速度提升或PP厚度提高， 源端直接补偿结果要好于其他两种方式；
2、当信号速度不高，如在8Gbps以下时，3W空间绕圈补偿方式要略微好于5W，同时，随着PP厚度的提升，相差不大；
3、当信号速度提升，如在12Gbps以上时，5W空间绕圈补偿方式要略好于3W，同时，随着PP厚度的提升，差距将逐步增大；
4、对于源端直接补偿，有时由于芯片引脚具体结构缘故无法采用时，可根据实际设计要求，参考2&3的建议去进行差分绕线优选。
本发明通过仿真分析，提出了一种差分走线绕线优化的设计方法，此方法可根据Layout布线实际情况择选绕线方式，有效的提升产品的设计质量。
Claims (3)
1.一种差分绕线补偿优选的设计方法，其特征在于是针对不匹配处源端直接绕线补偿或靠近源端利用3W或5W走线空间进行绕线补偿三种方式进行仿真分析，通过对不同速度，不同叠层厚度情况下的模拟分析，总结归纳出三种绕圈方式的差异度，辅助工程师根据layout布局实际情况选择绕线方式。
2.根据权利要求1所述的方法，其特征在于
三种绕线补偿方式为：
（1）源端直接补偿；
（2）在源端附近利用3W空间绕线补偿；
（3）在源端附近利用5W空间绕线补偿，其中W表示差分线线宽。
3.根据权利要求2所述的方法，其特征在于
1）无论速度提升或PP厚度提高，源端直接补偿结果要好于其他两种方式；
2）当信号速度不高，如在8Gbps以下时，3W空间绕圈补偿方式要略微好于5W，同时，随着PP厚度的提升，相差不大；
3）当信号速度提升，如在12Gbps以上时，5W空间绕圈补偿方式要略好于3W，同时，随着PP厚度的提升，差距将逐步增大；
4）对于源端直接补偿，有时由于芯片引脚具体结构缘故无法采用时，可根据实际设计要求，参考2）&3）的建议去进行差分绕线优选。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410385724.2A CN104133971A (zh) | 2014-08-07 | 2014-08-07 | 一种差分绕线补偿优选的设计方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410385724.2A CN104133971A (zh) | 2014-08-07 | 2014-08-07 | 一种差分绕线补偿优选的设计方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN104133971A true CN104133971A (zh) | 2014-11-05 |
Family
ID=51806647
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410385724.2A Pending CN104133971A (zh) | 2014-08-07 | 2014-08-07 | 一种差分绕线补偿优选的设计方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104133971A (zh) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105338732A (zh) * | 2015-12-09 | 2016-02-17 | 浪潮电子信息产业股份有限公司 | 一种提高高速差分信号的绕线方法 |
| CN107480390A (zh) * | 2017-08-23 | 2017-12-15 | 京东方科技集团股份有限公司 | 信号延迟的补偿方法、装置及计算机设备 |
| CN107506325A (zh) * | 2017-08-21 | 2017-12-22 | 郑州云海信息技术有限公司 | 一种实现差分线动态等长的方法及系统 |
| CN107864561A (zh) * | 2017-11-10 | 2018-03-30 | 郑州云海信息技术有限公司 | 一种新型的via通孔内绕线补偿的方法 |
| CN108630650A (zh) * | 2017-03-20 | 2018-10-09 | 中兴通讯股份有限公司 | 一种bga扇出相位补偿的方法及装置 |
| CN108770189A (zh) * | 2018-07-12 | 2018-11-06 | 合肥联宝信息技术有限公司 | 一种差分线绕线方法 |
| WO2018218907A1 (zh) * | 2017-05-31 | 2018-12-06 | 郑州云海信息技术有限公司 | 一种优化pcie连接器区域信号质量的设计方法 |
| CN109298622A (zh) * | 2017-07-25 | 2019-02-01 | 精工爱普生株式会社 | 集成电路装置、物理量测量装置、电子设备和移动体 |
| CN109308391A (zh) * | 2018-09-20 | 2019-02-05 | 郑州云海信息技术有限公司 | 一种针对共模与差模转换的信号补偿方法与系统 |
| CN113011123A (zh) * | 2021-02-19 | 2021-06-22 | 山东英信计算机技术有限公司 | 一种差分信号线长度补偿方法、系统及装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1520246A (zh) * | 2003-01-21 | 2004-08-11 | 英业达股份有限公司 | 线路布局的蛇形线编绘方法 |
-
2014
- 2014-08-07 CN CN201410385724.2A patent/CN104133971A/zh active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1520246A (zh) * | 2003-01-21 | 2004-08-11 | 英业达股份有限公司 | 线路布局的蛇形线编绘方法 |
Non-Patent Citations (4)
| Title |
|---|
| 丘剑: "差分线对的PCB设计要点", 《通信技术》 * |
| 刘梦男: "蛇形线信号完整性分析", 《中国优秀硕士学位论文全文数据库-信息科技辑》 * |
| 媳妇的美好宣言: "差分线绕线方法比较", 《HTTP://WENKU.BAIDU.COM/LINK?URL=IHQKXTTLYKBQFPGL9EKDT_ZCXNLK-IEDAJLXNMOFNZOR4ZPH8698 CQXDVNGHRSIL_9ZTI6DPZWXBMPHRYOTBDF6SSC0VHK5EKZAALGBDRQ3》 * |
| 崔向东 等: "FDR高速信号传输仿真和实验", 《微处理器技术论坛》 * |
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105338732A (zh) * | 2015-12-09 | 2016-02-17 | 浪潮电子信息产业股份有限公司 | 一种提高高速差分信号的绕线方法 |
| CN108630650A (zh) * | 2017-03-20 | 2018-10-09 | 中兴通讯股份有限公司 | 一种bga扇出相位补偿的方法及装置 |
| CN108630650B (zh) * | 2017-03-20 | 2021-07-13 | 中兴通讯股份有限公司 | 一种bga扇出相位补偿的方法及装置 |
| WO2018218907A1 (zh) * | 2017-05-31 | 2018-12-06 | 郑州云海信息技术有限公司 | 一种优化pcie连接器区域信号质量的设计方法 |
| CN109298622B (zh) * | 2017-07-25 | 2022-03-08 | 精工爱普生株式会社 | 集成电路装置、物理量测量装置、电子设备和移动体 |
| CN109298622A (zh) * | 2017-07-25 | 2019-02-01 | 精工爱普生株式会社 | 集成电路装置、物理量测量装置、电子设备和移动体 |
| CN107506325A (zh) * | 2017-08-21 | 2017-12-22 | 郑州云海信息技术有限公司 | 一种实现差分线动态等长的方法及系统 |
| CN107480390B (zh) * | 2017-08-23 | 2020-08-21 | 京东方科技集团股份有限公司 | 信号延迟的补偿方法、装置及计算机设备 |
| CN107480390A (zh) * | 2017-08-23 | 2017-12-15 | 京东方科技集团股份有限公司 | 信号延迟的补偿方法、装置及计算机设备 |
| CN107864561A (zh) * | 2017-11-10 | 2018-03-30 | 郑州云海信息技术有限公司 | 一种新型的via通孔内绕线补偿的方法 |
| CN107864561B (zh) * | 2017-11-10 | 2020-01-31 | 苏州浪潮智能科技有限公司 | 一种via通孔内绕线补偿的方法 |
| CN108770189A (zh) * | 2018-07-12 | 2018-11-06 | 合肥联宝信息技术有限公司 | 一种差分线绕线方法 |
| CN109308391A (zh) * | 2018-09-20 | 2019-02-05 | 郑州云海信息技术有限公司 | 一种针对共模与差模转换的信号补偿方法与系统 |
| CN109308391B (zh) * | 2018-09-20 | 2022-02-18 | 郑州云海信息技术有限公司 | 一种针对共模与差模转换的信号补偿方法与系统 |
| CN113011123A (zh) * | 2021-02-19 | 2021-06-22 | 山东英信计算机技术有限公司 | 一种差分信号线长度补偿方法、系统及装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104133971A (zh) | 一种差分绕线补偿优选的设计方法 | |
| CN104333973A (zh) | 一种针对3w2s绕线补偿的阻抗优化设计方法 | |
| CN102509584B (zh) | 大对数成缆防翻转定位装置 | |
| CN104182576B (zh) | 一种减少高速差分对之间串扰影响的设计方法 | |
| CN102883536A (zh) | 一种pcb板通孔加工方法及通孔结构 | |
| CN104102797A (zh) | 一种降低差分串扰的pcb走线设计方法 | |
| JP2013183147A (ja) | レーザーダイオード駆動装置および駆動方法、並びにそれを用いた光伝送システム | |
| CN206557754U (zh) | 一种PCIe x16双GPU的Riser卡 | |
| CN206559716U (zh) | 一种优化绕线信号质量的走线结构 | |
| CN105117548A (zh) | 一种适用于dual stripline设计的差分走线方法 | |
| CN103732007B (zh) | 基于四轴联动贴片机的贴装头运动路径优化方法 | |
| CN204089125U (zh) | 一种杆塔单挂点跳串加支撑管形式跳线装置 | |
| CN105357866A (zh) | 一种减少高速信号串扰的布线方法 | |
| CN102487573A (zh) | 印刷电路板 | |
| CN105912487A (zh) | 一种数据时序的均衡方法及系统 | |
| CN104102606A (zh) | 一种pci-express信号长距离传输的方法 | |
| CN104244610A (zh) | 一种降低connector过孔影响的设计方法 | |
| CN109308391A (zh) | 一种针对共模与差模转换的信号补偿方法与系统 | |
| CN209389338U (zh) | 用于高速差分信号连接器的金属屏蔽板 | |
| US10528313B2 (en) | Display device | |
| CN103744827A (zh) | 一种提高芯片逻辑时序的串行数据帧匹配方法 | |
| CN104797078A (zh) | 一种返回路径不连续情况下降低阻抗失配程度的方法 | |
| CN108366486A (zh) | 一种减小clk高速信号串扰的布局和布线方法 | |
| CN104239632A (zh) | 一种减少vga走线串扰影响信号的方法 | |
| CN106775717A (zh) | 基于矩阵编码自动插入Feed‑through路径的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20141105 |