CN104124224B - 芯片封装以及制造该芯片封装的方法 - Google Patents
芯片封装以及制造该芯片封装的方法 Download PDFInfo
- Publication number
- CN104124224B CN104124224B CN201410175976.2A CN201410175976A CN104124224B CN 104124224 B CN104124224 B CN 104124224B CN 201410175976 A CN201410175976 A CN 201410175976A CN 104124224 B CN104124224 B CN 104124224B
- Authority
- CN
- China
- Prior art keywords
- chip
- pressure sensor
- chip package
- various embodiments
- encapsulating material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title abstract description 59
- 238000004519 manufacturing process Methods 0.000 title abstract description 14
- 239000000463 material Substances 0.000 claims abstract description 113
- 239000012530 fluid Substances 0.000 claims description 70
- 230000008878 coupling Effects 0.000 claims description 41
- 238000010168 coupling process Methods 0.000 claims description 41
- 238000005859 coupling reaction Methods 0.000 claims description 41
- 238000007789 sealing Methods 0.000 claims description 19
- 239000000758 substrate Substances 0.000 claims description 10
- 238000010586 diagram Methods 0.000 description 25
- 238000000151 deposition Methods 0.000 description 20
- 239000012528 membrane Substances 0.000 description 20
- 229910052751 metal Inorganic materials 0.000 description 20
- 239000002184 metal Substances 0.000 description 20
- 230000008859 change Effects 0.000 description 18
- 239000003989 dielectric material Substances 0.000 description 18
- 238000005538 encapsulation Methods 0.000 description 17
- 230000008021 deposition Effects 0.000 description 15
- 239000004020 conductor Substances 0.000 description 9
- 239000003990 capacitor Substances 0.000 description 6
- 230000005611 electricity Effects 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 238000000465 moulding Methods 0.000 description 4
- 238000005240 physical vapour deposition Methods 0.000 description 4
- 238000003466 welding Methods 0.000 description 4
- 238000005520 cutting process Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 229910052738 indium Inorganic materials 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 2
- 239000004411 aluminium Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 239000007767 bonding agent Substances 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000004744 fabric Substances 0.000 description 2
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 238000003825 pressing Methods 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- 238000009530 blood pressure measurement Methods 0.000 description 1
- 230000009849 deactivation Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 239000003365 glass fiber Substances 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 239000012778 molding material Substances 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
- B81B7/0032—Packages or encapsulation
- B81B7/0061—Packages or encapsulation suitable for fluid transfer from the MEMS out of the package or vice versa, e.g. transfer of liquid, gas, sound
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B2201/00—Specific applications of microelectromechanical systems
- B81B2201/02—Sensors
- B81B2201/0264—Pressure sensors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Measuring Fluid Pressure (AREA)
- Pressure Sensors (AREA)
Abstract
公开了一种芯片封装以及制造该芯片封装的方法。在各个实施例中，提供芯片封装。芯片封装可以包括具有多个压力传感器区的至少一个芯片以及包封芯片的包封材料。
Description
技术领域
各个实施例一般地涉及芯片封装以及制造该芯片封装的方法。
背景技术
某些应用要求使用多个压力传感器。图1A是示出常规压力传感器芯片封装的横截面侧视图的示意图100a。在芯片载体104上安装芯片102。线接合106将芯片电连接到外部触头108。利用包封材料110来包封芯片102。包封材料110中的开孔112将芯片102暴露于环境，并且允许感测压力。图1B是示出安装在印刷电路板（PCB）144上的具有多个如图1A所示那样的压力传感器芯片封装142的常规压力传感器部件的横截面侧视图的示意图100b。图1C是示出图1B中图解的常规压力传感器部件的顶视平面视图的示意图100c。导线（未示出）将压力传感器芯片142的外部触头108连接到电触头146。还可以在印刷电路板144上安装诸如处理器的其它器件。
多个传感器芯片封装142被单独地附接到印刷电路板144。多个独立的压力入口可以通向压力传感器部件的外壳。一个输入或入口可以被耦接到多个芯片102中的一个的开孔112。可以将压力接口（诸如适配器或中间片（intermediate piece））密封到外壳的入口上，以提供压力耦接。
可能要求多个传感器芯片封装。还可能要求很多单独的处理以制备单独的传感器芯片封装。使用多个传感器芯片封装可能导致增加的成本。还可能要求更多的区域用于多个传感器芯片封装。
发明内容
在各个实施例中提供芯片封装。芯片封装可以包括：至少一个芯片，具有多个压力传感器区；以及包封芯片的包封材料。
附图说明
在附图中，贯穿不同的视图，同样的参考标号一般提及相同的部分。附图不一定是比例的，相反一般地将重点放在图解本发明的原理。在下面的描述中，参照下面的附图描述本发明各个实施例，在附图中：
图1A示出压力传感器芯片封装的横截面侧视图，图1B示出安装在印刷电路板上的具有多个图1A所示的压力传感器芯片封装的常规压力传感器部件的横截面侧视图，并且图1C示出图1B中图解的常规压力传感器部件的顶视平面视图；
图2A示出根据各个实施例的芯片封装的横截面侧视图，图2B示出具有根据各个实施例的多个压力测量结构和流体供给结构的图2A中图解那样的芯片封装的横截面侧视图；
图3示出制造根据各个实施例的芯片封装的方法；
图4A示出根据各个实施例在单次被暴露芯片（管芯）模制中带入至少一个模具以形成具有芯片载体的模具腔，图4B示出形成根据各个实施例的模具，并且图4C示出利用图4A中的至少一个模具形成的根据各个实施例的被包封芯片；
图5A示出根据各个实施例在双次被暴露芯片（管芯）模制中带入至少两个模具以形成具有芯片载体的模具腔，并且图5B示出利用图5A中的模具形成的根据各个实施例的被包封芯片；
包括图6A至图6D的图6示出用以制造根据各个实施例的芯片封装的方法；其中，图6A示出具有根据各个实施例的多个压力传感器区的至少一个芯片的横截面侧视图；其中，图6B示出具有根据各个实施例的多个压力传感器区（如图6A所示那样）的至少一个芯片的顶视平面视图；其中，图6C示出根据各个实施例的包括至少一个芯片（如图6A所示那样）以及包封芯片的包封材料的芯片封装的横截面侧视图；并且其中，图6D示出根据各个实施例的芯片封装（如图6C所示那样）的顶视平面视图；
图7A示出根据各个实施例的芯片封装的横截面侧视图，图7B示出根据各个实施例的芯片封装（如图7A所示那样）的顶视平面视图，并且图7C示出具有根据各个实施例的压力测量入口的芯片封装的横截面侧视图；
图8示出用以制造根据各个实施例的芯片封装的方法；
包括图9A至图9E的图9示出制造根据各个实施例的芯片封装的示意图；其中，图9A示出根据各个实施例的被处理晶片的部分；其中，图9B示出根据各个实施例的包括多个芯片的单切块（singulated block）（或组装（assemblage））的横截面侧视图；其中，图9C示出根据各个实施例的图9B中的单切块（或组装）的顶视平面视图；其中，图9D示出根据各个实施例的芯片封装的横截面侧视图；并且其中，图9E示出根据各个实施例的图9D所示的芯片封装的顶视平面视图。
具体实施方式
下面的详细描述参照以图解的方式示出具体细节和其中可以实施本发明的实施例的随附附图。
词语“示例性的”在此用于表示“用作为示例、实例或图解”。在此被描述为“示例性的”的实施例或设计不一定被解释为较之其它实施例或设计是优选或有利的。
关于形成在一侧或表面“之上”的沉积材料所使用的词语“之上”在此可以用于表示沉积材料可以被“直接形成在隐含的侧或表面上”，例如与隐含的侧或表面直接接触。关于形成在一侧或表面“之上”的沉积材料所使用的词语“之上”在此可以用于表示沉积材料可以在一个或更多个附加的层被布置在隐含的侧或表面与沉积材料之间的情况下，被“间接形成在隐含的侧或表面上”。
各个实施例提供多个传感器芯片封装。更进一步地，提供各个单独处理以制备单独传感器芯片封装。各个实施例提供减少成本的多个传感器芯片封装。在各个实施例中针对多个传感器芯片封装所要求的所要求区域也被减少。
本公开的各个方面可以提供能够至少部分地解决上面提到的挑战中的一些的改进的芯片封装以及制造该芯片封装的方法。
图2A示出具有根据各个实施例的芯片封装的横截面侧视图的示意图200a。芯片封装可以包括：至少一个芯片202，具有多个压力传感器区204；以及包封芯片202的包封材料206。
在各个实施例中，可以通过包封材料206来包封一个或更多个芯片202。一个或更多个芯片202中的至少一个芯片202可以具有多个压力传感器区204。例如，包封材料206可以包括（按压）模具材料和/或层叠材料（诸如例如连同玻璃纤维一起的聚合物材料）。
各个实施例可以提供要被安装在电路板上的单个芯片封装。各个实施例可以提供在由芯片占据的区域上的节省。各个实施例可以提供要使用单个芯片封装来测量的不同压力。各个实施例可以提供要使用单个芯片封装来同时测量的不同压力。
在各个实施例中，芯片封装可以包括单个芯片202。在各个实施例中，芯片封装可以提供片上系统（SoC）解决方案。
在各个实施例中，压力传感器区204可以包括薄膜结构。薄膜结构可以包括至少一个薄膜。
至少一个芯片202可以被配置为使用电容来检测或测量流体的压力。至少一个芯片202可以包括薄膜结构。薄膜结构可以包括具有电极的至少一个薄膜。电极可以与对电极形成电容器。至少一个薄膜可以被暴露于流体。流体可以引起至少一个薄膜偏斜。电极与对电极之间的距离可以改变，并且引起电容器中的电容改变。
在各个实施例中，至少一个芯片202可以被配置为使用压电阻抗来检测或测量流体的压力。至少一个芯片202可以包括薄膜结构。薄膜结构可以包括具有应变计的至少一个薄膜。至少一个薄膜可以被暴露于流体。流体可以引起至少一个薄膜偏斜。应变计可以具有由于被施加到应变计的变化的力的原因而改变的阻抗。应变计可以例如引起流过应变计的电流随着应变计因为薄膜由于变化的压力的原因偏斜而被伸展或压缩而变化。在各个实施例中，芯片202可以被配置为使用压电或任何其它合适的效应来检测或测量流体的压力。
在各个实施例中，多个传感器区204中的至少两个压力传感器区的表面区可以不含包封材料。在各个实施例中，多个传感器区204中的至少两个压力传感器区中的每一个的表面区可以不含包封材料。在各个实施例中，用于多个传感器区204的两个压力传感器区可以不含包封材料206。
在各个实施例中，包封材料206可以包括模制材料。
图2B示出具有根据各个实施例的多个压力测量结构220和流体供给结构224的如图2A中图解的芯片封装的横截面侧视图的示意图200b。在各个实施例中，至少一个压力传感器区可以包括被配置为收纳流体供给结构224的压力测量入口结构220。压力测量入口结构220可以包括到芯片202的开孔。流体供给结构224可以包括管（例如柔性管）。压力测量入口结构220可以包括被配置为保持流体供给结构的保持结构。压力测量入口结构220可以包括用以密封与流体供给结构224的耦接的密封结构。
在各个实施例中，至少一个压力传感器区可以被耦接到封闭腔。在各个实施例中，至少一个压力传感器区被配置为感测流体的压力。在各个实施例中，至少一个压力传感器区被配置为感测流体的压力，至少一个压力传感器区包括被配置为收纳流体供给结构的压力入口结构。在各个实施例中，耦接到封闭腔的至少一个压力传感器区以及被配置为感测流体的压力的至少一个压力传感器区可以形成差分传感器。
在各个实施例中，至少一个压力传感器区可以被耦接到基准体积（referencevolume）（充当基准的流体或真空的固定体积），由此提供差分压力传感器区。至少一个压力传感器区可以包括薄膜结构。薄膜结构可以包括至少一个薄膜。至少一个薄膜的第一侧可以被耦接到基准体积。至少一个薄膜的与第一侧相对的第二侧可以被配置为感测流体的压力。
在各个实施例中，芯片202可以被配置为检测或测量达到大约15巴的压力，例如从大约2巴到大约13巴，例如从大约5巴到大约10巴。
在各个实施例中，芯片封装可以包括承载芯片202的芯片载体208。可以使用表面安装技术（SMT）将芯片202与芯片载体208耦接。可以使用过孔技术（THT）将芯片202与芯片载体208耦接。可以使用倒装芯片接合将芯片202与芯片载体208耦接。芯片载体208可以包括引线框。引线框可以是预结构化（pre-structured）引线框或后结构化（post-structured）引线框。芯片载体208可以包括衬底。芯片载体208可以包括金属芯片载体208或以金属芯片载体208制成。可以借助刻蚀和/或压印（stamping）对芯片载体208进行图案化。
在各个实施例中，芯片封装可以包括部分地不含包封材料206的至少一个电触头210。至少一个电触头210可以包括导电臂，诸如金属臂（其也可以被提及为导电引线，诸如金属引线）。至少一个电触头210可以包括导电焊盘，诸如金属焊盘。至少一个电触头210可以包括导电管脚，诸如金属管脚。在各个实施例中，至少一个电触头210可以从芯片202延伸。
在各个实施例中，芯片可以包括至少一个芯片触头212。芯片触头212可以与至少一个电触头210电耦接。至少一个芯片触头212可以经由线214（例如线接合）与至少一个电触头210电耦接。换句话说，至少一个芯片触头212可以经由线接合与至少一个电触头210电耦接。在各个实施例中，至少一个芯片触头212可以经由芯片载体208与至少一个电触头210电耦接。在各个实施例中，至少一个芯片触头212可以经由重分布层（redistributionlayer）与至少一个电触头210电耦接。
在各个实施例中，芯片封装可以包括至少一个电子电路。电子电路可以被配置为处理由多个压力传感器区204中的至少一个压力传感器区提供的传感器信号，例如，以调节（condition）传感器信号，例如包括滤波、数字化等。在各个实施例中，电子电路还可以被配置为控制芯片202，例如，以激活/去激活压力传感器区204。
在各个实施例中，芯片封装可以包括耦接到至少一个芯片触头的重分布层。在各个实施例中，重分布层可以被部署在包封材料206之上，并且可以提供一个或更多个重分配导体轨道。
在各个实施例中，至少一个芯片202可以包括多个芯片。在各个实施例中，多个芯片可以被单片集成在同一衬底（例如同一晶片）上。
在各个实施例中，芯片封装可以进一步包括没有压力传感器区的一个或更多个芯片，诸如应用专用集成电路（ASIC）芯片、处理器芯片等。
图3是示出用以制造根据各个实施例的芯片封装的方法的示意图300。该方法可以包括：在302中，提供包括多个压力传感器区的至少一个芯片。该方法可以进一步包括，在304中，使用包封材料来包封芯片。
在各个实施例中，多个压力传感器区中的至少两个压力传感器区的表面区可以不含包封材料。在各个实施例中，多个压力传感器区中的至少两个压力传感器区可以不含包封材料。
在各个实施例中，至少一个压力传感器区可以包括被配置为收纳流体供给结构的压力测量入口结构。流体供给结构可以包括管，例如柔性管。压力测量入口结构可以包括被配置为保持流体供给结构的保持结构。压力测量入口结构可以包括被配置为密封与流体供给结构的耦接的密封结构。
方法可以进一步包括提供芯片载体以承载芯片。在各个实施例中，方法可以进一步提供将芯片接合或附接到芯片载体。将芯片接合或附接到芯片载体可以包括表面安装技术（SMT）。将芯片接合或附接到芯片载体可以包括过孔技术（THT）。将芯片接合或附接到芯片载体可以包括倒装芯片接合。芯片载体可以包括引线框。芯片载体可以包括衬底。
在各个实施例中，方法可以进一步包括形成部分地不含包封材料的至少一个电触头。形成部分地不含包封材料的至少一个电触头可以包括在沉积包封材料之前部分地覆盖至少一个电触头。形成至少一个电触头可以包括在用掩模材料（诸如介电材料）沉积包封材料之前部分地覆盖至少一个电触头。形成至少一个电触头可以包括去除掩模材料，形成至少一个电触头可以包括在沉积包封材料之后去除掩模材料。形成至少一个电触头可以包括光刻处理。掩模材料可以是光致抗蚀剂。
在各个实施例中，至少一个芯片包括至少一个芯片触头。至少一个芯片触头可以与至少一个电触头电耦接。至少一个芯片触头可以经由线与至少一个电触头电耦接。至少一个芯片触头可以经由芯片载体与至少一个电触头电耦接。至少一个芯片触头可以经由重分布层与至少一个电触头电耦接。
在各个实施例中，方法可以进一步包括形成至少一个电子电路。在各个实施例中，至少一个电子电路可以被配置为处理由多个压力传感器区中的至少一个压力传感器区提供的传感器信号。
在各个实施例中，方法可以进一步包括形成耦接到至少一个芯片触头的重分布层。重分布层可以被部署在所述包封材料之上。重分布层可以被至少部分地部署在至少一个芯片之上。在各个实施例中，方法可以包括用介电层来至少部分地覆盖重分布层。在各个实施例中，方法可以包括在介电层中至少部分地嵌入重分布层。
在各个实施例中，方法可以提供在包封材料之上沉积介电材料。方法可以进一步提供在所沉积的介电材料上、并且如果需要在包封材料上形成通孔，以暴露至少一个芯片触头。方法还可以提供沉积导电材料或金属，以使得重分布层被耦接到至少一个芯片触头。方法可以进一步提供沉积进一步的介电材料，以形成至少嵌入重分布层的介电层。
在各个实施例中，方法可以提供在包封材料之上沉积导电材料或金属。方法可以进一步提供在包封材料上形成通孔。方法可以附加地提供沉积介电材料以形成至少部分地覆盖重分布层的介电层。
在各个实施例中，至少一个芯片包括多个芯片。多个芯片可以被单片集成在同一衬底（例如同一晶片）上。
在各个实施例中，使用包封材料来包封芯片可以包括膜辅助模制处理。图4A示出根据各个实施例在单次被暴露芯片（管芯）模制中带入至少一个模具以形成具有芯片载体的模具腔的示意图400a。图4B示出根据各个实施例的形成模具的示意图400b。图4C示出利用图4A中的至少一个模具形成的根据各个实施例的被包封芯片的示意图400c。在各个实施例中，膜辅助模制处理包括将至少一个模具402a、402b连同芯片载体404一起带入以形成至少一个模具腔406。模具可以由箔或膜408a、408b覆盖。可以使用辊410a、410b、410c、410d来施加箔或膜408a、408b。可以使用真空处理将箔或膜408附着到模具402a、402b。可以由按压块（press mass）或插入物414至少部分地覆盖芯片412。可以由按压块或插入物414至少部分地覆盖芯片412，以使得多个压力传感器区中的至少两个压力传感器区的表面区不含包封材料418。在各个实施例中，按压块或插入物414可以与多个压力传感器区中的至少两个压力传感器接触，以使得至少两个压力传感器区不含包封材料418。包封材料418可以包括模具材料。
包封芯片可以进一步包括将包封材料418加载到至少一个模具腔406中。可以通过热和压力来使包封材料418液化。液化的包封材料418可以然后流动到至少一个模具腔406中。液化的模具材料418可以在热和压力下被保持在至少一个模具腔406中，直到基本上所有模具材料418固化以形成被包封的芯片。使模具材料液化的温度可以在从大约120°C到大约250°C的范围内，例如从大约150°C到大约200°C，例如大约175°C。使模具材料418液化的压力可以在从大约30巴到大约200巴的范围内，例如从大约60巴到大约100巴。液化的模具材料418被保持在至少一个模具腔406中以被固化的温度可以在从大约150°C到大约200°C的范围内。液化的模具材料418被保持在至少一个模具腔中以被固化的压力可以在从大约70巴到大约130巴的范围内。可以通过活塞416来施加压力。
液化的模具材料可以在所估计的压力和温度下被保持在模具腔406内，直到其基本上或完全固化。然后可以由固化的模具材料418来包封芯片。然后可以去除至少一个模具402a、402b。
图5A示出根据各个实施例在双次被暴露芯片（管芯）模制中带入至少两个模具以形成具有芯片载体的模具腔的示意图500a。图5B示出利用图5A中的模具形成的根据各个实施例的被包封芯片的示意图500b。在各个实施例中，膜辅助模制处理包括将至少两个模具502a、502b连同芯片载体504一起带入以形成至少一个模具腔。模具可以由箔或膜508a、508b覆盖。可以使用辊510a、510b、510c、510d来施加箔或膜508a、508b。可以使用真空处理将箔或膜508a、508b附着到模具502a、502b。可以由按压块或插入物514a、514b至少部分地覆盖芯片512。可以由按压块或插入物514a、514b至少部分地覆盖芯片512，以使得多个压力传感器区中的至少两个压力传感器的表面区不含包封材料。在各个实施例中，按压块或插入物514a、514b可以允许芯片512的第一侧上的至少两个传感器的第一表面区和芯片512的（与第一侧相对的）第二侧上的至少两个传感器的第二表面区不含包封材料。
图6示出制造根据各个实施例的芯片封装的示意图600。图6A是示出具有根据各个实施例的多个压力传感器区604的至少一个芯片602的横截面侧视图。图6B是示出具有根据各个实施例的多个压力传感器区604（如图6A所示那样）的至少一个芯片602的顶视平面视图。在各个实施例中，至少一个芯片可以包括至少一个芯片触头612。图6C是示出根据各个实施例的包括至少一个芯片602（如图6A所示那样）以及包封芯片602的包封材料606的芯片封装的横截面侧视图。图6D是示出根据各个实施例的芯片封装（如图6C所示那样）的顶视平面视图。
在各个实施例中，方法可以提供提供具有多个压力传感器区604的至少一个芯片602。方法可以进一步提供使用包封材料606来包封芯片602。在各个实施例中，包封芯片602可以包括包封芯片602以使得多个压力传感器区604中的至少两个压力传感器区的表面区不含包封材料606。方法还可以包括提供芯片载体608以承载芯片602。芯片载体608可以包括引线框。
方法还可以包括形成至少一个电触头610。至少一个电触头610可以形成在芯片载体602上。形成至少一个电触头610可以包括在包封芯片602之前形成至少一个电触头610。形成至少一个电触头610可以包括将电触头610附接到芯片载体602。形成至少一个电触头610可以包括使用焊料或粘接剂将至少一个电触头610附接到芯片载体602。方法可以进一步包括将至少一个电触头610与至少一个芯片触头612电耦接。在各个实施例中，将至少一个电触头610与至少一个芯片触头612电耦接可以包括使用线610或通过芯片载体602进行电耦接。将至少一个电触头610与至少一个芯片触头612电耦接可以包括在包封芯片602之前进行电耦接。
至少一个电触头可以至少部分地嵌入在包封材料606中而被形成。形成至少一个电触头610可以包括在包封之前将至少一个电触头610与至少一个芯片触头612电耦接，以使得由包封材料606将至少一个电触头610固定到位。
形成至少一个电触头610可以包括在芯片载体602上沉积掩模层，以限定用于形成至少一个电触头610的至少一个区。至少一个电触头610可以包括导电焊盘。形成至少一个电触头610可以进一步包括使用诸如物理气相沉积的处理来沉积诸如金属的导电材料。形成至少一个电触头610可以进一步包括在沉积之后去除掩模材料。
形成至少一个电触头610可以包括在包封材料606上沉积掩模层。形成至少一个电触头610可以进一步包括使用诸如物理气相沉积的处理来沉积诸如金属的导电材料。形成至少一个电触头610可以进一步包括在沉积之后去除掩模材料。方法可以进一步提供蚀刻包封材料606并且沉积用以将至少一个电触头610与至少一个芯片触头612电耦接的导电材料。
图7A示出具有根据各个实施例的芯片封装的横截面侧视图的示意图700a。图7B示出具有根据各个实施例的芯片封装（如图7A所示那样）的顶视平面视图的示意图700b。在各个实施例中，芯片封装可以包括多个芯片702。每个芯片702可以包括至少一个压力传感器区704。可以提供至少三个压力传感器区704。芯片封装可以进一步包括包封芯片702的包封材料706。
在各个实施例中，芯片封装可以包括两个或更多个芯片702。每个芯片702可以包括至少一个压力传感器区704。芯片封装可以总共具有至少三个压力传感器区704。至少三个压力传感器区704可以被分布在两个或更多个芯片702当中。两个或更多个芯片702可以被包封材料706包封。
在各个实施例中，芯片封装可以包括多个芯片702。在各个实施例中，芯片封装可以使用系统级封装（System In Package，SIP）解决方案。各个实施例可以针对多个芯片702提供一个封装处理。各个实施例可以提供制造成本上的节省。各个实施例可以提供一个单芯片设计以及晶片布局。
在各个实施例中，芯片封装可以包括至少一个芯片702，至少一个芯片702具有多个压力传感器区704以及包封（至少一个）芯片702的包封材料706。
多个芯片702可以被配置为使用电容来检测或测量流体的压力。多个芯片702的每一个可以包括薄膜结构。薄膜结构可以包括具有电极的至少一个薄膜。电极可以与对电极形成电容器。至少一个薄膜可以暴露于流体。流体可以引起至少一个薄膜偏斜。电极与对电极之间的距离可以改变并且引起电容器的电容改变。
在各个实施例中，多个芯片702可以被配置为使用压电阻抗来检测或测量流体的压力。多个芯片702的每一个可以包括薄膜结构。薄膜结构可以包括具有应变计的至少一个薄膜。至少一个薄膜可以被暴露于流体。流体可以引起至少一个薄膜偏斜。应变计可以具有由于被施加到应变计的变化的力的原因而改变的阻抗。应变计可以例如引起流过应变计的电流随着应变计因为薄膜由于变化的压力的原因偏斜而被伸展或压缩而变化。在各个实施例中，多个芯片702可以被配置为使用压电或任何其它合适的效应来检测或测量流体的压力。
在各个实施例中，多个压力传感器区704中的至少三个压力传感器区的表面区可以不含包封材料706。在各个实施例中，多个压力传感器区704可以包括三个压力传感器区。在各个实施例中，至少三个压力传感器区中的每一个的表面区可以不含包封材料706。在各个实施例中，多个压力传感器区704中的至少三个压力传感器区可以不含包封材料706。
在各个实施例中，至少一个压力传感器区可以被耦接到封闭腔。在各个实施例中，至少一个压力传感器区被配置为感测流体的压力。在各个实施例中，至少一个压力传感器区被配置为感测流体的压力，至少一个压力传感器区包括被配置为收纳流体供给结构的压力入口结构。在各个实施例中，耦接到封闭腔的至少一个压力传感器区以及被配置为感测流体的压力的至少一个压力传感器区可以形成差分传感器。
在各个实施例中，至少一个压力传感器区可以被耦接到基准体积（充当基准的流体或真空的固定体积）。至少一个压力传感器区可以包括薄膜结构。薄膜结构可以包括至少一个薄膜。至少一个薄膜的第一侧可以被耦接到基准体积。至少一个薄膜的与第一侧相对的第二侧可以被配置为感测流体的压力。
在各个实施例中，芯片702可以被配置为检测或测量达到大约15巴的压力，例如从大约2巴到大约13巴，例如从大约5巴到大约10巴。
在各个实施例中，芯片封装可以包括承载芯片或多个芯片702的芯片载体。可以使用表面安装技术（SMT）将芯片或多个芯片702与芯片载体耦接。可以使用过孔技术（THT）将芯片或多个芯片702与芯片载体耦接。可以使用倒装芯片接合将芯片或多个芯片702与芯片载体耦接。芯片载体可以包括引线框。引线框可以是预结构化引线框或后结构化引线框。芯片载体可以包括衬底。
在各个实施例中，芯片封装可以包括部分地不含包封材料706的至少一个电触头710。至少一个电触头710可以是导电焊盘，诸如金属焊盘。至少一个电触头710可以是导电臂，诸如金属臂。至少一个电触头710可以是导电管脚，诸如金属管脚。在各个实施例中，至少一个电触头710可以从芯片702延伸。
在各个实施例中，至少一个芯片可以包括至少一个芯片触头712。在各个实施例中，多个芯片中的至少一个芯片可以包括至少一个芯片触头712。至少一个芯片触头712可以与至少一个电触头710电耦接。在各个实施例中，至少一个芯片触头712可以经由重分布层716与至少一个电触头710电耦接。在各个实施例中，至少一个芯片触头712可以经由线714（例如线接合）与至少一个电触头710电耦接。换句话说，至少一个芯片触头712可以经由线接合与至少一个电触头210电耦接。在各个实施例中，至少一个芯片触头712可以经由芯片载体与至少一个电触头710电耦接。在各个实施例中，至少一个芯片触头712可以经由重分布层716与至少一个电触头710电耦接。
在各个实施例中，芯片封装可以包括至少一个电子电路。电子电路可以被配置为处理由多个压力传感器区704中的至少一个压力传感器区提供的传感器信号。电子电路可以被配置成控制芯片702。
在各个实施例中，芯片封装可以包括耦接到至少一个芯片触头712的重分布层716。在各个实施例中，重分布层716可以部署在包封材料706之上。在各个实施例中，重分布层716可以至少部分地由介电材料718覆盖。在各个实施例中，重分布层716可以至少部分地被嵌入在介电材料718中。介电材料718可以包括聚酰亚胺或任何其它合适的聚合物材料。在各个实施例中，重分布层718可以包括导电材料。在各个实施例中，重分布层718可以包括诸如铝的金属。
在各个实施例中，多个芯片702可以被集成在同一衬底（例如晶片）上。
图7C示出具有根据各个实施例的带有压力测量入口720的芯片封装的横截面侧视图的示意图700c。在各个实施例中，至少一个压力传感器区704可以包括被配置为收纳流体供给结构的压力测量入口结构720。在各个实施例中，压力测量入口结构720可以被配置为与进一步的测量入口结构协作以收纳流体供给结构。在各个实施例中，流体供给结构可以包括管，例如柔性管。在各个实施例中，流体供给结构可以包括管道。在各个实施例中，压力测量入口720可以包括被配置为保持流体供给结构的保持结构722。在各个实施例中，压力测量入口720可以包括保持结构722，保持结构722被配置为与来自进一步的测量入口的进一步的保持结构协作以保持流体供给结构。在各个实施例中，压力测量入口可以包括被配置为密封与流体供给结构的耦接的密封结构。在各个实施例中，流体入口结构可以被布置在多个芯片702中的至少一个芯片之上。在各个实施例中，流体入口结构可以被附接到至少一个芯片或包封材料或介电层或重分布层。在各个实施例中，附接可以包括经由粘接剂或胶水进行附接。
在各个实施例中，芯片封装可以进一步包括被耦接到至少一个电触头710的电互连724（例如缆线）。
图8是示出用以制造根据各个实施例的芯片封装的方法的示意图800。方法可以包括在802中提供多个芯片，每个芯片包括一个压力传感器区。可以提供至少三个传感器区。方法可以进一步包括在804中使用包封材料来包封芯片。
在各个实施例中，多个压力传感器区中的至少三个压力传感器区的表面区可以不含包封材料。在各个实施例中，多个压力传感器区可以包括至少三个压力传感器区。在各个实施例中，至少三个压力传感器区中的每一个的表面区可以不含包封材料。在各个实施例中，多个压力传感器区中的至少三个压力传感器区可以不含包封。
在各个实施例中，至少一个压力传感器区可以包括被配置为收纳流体供给结构的压力测量入口结构。流体供给结构可以包括管，例如柔性管。压力测量入口结构可以包括被配置为保持流体供给结构的保持结构。压力测量入口结构可以包括被配置为密封与流体供给结构的耦接的密封结构。
方法可以进一步包括提供芯片载体以承载芯片或多个芯片。在各个实施例中，方法可以进一步提供将芯片或多个芯片接合或附接到芯片载体。将芯片或多个芯片接合或附接到芯片载体可以包括表面安装技术（SMT）。将芯片或多个芯片接合或附接到芯片载体可以包括过孔技术（THT）。将芯片或多个芯片接合或附接到芯片载体可以包括倒装芯片接合。芯片载体可以包括引线框。
在各个实施例中，方法可以进一步包括形成部分地不含包封材料的至少一个电触头。形成部分地不含包封材料的至少一个电触头可以包括在沉积包封材料之前部分地覆盖至少一个电触头。
在各个实施例中，至少一个芯片可以包括至少一个芯片触头。在各个实施例中，多个芯片中的至少一个芯片可以包括至少一个芯片触头。至少一个芯片触头可以与至少一个电触头电耦接。至少一个芯片触头可以经由线与至少一个电触头电耦接。至少一个芯片触头可以经由芯片载体与至少一个电触头电耦接。至少一个芯片触头可以经由重分布层与至少一个电触头电耦接。
在各个实施例中，方法可以进一步包括形成至少一个电子电路。在各个实施例中，至少一个电子电路可以被配置为处理由多个压力传感器区中的至少一个压力传感器区提供的传感器信号。
在各个实施例中，方法可以进一步包括形成耦接到至少一个芯片触头的重分布层。重分布层可以被部署在包封材料之上。重分布层可以被至少部分地部署在至少一个芯片之上。在各个实施例中，方法可以包括利用介电层来至少部分地覆盖重分布层。在各个实施例中，方法可以包括在介电层中至少部分地嵌入重分布层。
在各个实施例中，方法可以提供在包封材料之上沉积介电材料。方法可以进一步提供在沉积的材料上、并且如果需要则在包封材料上形成通孔，以暴露至少一个芯片触头。方法还可以提供沉积导电材料或金属，以使得重分布层被耦接到至少一个芯片触头。方法可以进一步提供沉积进一步的介电材料以形成至少嵌入重分布层的介电层。
在各个实施例中，方法可以提供在包封材料之上沉积导电材料或金属。方法可以进一步提供在包封材料上形成通孔。方法可以附加地提供沉积介电材料以形成至少部分地覆盖重分布层的介电层。
在各个实施例中，多个芯片可以被单片集成在同一衬底（例如同一晶片）上。
在各个实施例中，使用包封材料来包封芯片包括膜辅助模制处理。
在各个实施例中，芯片封装可以包括嵌入封装。在各个实施例中，方法包括嵌入晶片级别球栅阵列（eWLB）处理。eWLB处理可以包括形成电耦接到芯片的至少一个芯片触头的重分布层。eWLB处理可以包括形成介电层。eWLB处理可以包括形成耦接到重分布层的至少一个电触头。至少一个电触头可以被形成在介电层上。至少一个电触头可以被形成在重分布层上。在各个实施例中，介电材料可以被部署在芯片之上，包括用于形成介电层的压力传感器区。在各个实施例中，方法进一步包括进行光结构化（photostructuring）以保持压力传感器区不含介电材料（即打开介电层以暴露压力传感器区）。
在各个实施例中，方法包括BLADE处理。在各个实施例中，介电材料可以被部署在芯片之上，包括用于形成介电层的压力传感器区。在各个实施例中，方法进一步包括激光打孔以保持压力传感器区不含介电材料（即打开介电层以暴露压力传感器区）。
图9示出制造根据各个实施例的芯片封装的示意图。图9A示出根据各个实施例的被处理晶片的一部分的示意图900a。方法可以包括在晶片上形成多于一个的芯片。方法可以进一步包括选择出来自晶片的多于一个的芯片中的多个芯片902。选择出多于一个的芯片中的多个芯片902可以包括从晶片单切多个芯片。从晶片单切多个芯片可以包括从晶片切割（或锯切）多个芯片。在各个实施例中，多个芯片形成单个整体块（或组装）。图9B示出具有根据各个实施例的包括多个芯片902的单切块（或组装）的横截面侧视图的示意图900b。图9C示出具有根据各个实施例的图9B中的单切块（或组装）的顶视平面视图的示意图900c。多个芯片902中的每个芯片可以包括至少一个压力传感器区902。多个芯片902的块可以包括至少三个压力传感器区904。
图9D示出具有根据各个实施例的芯片封装的横截面侧视图的示意图900d。图9D与在进一步处理之后图9B和图9C中的单切块对应。图9E示出具有根据各个实施例的图9D所示的芯片封装的顶视平面视图的示意图900e。
每个芯片902可以包括至少一个压力传感器区904。可以提供至少三个压力传感器区904。 芯片封装可以进一步包括包封每个芯片902的包封材料906。芯片封装可以包括包封芯片或多个芯片902包封材料906。
在各个实施例中，芯片封装可以包括两个或更多个芯片902。每个芯片902可以包括至少一个压力传感器区904。芯片封装可以总共具有至少三个压力传感器区904。至少三个压力传感器区904可以被分布在两个或更多个芯片902当中。两个或更多个芯片902可以由包封材料906包封。
在各个实施例中，芯片封装可以包括至少一个芯片902，至少一个芯片902具有多个压力传感器区904以及包封芯片902的包封材料906。
多个芯片902可以被配置为使用电容来检测或测量流体的压力。多个芯片902的每一个可以包括薄膜结构。薄膜结构可以包括具有电极的至少一个薄膜。电极可以与对电极形成电容器。至少一个薄膜可以被暴露于流体。流体可以引起至少一个薄膜偏斜。电极与对电极之间的距离可以改变并且引起电容器的电容改变。
在各个实施例中，多个芯片902可以被配置为使用压电阻抗来检测或测量流体的压力。多个芯片902的每一个可以包括薄膜结构。薄膜结构可以包括具有应变计的至少一个薄膜。至少一个薄膜可以被暴露于流体。流体可以引起至少一个薄膜偏斜。应变计可以具有由于被施加到应变计的变化的力的原因而改变的阻抗。应变计可以例如引起流过应变计的电流随着应变计因为薄膜由于变化的压力的原因偏斜而被伸展或压缩而变化。在各个实施例中，多个芯片902可以被配置为使用压电或任何其它合适的效应来检测或测量流体的压力。
在各个实施例中，多个压力传感器区904中的至少三个压力传感器区的表面区可以不含包封材料906。在各个实施例中，多个压力传感器区可以包括至少三个传感器区。在各个实施例中，至少三个压力传感器区中的每一个的表面区可以不含包封材料906。在各个实施例中，多个压力传感器区904中的至少三个传感器区可以不含包封材料906。
在各个实施例中，至少一个压力传感器区可以包括被配置为收纳流体供给结构的压力测量入口结构。压力测量入口结构可以包括到芯片的开孔。流体供给结构可以包括管，例如柔性管。压力测量入口结构可以包括被配置为保持流体供给结构的保持结构。压力测量入口结构可以包括用以密封与流体供给结构的耦接的密封结构。
在各个实施例中，至少一个压力传感器区可以被耦接到封闭腔。在各个实施例中，至少一个压力传感器区可以被耦接到包括含有耦接到封闭腔的压力入口结构的至少一个压力传感器区的封闭腔。在各个实施例中，至少一个压力传感器区被配置为感测流体的压力。在各个实施例中，至少一个压力传感器区被配置为感测流体的压力，至少一个压力传感器区包括被配置为收纳流体供给结构的压力入口结构。在各个实施例中，被耦接到封闭腔的至少一个压力传感器区以及被配置为感测流体的压力的至少一个压力传感器区可以形成差分传感器。
在各个实施例中，至少一个压力传感器区可以被耦接到基准体积（充当基准的流体或真空的固定体积）。至少一个压力传感器区可以包括薄膜结构。薄膜结构可以包括至少一个薄膜。至少一个薄膜的第一侧可以被耦接到基准体积。至少一个薄膜的与第一侧相对的第二侧可以被配置为感测流体的压力。
在各个实施例中，多个芯片902中的每一个可以被配置为检测或测量达到大约15巴的压力，例如从大约2巴到大约13巴，例如从大约5巴到大约10巴。
在各个实施例中，芯片封装可以包括承载芯片或多个芯片902的芯片载体908。可以使用表面安装技术（SMT）将芯片或多个芯片902与芯片载体908耦接。可以使用过孔技术（THT）将芯片或多个芯片902与芯片载体908耦接。可以使用倒装芯片接合将芯片或多个芯片902与芯片载体908耦接。芯片载体908可以包括引线框。引线框可以是预结构化引线框或后结构化引线框。芯片载体908可以包括衬底。
在各个实施例中，芯片封装可以包括部分地不含包封材料906的至少一个电触头910。至少一个电触头910可以是导电臂，诸如金属臂。至少一个电触头910可以是导电焊盘，诸如金属焊盘。至少一个电触头910可以是导电管脚，诸如金属管脚。在各个实施例中，至少一个电触头910可以从芯片902延伸。
在各个实施例中，至少一个芯片可以包括至少一个芯片触头912。在各个实施例中，多个芯片中的至少一个芯片可以包括至少一个芯片触头912。至少一个芯片触头912可以与至少一个电触头910电耦接。在各个实施例中，至少一个芯片触头912可以经由重分布层916与至少一个电触头910电耦接。在各个实施例中，至少一个芯片触头912可以经由线914（例如线接合）与至少一个电触头910电耦接。换句话说，至少一个芯片触头912可以经由线接合与至少一个电触头910电耦接。在各个实施例中，至少一个芯片触头912可以经由芯片载体908与至少一个电触头910电耦接。在各个实施例中，至少一个芯片触头912可以经由重分布层916与至少一个电触头910电耦接。
在各个实施例中，芯片封装可以包括至少一个电子电路。电子电路可以被配置为处理由多个压力传感器区904中的至少一个压力传感器区提供的传感器信号。电子电路可以被配置为控制芯片902。
在各个实施例中，芯片封装可以包括被耦接到至少一个芯片触头912的重分布层916。在各个实施例中，重分布层916可以被部署在包封材料906之上。在各个实施例中，重分布层916可以至少部分地由介电材料918覆盖。在各个实施例中，重分布层916可以至少部分地嵌入在介电材料918中。介电材料918可以包括聚酰亚胺。在各个实施例中，重分布层918可以包括导电材料。在各个实施例中，重分布层918可以包括诸如铝的金属。
在各个实施例中，多个芯片902可以被单片集成在同一衬底（例如同一晶片）上。在各个实施例中，多个芯片被集成以形成单个整体块。在各个实施例中，从单个晶片形成多个芯片。在各个实施例中，芯片封装可以使用片上系统（SoC）解决方案。在各个实施例中，芯片封装可以使用系统级封装（SIP）解决方案。各个实施例提供一个单芯片设计以及晶片布局。
在各个实施例中，芯片封装可以包括嵌入芯片封装。在各个实施例中，嵌入芯片封装可以包括重分布层916。在各个实施例中，嵌入芯片封装可以允许更容易实现重分布层916。在各个实施例中，嵌入芯片封装可以提供平坦接口以用于更容易附接压力测量入口结构。
在各个实施例中，芯片封装可以进一步包括没有压力传感器区的芯片，诸如应用专用集成电路（ASIC）芯片、处理器芯片等。
虽然已经参照具体实施例特定地示出并且描述了本发明，但是本领域技术人员应当理解，可以在不脱离所附权利要求限定的本发明的精神和范围的情况下在其中作出各种形式和细节方面的改变。本发明的范围因此由所附权利要求指示，因此意图囊括落在权利要求的等同物的意义和范围内的所有改变。
Claims (22)
1.一种芯片封装，包括：
至少一个芯片，包括多个压力传感器区；以及
包封芯片并且形成针对芯片的密封的包封材料；
其中，至少一个压力传感器区包括：
被配置为收纳流体供给结构的压力测量入口结构，
被配置为形成所述包封材料和所述流体供给结构之间的密封的密封结构，以及
所述密封结构下方的封闭腔，其中，所述包封材料形成所述封闭腔的侧壁的至少部分。
2.如权利要求1所述的芯片封装，
其中，所述多个压力传感器区中的至少两个压力传感器区的表面区不含包封材料。
3.如权利要求1所述的芯片封装，
其中，所述压力测量入口结构包括被配置为保持所述流体供给结构的保持结构。
4.如权利要求1所述的芯片封装，进一步包括：
承载芯片的芯片载体。
5.如权利要求4所述的芯片封装，
其中，所述芯片载体包括引线框。
6.如权利要求1所述的芯片封装，进一步包括：
部分地不含包封材料的至少一个电触头。
7.如权利要求6所述的芯片封装，
其中，所述至少一个芯片包括至少一个芯片触头；以及
其中，至少一个芯片触头与至少一个电触头电耦接。
8.如权利要求1所述的芯片封装，进一步包括：
至少一个电子电路。
9.如权利要求6所述的芯片封装，进一步包括：
被耦接到至少一个芯片触头的重分布层；
其中，所述重分布层被部署在包封材料之上。
10.一种芯片封装，包括：
多个芯片，每个芯片包括至少一个压力传感器区，其中提供至少三个压力传感器区；以及
包封芯片并且形成针对芯片的密封的包封材料；
其中，至少一个压力传感器区包括：
被配置为收纳流体供给结构的压力测量入口结构，
被配置为形成所述包封材料和所述流体供给结构之间的密封的密封结构，以及
所述密封结构下方的封闭腔，其中，所述包封材料形成所述封闭腔的侧壁的至少部分。
11.如权利要求10所述的芯片封装，
其中，多个压力传感器区中的至少三个压力传感器区的表面区不含包封材料。
12.如权利要求10所述的芯片封装，
其中，所述压力测量入口结构包括被配置为保持所述流体供给结构的保持结构。
13.如权利要求10所述的芯片封装，
其中，所述压力测量入口结构包括密封结构，所述密封结构被配置为对与所述流体供给结构的耦接进行密封。
14.如权利要求10所述的芯片封装，进一步包括：
承载芯片的芯片载体。
15.如权利要求14所述的芯片封装，
其中，所述芯片载体包括引线框。
16.如权利要求10所述的芯片封装，进一步包括：
部分地不含包封材料的至少一个电触头。
17.如权利要求16所述的芯片封装，
其中，至少一个芯片包括至少一个芯片触头；以及
其中，至少一个芯片触头与至少一个电触头电耦接。
18.如权利要求17所述的芯片封装，
其中，至少一个芯片触头经由线与至少一个电触头电耦接。
19.如权利要求10所述的芯片封装，进一步包括：
至少一个电子电路。
20.如权利要求19所述的芯片封装，
其中，所述至少一个电子电路被配置为处理由多个压力传感器区中的至少一个压力传感器区提供的传感器信号。
21.如权利要求16所述的芯片封装，进一步包括：
被耦接到至少一个芯片触头的重分布层；
其中，所述重分布层被部署在包封材料之上。
22.如权利要求10所述的芯片封装，
其中，所述多个芯片被集成在同一衬底上。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US13/872214 | 2013-04-29 | ||
| US13/872,214 US9013014B2 (en) | 2013-04-29 | 2013-04-29 | Chip package and a method of manufacturing the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104124224A CN104124224A (zh) | 2014-10-29 |
| CN104124224B true CN104124224B (zh) | 2017-07-18 |
Family
ID=51685223
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410175976.2A Active CN104124224B (zh) | 2013-04-29 | 2014-04-29 | 芯片封装以及制造该芯片封装的方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US9013014B2 (zh) |
| CN (1) | CN104124224B (zh) |
| DE (1) | DE102014105996A1 (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9366593B2 (en) * | 2013-09-27 | 2016-06-14 | Infineon Technologies Ag | Pressure sensor package with integrated sealing |
| DE102015116081A1 (de) * | 2015-09-23 | 2017-03-23 | Infineon Technologies Ag | Elektronisches Sensorbauelement mit einem Flip-Chip-montierten Halbleiterchip und einem Substrat mit einer Öffnung |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1249034A (zh) * | 1997-02-25 | 2000-03-29 | 西门子公司 | 压力传感器－结构部件及其制造方法 |
| CN102798489A (zh) * | 2011-10-21 | 2012-11-28 | 清华大学 | 一种压力传感器及其制备方法 |
| CN102795594A (zh) * | 2012-09-11 | 2012-11-28 | 杭州士兰集成电路有限公司 | Mems封装结构及封装方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI327769B (en) * | 2006-12-29 | 2010-07-21 | Ind Tech Res Inst | A packaging structure of pressure sensor and a method therefor |
| FR2918747A1 (fr) * | 2007-07-12 | 2009-01-16 | St Microelectronics Sa | Microcapteur de pression |
| US8796746B2 (en) * | 2008-07-08 | 2014-08-05 | MCube Inc. | Method and structure of monolithically integrated pressure sensor using IC foundry-compatible processes |
-
2013
- 2013-04-29 US US13/872,214 patent/US9013014B2/en active Active
-
2014
- 2014-04-29 CN CN201410175976.2A patent/CN104124224B/zh active Active
- 2014-04-29 DE DE102014105996.4A patent/DE102014105996A1/de not_active Ceased
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1249034A (zh) * | 1997-02-25 | 2000-03-29 | 西门子公司 | 压力传感器－结构部件及其制造方法 |
| CN102798489A (zh) * | 2011-10-21 | 2012-11-28 | 清华大学 | 一种压力传感器及其制备方法 |
| CN102795594A (zh) * | 2012-09-11 | 2012-11-28 | 杭州士兰集成电路有限公司 | Mems封装结构及封装方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US9013014B2 (en) | 2015-04-21 |
| DE102014105996A1 (de) | 2014-10-30 |
| CN104124224A (zh) | 2014-10-29 |
| US20140319627A1 (en) | 2014-10-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11211298B2 (en) | System and method for a transducer in an EWLB package | |
| CN103935952B (zh) | 芯片封装体及其制造方法 | |
| US8124953B2 (en) | Sensor device having a porous structure element | |
| WO2012122875A1 (zh) | Mems压力传感器及其制作方法 | |
| CN106158772B (zh) | 板级嵌入式封装结构及其制作方法 | |
| CN107331625A (zh) | 半导体器件的封装结构及其制作方法 | |
| CN106548947A (zh) | 封装结构及其形成方法 | |
| CN105633026B (zh) | 整合式被动模组、半导体装置及其制作方法 | |
| TWI455265B (zh) | 具微機電元件之封裝結構及其製法 | |
| US9885626B2 (en) | Micromechanical sensor system and corresponding manufacturing method | |
| WO2012122877A1 (zh) | Mems压力传感器及其制作方法 | |
| JP2007141994A (ja) | 両面電極パッケージ及びその製造方法 | |
| ITTO20110875A1 (it) | Metodo per il test in striscia di dispositivi mems, striscia di test di dispositivi mems e relativo dispositivo mems | |
| CN209396878U (zh) | 传感器及其封装组件 | |
| CN104124224B (zh) | 芯片封装以及制造该芯片封装的方法 | |
| CN103011053A (zh) | 传感器芯片正面向下外露的封装结构及封装方法 | |
| TW202119560A (zh) | 半導體裝置封裝及其製造方法 | |
| US9663352B2 (en) | Microelectromechanical device and a method of manufacturing | |
| CN207381402U (zh) | 影像芯片的封装结构 | |
| CN105621344B (zh) | Mems气密性封装结构及封装方法 | |
| CN105023873A (zh) | 基板结构及其制作方法 | |
| CN207250569U (zh) | 半导体装置 | |
| CN105489569B (zh) | 压力传感器的封装结构及其制造方法 | |
| US20050248029A1 (en) | Embedded chip semiconductor without wire bondings | |
| TWM553053U (zh) | 影像晶片之封裝結構 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |