CN104112777A - 薄膜晶体管及其制备方法 - Google Patents

薄膜晶体管及其制备方法 Download PDF

Info

Publication number
CN104112777A
CN104112777A CN201310130609.6A CN201310130609A CN104112777A CN 104112777 A CN104112777 A CN 104112777A CN 201310130609 A CN201310130609 A CN 201310130609A CN 104112777 A CN104112777 A CN 104112777A
Authority
CN
China
Prior art keywords
carbon nanotube
walled carbon
single walled
layer
nanotube layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310130609.6A
Other languages
English (en)
Other versions
CN104112777B (zh
Inventor
邹渊
李群庆
范守善
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tsinghua University
Hongfujin Precision Industry Shenzhen Co Ltd
Original Assignee
Tsinghua University
Hongfujin Precision Industry Shenzhen Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tsinghua University, Hongfujin Precision Industry Shenzhen Co Ltd filed Critical Tsinghua University
Priority to CN201310130609.6A priority Critical patent/CN104112777B/zh
Priority to TW102114094A priority patent/TWI544645B/zh
Priority to US14/139,966 priority patent/US9287381B2/en
Publication of CN104112777A publication Critical patent/CN104112777A/zh
Priority to US15/007,650 priority patent/US9397306B2/en
Priority to US15/011,642 priority patent/US9397305B2/en
Application granted granted Critical
Publication of CN104112777B publication Critical patent/CN104112777B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66015—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene
    • H01L29/66037—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66045—Field-effect transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/464—Lateral top-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/481—Insulated gate field-effect transistors [IGFETs] characterised by the gate conductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/484—Insulated gate field-effect transistors [IGFETs] characterised by the channel regions
    • H10K10/486—Insulated gate field-effect transistors [IGFETs] characterised by the channel regions the channel region comprising two or more active layers, e.g. forming pn heterojunctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/80—Constructional details
    • H10K10/82—Electrodes
    • H10K10/84—Ohmic electrodes, e.g. source or drain electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/20—Carbon compounds, e.g. carbon nanotubes or fullerenes
    • H10K85/221—Carbon nanotubes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/70—Nanostructure
    • Y10S977/734—Fullerenes, i.e. graphene-based structures, such as nanohorns, nanococoons, nanoscrolls or fullerene-like structures, e.g. WS2 or MoS2 chalcogenide nanotubes, planar C3N4, etc.
    • Y10S977/742—Carbon nanotubes, CNTs
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/84—Manufacture, treatment, or detection of nanostructure
    • Y10S977/842—Manufacture, treatment, or detection of nanostructure for carbon nanotubes or fullerenes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/902—Specified use of nanostructure
    • Y10S977/932—Specified use of nanostructure for electronic or optoelectronic application
    • Y10S977/936—Specified use of nanostructure for electronic or optoelectronic application in a transistor or 3-terminal device
    • Y10S977/938—Field effect transistors, FETS, with nanowire- or nanotube-channel region

Landscapes

  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Carbon And Carbon Compounds (AREA)

Abstract

本发明涉及一种薄膜晶体管，包括：一绝缘层，该绝缘层具有相对的第一表面和第二表面；一栅极设置于所述绝缘层的第一表面；一半导体层、一源极和一漏极设置在所述绝缘层的第二表面，该源极和该漏极相互间隔设置且分别与所述半导体层电接触，其中，所述栅极、所述源极和所述漏极均由一第一单壁碳纳米管层组成，该第一单壁碳纳米管层的薄膜电阻小于等于10kΩ/□，所述半导体层由一第二单壁碳纳米管层组成，该第二单壁碳纳米管层的薄膜电阻大于等于100kΩ/□。本发明还提供所述薄膜晶体管的制备方法。

Description

薄膜晶体管及其制备方法
技术领域
本发明涉及一种薄膜晶体管及其制备方法，尤其涉及一种基于碳纳米管的薄膜晶体管及其制备方法。 
背景技术
薄膜晶体管（Thin Film Transistor，TFT）是现代微电子技术中的一种关键性电子元件，目前已经被广泛的应用于平板显示器等领域。薄膜晶体管主要包括栅极、绝缘层、半导体层、源极和漏极。其中，源极和漏极间隔设置并与半导体层电连接，栅极通过绝缘层与半导体层及源极和漏极间隔绝缘设置。所述半导体层位于所述源极和漏极之间的区域形成一沟道。薄膜晶体管中的栅极、源极、漏极均由导电材料构成，该导电材料一般为金属或合金。当在栅极上施加一电压时，与栅极通过绝缘层间隔设置的半导体层中的沟道会积累载流子，当载流子积累到一定程度，与半导体层电连接的源极漏极之间将导通，从而有电流从源极流向漏极。在实际应用中，对薄膜晶体管的要求是希望得到较大的开关电流比，即，具有较好的P型或N型单极性。 
现有技术中，薄膜晶体管中半导体层采用半导体材料，栅极、源极和漏极采用金属材料，由于半导体层与源极及漏极采用不同的材料，半导体层与源极及漏极之间存在较大的界面势垒，降低了开关电流比，这对薄膜晶体管的性能将产生不利影响。并且，现有的半导体层与源极及漏极厚度较大，不利于器件的整体透光性能。 
发明内容
有鉴于此，确有必要提供一种具有较大的开关电流比和较好的透光性的薄膜晶体管。 
一种薄膜晶体管，包括：一绝缘层，该绝缘层具有相对的第一表面和第二表面；一栅极设置于所述绝缘层的第一表面；一半导体层、一源极和一漏极设置在所述绝缘层的第二表面，该源极和该漏极相互间隔设置且分别与所述半导体层电接触，其中，所述栅极、所述源极和所述漏极均由一第一单壁碳纳米管层组成，该第一单壁碳纳米管层的薄膜电阻小于等于10kΩ/□，所述半导体层由一第二单壁碳纳米管层组成，该第二单壁碳纳米管层的薄膜电阻大于等于100kΩ/□。 
一种薄膜晶体管，包括：一栅极；通过一绝缘层与该栅极绝缘设置的一半导体层、一源极和一漏极，该源极和该漏极相互间隔设置且分别与该半导体层电接触，其中，所述栅极、所述源极和所述漏极均由一第一单壁碳纳米管层组成，所述半导体层由一第二单壁碳纳米管层组成，所述第一单壁碳纳米管层中单壁碳纳米管的分布密度是第二单壁碳纳米管层中单壁碳纳米管的分布密度的20倍以上，所述第二单壁碳纳米管层中的多个单壁碳纳米管的分布密度小于等于1根/平方微米。 
一种薄膜晶体管的制备方法，包括以下步骤：提供一绝缘基底；提供一第一单壁碳纳米管层，该第一单壁碳纳米管层通过在一生长基板表面直接生长获得，该第一单壁碳纳米管层的薄膜电阻为小于等于10kΩ/□；将上述第一单壁碳纳米管层从生长基板表面转移到所述绝缘基底表面获得一栅极；形成一绝缘层覆盖所述栅极；提供另一上述第一单壁碳纳米管层，并转移到所述绝缘层远离栅极的表面；刻蚀该第一单壁碳纳米管层，获得间隔设置的一源极和一漏极；提供一第二单壁碳纳米管层，该第二单壁碳纳米管层通过在一生长基板表面直接生长获得，该第二单壁碳纳米管层的薄膜电阻为大于等于100kΩ/□；将该第二单壁碳纳米管层从生长基板转移覆盖所述源极和漏极以作为半导体层；以及，刻蚀所述源极及漏极之间的部分第二单壁碳纳米管层形成一沟道区域，所述沟道区域的长度与宽度的比值大于1。 
与现有技术相比较，所述薄膜晶体管通过将薄膜电阻较小的第一单壁碳纳米管膜作为所述栅极、源极及漏极，薄膜电阻较大的第二单壁碳纳米管膜作为半导体层，即，所述栅极、半导体层、源极及漏极均由单壁碳纳米管组成，因而降低了所述半导体层与所述源极及漏极之间的界面电阻，提高了所述薄膜晶体管的电子迁移率及开关电流比；并且，由于单壁碳纳米管的直径小于10纳米，因而所述薄膜晶体管的整体厚度较小，透光性较好。所述薄膜晶体管的制备方法较简单，易于工业化应用。 
附图说明
图1是本发明第一实施例薄膜晶体管的结构示意图。 
图2是本发明第一实施例薄膜晶体管的结构分解示意图。 
图3是本发明第一实施例提供的第一单壁碳纳米管层的扫描电镜图。 
图4是本发明第一实施例提供的第二单壁碳纳米管层的扫描电镜图。 
图5是本发明第一实施例薄膜晶体管的开关电流比的性能测试图。 
图6是本发明第一实施例薄膜晶体管的制备方法的流程示意图。 
图7是本发明第一实施例生长第一单壁碳纳米管层时于生长基板表面沉积的催化剂的原子力显微镜图。 
图8是本发明第一实施例生长第二单壁碳纳米管层时于生长基板表面沉积的催化剂的原子力显微镜图。 
图9是本发明第二实施例薄膜晶体管的结构示意图。 
主要元件符号说明 
薄膜晶体管 10，20
绝缘基底 110
栅极 120
绝缘层 130
第一表面 132
第二表面 134
半导体层 140
沟道区域 142
第一连接区域 144
第二连接区域 146
源极 150
漏极 160
如下具体实施例将结合上述附图进一步说明本发明。
具体实施方式
以下将结合附图对本发明实施例提供的薄膜晶体管及其制备方法作进一步的说明。 
请参阅图1及图2，为本发明第一实施例提供的薄膜晶体管10，该薄膜晶体管10为底栅型薄膜晶体管，其包括一栅极120、一绝缘层130、一半导体层140、一源极150、及一漏极160。所述绝缘层130具有相对的第一表面132和第二表面134。所述栅极120设置于所述绝缘基底110的第一表面132。所述半导体层140、源极150、及漏极160设置于所述绝缘基底110的第二表面134。所述薄膜晶体管10形成于一绝缘基底110的表面。 
具体的，所述源极150与漏极160间隔设置且分别与所述半导体层140电接触。所述栅极120通过所述绝缘层130与所述半导体层140、源极150及漏极160绝缘设置。 
所述绝缘基底110起支撑作用，其材料可选择为玻璃、石英、陶瓷、金刚石、硅片等硬性材料或塑料、树脂等柔性材料。具体的，所述柔性材料可为聚碳酸酯(PC)、聚甲基丙烯酸甲酯(PMMA)、聚醚砜(PES)、纤维素酯、聚氯乙烯(PVC)、苯并环丁烯(BCB)、丙烯酸树脂、丙烯腈-丁二烯-苯乙烯共聚物（ABS）、聚对苯二甲酸乙二酯（PET）、聚碳酸酯/丙烯腈-丁二烯-苯乙烯共聚物共混物（PC/ABS）、聚碳酸酯/聚对苯二甲酸丁二酯共混物（PC/PBT）、聚碳酸酯/聚对苯二甲酸乙二酯共混物（PC/PET）、聚碳酸酯/聚甲基丙烯酸甲酯共混物（PC/PMMA）或聚酰胺（PA）等材料。本实施例中，所述绝缘基底110的材料为PET。 
所述栅极120、源极150及漏极160为一第一单壁碳纳米管层，从微观结构来看，所述第一单壁碳纳米管层由多个单壁碳纳米管组成。请参阅图3，所述第一单壁碳纳米管层中多个单壁碳纳米管呈无序排列且通过范德华力相互连接。所述第一单壁碳纳米管层中多个单壁碳纳米管的分布密度大于等于20根/平方微米。由于所述第一单壁碳纳米管层中单壁碳纳米管的分布密度较大，所述第一单壁碳纳米管层中多个单壁碳纳米管相互连接形成良好的导电网络，因而所述第一单壁碳纳米管层的薄膜电阻较小，表现出优异的导电性。具体的，所述第一单壁碳纳米管层的薄膜电阻Rs1小于等于10kΩ/□。 
所述第一单壁碳纳米管层中多个单壁碳纳米管大致平行于所述第一单壁碳纳米管层的表面。由于单壁碳纳米管相互缠绕，因此所述第一单壁碳纳米管层具有很好的韧性，可以弯曲折叠成任意形状而不破裂。该网络状结构包括大量的微孔结构，该微孔孔径小于50微米。由于该第一单壁碳纳米管层中包括大量的微孔结构，因此，该第一单壁碳纳米管层的透光性较好。 
所述第一单壁碳纳米管层中的单壁碳纳米管的直径小于10纳米，其长度为1微米~2毫米不限。优选地，该第一单壁碳纳米管层中单壁碳纳米管的直径为6纳米，长度为5微米~100微米。本实施例中，所述第一单壁碳纳米管层的厚度为6纳米，薄膜电阻Rs1为5 kΩ/□，所述栅极120、源极150及漏极160的长度为10 微米，宽度为10微米。 
所述半导体层140为一第二单壁碳纳米管层，从微观结构来看，所述第二单壁碳纳米管层由多个单壁碳纳米管组成。请参阅图4，所述第二单壁碳纳米管层中多个单壁碳纳米管呈无序排列且通过范德华力相互连接。所述第二单壁碳纳米管层与所述第一单壁碳纳米管层的不同之处在于，所述第二单壁碳纳米管层中的多个单壁碳纳米管的分布密度小于等于1根/平方微米，也就是说，所述第一单壁碳纳米管层中单壁碳纳米管的分布密度是第二单壁碳纳米管层中单壁碳纳米管的分布密度的20倍以上，因而，第二单壁碳纳米管层相对于第一单壁碳纳米管层的薄膜电阻较大，具体的，第二单壁碳纳米管层的薄膜电阻Rs2的范围为大于等于100kΩ/□。该第二单壁碳纳米管层中的单壁碳纳米管的直径小于5纳米，其长度不限。本实施例中，所述第二单壁碳纳米管层的厚度为3纳米，所述第二单壁碳纳米管层中的单壁碳纳米管的直径为3纳米，长度为5微米~100毫米。 
所述半导体层140至少包括一沟道区域142，所述沟道区域142位于所述源极150和漏极160之间，用于所述薄膜晶体管10的沟道。可以理解，所述半导体层140还可包括一第一连接区域144和一第二连接区域146分别位于所述沟道区域142的两端，用于与所述源极150及漏极160进行连接。本实施例中，所述第一连接区域144及第二连接区域146分别位于所述源极150及漏极160的远离绝缘层130的表面。所述沟道区域142连接在所述第一连接区域144与第二连接区域146之间。所述半导体层140通过所述第一连接区域144及第二连接区域146与所述源极150及漏极160形成良好的电接触。 
定义平行于所述半导体层140的表面的水平面内从所述源极150向漏极160的方向延伸的方向为一X方向；在所述平行于所述半导体层140的表面的水平面内垂直于X方向的方向定义为一Y方向；以及同时垂直于X方向及Y方向定义为一Z方向。所述半导体层140的沟道区域142在X方向的尺度为所述沟道区域142的长度L；所述沟道区域142在Y方向的尺度即为所述沟道区域142的宽度W；所述半导体层140在Z方向的尺度为所述半导体层140的厚度。所述半导体层140的沟道区域142的电阻R与所述第二单壁碳纳米管层的薄膜电阻Rs2、所述沟道区域142的长度L以及宽度W满足以下关系式： 
其中，R为所述半导体层140的沟道区域142的电阻，Rs2为第二单壁碳纳米管层的薄膜电阻，L为所述沟道区域142的长度，W为所述沟道区域142的宽度。
所述半导体层140的沟道区域142的长度L与宽度W的比值大于1，且L＞5微米，W≧5微米，优选的，40微米≦L≦100微米。所述第二单壁碳纳米管层的薄膜电阻Rs2的范围为大于等于100kΩ/□。故，所述半导体层140的沟道区域142的电阻R大于等于100 kΩ。本实施例中，所述沟道区域142的长度L为40微米，宽度W为5微米，所述第二单壁碳纳米管层的薄膜电阻Rs2为330kΩ/□。由于第二单壁碳纳米管层中的单壁碳纳米管分布密度较小，其薄膜电阻Rs2大于等于100kΩ/□，且沟道区域142的长度与宽度的比值大于1，因而，所述半导体层140的沟道区域142的电阻较大，介于导体与绝缘体之间，故，所述半导体层140的沟道区域142表现出较好的半导体性。 
所述半导体层140的第一连接区域144及第二连接区域146在X方向上的长度和在Y方向上的宽度不限，只要与所述源极150及漏极160形成良好的接触即可。优选的，所述第一连接区域144及第二连接区域146的宽度大于等于所述沟道区域142的宽度。本实施例中，所述半导体层140的第一连接区域144及第二连接区域146的宽度均为10微米，长度为5微米。 
所述源极150及漏极160分别设置于所述半导体层140在长度方向上的两端。即，所述半导体层140的第一连接区域144及第二连接区域146分别与所述源极150及漏极160相接触，有利于所述半导体层140与所述源极150及漏极160更好地电连接。具体的，所述半导体层140部分覆盖所述源极150和漏极160，以使所述源极150及漏极160的表面部分暴露，以方便所述源极150及漏极160与外部电路电连接。由于所述半导体层140的厚度很薄，可以理解，所述半导体层140基本与所述源极150及漏极160共面设置，即，所述半导体层140与所述源极150及漏极160设置在同一个水平面上。另外，所述半导体层140可仅包括沟道区域142，即，所述半导体层140的沟道区域142的两端分别与所述源极150及漏极160相接触。由于所述半导体层140、源极150及漏极160均由碳纳米管组成，因而所述半导体层140分别与源极150及漏极160形成良好的界面接触，进而提高所述薄膜晶体管10的电学性能。 
所述绝缘层130的材料为氧化铝、氮化硅、氧化硅等硬性材料或苯并环丁烯(BCB)、聚酯或丙烯酸树脂等柔性材料。该绝缘层130的厚度为10纳米~100微米。本实施例中，所述绝缘层130的材料为氧化铝，厚度为40纳米。可以理解，根据具体的形成工艺不同，所述绝缘层130不必完全覆盖所述半导体层140、源极150及漏极160，只要能保证半导体层140、源极150和漏极160与相对设置的栅极120绝缘即可。 
使用时，所述源极150接地，在所述漏极160上施加一电压Vds，在所述栅极120上施一电压Vg。当栅极120施加一定的正电压或负电压，在沟道对应于所述栅极120的部分产生电场，并在沟道靠近栅极120的表面处产生感应载流子。当感应载流子累积到一定程度，在源极150与漏极160之间会产生电流。请参见图5，本实施例所述薄膜晶体管10具有较好的开关电流比(＞104)及较高的电子迁移率。 
请参阅图6，为本发明第一实施例提供的薄膜晶体管10的制备方法，所述薄膜晶体管10的制备方法包括以下步骤： 
S1，提供一绝缘基底110；
S2，提供一第一单壁碳纳米管层，该第一单壁碳纳米管层通过在一生长基板表面直接生长获得，该第一单壁碳纳米管层的薄膜电阻为小于等于10kΩ/□；
S3，将上述第一单壁碳纳米管层从生长基板表面转移到所述绝缘基底表面以获得一栅极120；
S4，形成一绝缘层130覆盖所述栅极120；
S5，提供另一上述第一单壁碳纳米管层，并转移到所述绝缘层130远离栅极120的表面；
S6，刻蚀该第一单壁碳纳米管层，获得间隔设置的一源极150和一漏极160；
S7，提供一第二单壁碳纳米管层，该第二单壁碳纳米管层的薄膜电阻为大于等于100kΩ/□，该第二单壁碳纳米管层通过在一生长基板表面直接生长获得；以及
S8，将该第二单壁碳纳米管层转移覆盖所述源极150和漏极160，并刻蚀所述源极150及漏极160之间的部分第二单壁碳纳米管层使所述绝缘层130至少部分暴露，形成一半导体层140。
在步骤S1中，所述绝缘基底110为玻璃、石英、陶瓷、金刚石、硅片等硬性材料或塑料、树脂等柔性材料。本实施例中，所述绝缘基底110为一PET材料。进一步的，还包括一对所述绝缘基底110进行亲水处理的过程。 
在步骤S2中，所述第一单壁碳纳米管层由多个无序排列的单壁碳纳米管组成的一整体结构。所述第一单壁碳纳米管层的制备方法如下： 
S21，提供一生长基板，并对生长基板进行预处理；
S22，在预处理后的生长基板的表面沉积一催化剂层；
S23，将表面沉积催化剂层的生长基板放入一反应装置内，并向反应装置内通入惰性气体；
S24，向反应装置通入碳源气体，并采用阶段升温的方式以CVD法生长第一单壁碳纳米管层。
在步骤S21中，对所述生长基板进行预处理以使生长基板后续能与催化剂层更好的结合。本实施例中，对所述生长基板进行预处理具体包括以下步骤：首先，对所述生长基板进行亲水处理；然后，将亲水处理后的生长基板用一有机溶剂进行处理。其中，利用过氧化氢和氨水的混合液对所述生长基板进行亲水处理，以使生长基板的表面带有羟基。所述有机溶剂为氨丙基三乙氧基硅烷(APTES)溶液，所述生长基板表面带有的羟基可与APTES更好的结合，而APTES中的氨基可以与催化剂铁蛋白很好的结合，从而生长基板通过行预处理使得生长基板的表面带有氨基，进而使得催化剂铁蛋白很好的固定于生长基板的表面。 
在步骤S22中，所述催化剂可为铁蛋白(ferritin)、金属铁、钴、镍及其氧化物。形成催化剂层的方法有：电子束蒸发法、其他电化学方法等。本实施例中，采用铁蛋白作为催化剂。所述在预处理后的生长基板的表面沉积一催化剂层具体为：首先将铁蛋白与溶剂水以一定的体积比混合得到铁蛋白溶液，然后将预处理后的生长基板浸泡于所述铁蛋白溶液，以在所述生长基板的表面沉积铁蛋白。其中，所述铁蛋白与溶剂水的体积比为1：100-1：20，优选为1：50。所述生长基板浸泡于所述铁蛋白溶液的时间为20分钟-2小时，优选的，为1小时。本实施例中，所述铁蛋白与溶剂水的体积比为1：50，所述生长基板浸泡于所述铁蛋白溶液的时间为1小时。请参阅图7，为生长第一单壁碳纳米管层时于生长基板表面沉积的催化剂的原子力显微镜图。该催化剂的采集区域的长度和宽度均为1微米，可以看出，该催化剂分布较密集，具体的，催化剂的分布密度为大于800个每平方微米。 
在步骤S23中，向反应装置内通入惰性气体是为了保证反应装置内无氧的环境。所述惰性气体不限，可为氮气、氩气等。本实施例中，所述惰性气体为氩气。 
在步骤S24中，所述碳源气不限，可为甲烷、甲醇、乙醇、乙烯或乙炔等。所述阶段升温的方式具体是指先在一第一温度下于空气氛围中保温5分钟-30分钟以使催化剂氧化，然后在一第二温度下通入氨气或氢气并保温5分钟-30分钟以使被氧化的催化剂还原，最后于一第三温度下通入碳源气体并保持20分钟-2小时以在催化剂颗粒上生长出单壁碳纳米管。其中，第一温度的范围为650℃-750℃，第二温度的范围为750℃-850℃，第三温度的范围为850℃-950℃。所得到的第一单壁碳纳米管层中的单壁碳纳米管的分布密度大于20根/平方微米，第一单壁碳纳米管层的薄膜电阻Rs1的范围为小于等于10kΩ/□。本实施例中，所述碳源气体为乙醇、甲醇和甲烷的混合气体，载气为氢气，其中，甲醇和乙醇的混合体积比为1：1-1：5，优选的，为1：3。所述载气的通入流量为50-200sccm，优选的，为100sccm，所述甲烷通入流量为50-200sccm，优选的，为100sccm，所述阶段升温的方式为先升温至700℃并保持20分钟，然后继续升温至800℃并保持20分钟，最后继续升温至900℃并保持1小时以生长第一单壁碳纳米管层。所得到的第一单壁碳纳米管层的薄膜电阻Rs1为5kΩ/□，所述第一单壁碳纳米管层的厚度为6纳米。 
在步骤S3中，将第一单壁碳纳米管层转移至所述绝缘基底110的表面手段不限，只需要保证所述第一单壁碳纳米管层整体转移而不破坏所述第一单壁碳纳米管层的整体结构即可。 
具体的，所述转移第一单壁碳纳米管层的手段包括两种：干法转移和湿法转移。所述干法转移是指先通过一胶带将所述第一单壁碳纳米管层从生长基板转至绝缘基底110的表面，然后通过加热的方式将胶带剥离。其中，对胶带加热的温度为90℃-150℃，优选为120℃。所述湿法转移是指通过一有机粘结层将所述第一单壁碳纳米管层转移至所述绝缘基底110的表面。具体步骤包括：首先将一有机粘结层覆盖所述第一单壁碳纳米管层，并固化所述有机粘结层；然后通过一反应试剂将第一单壁碳纳米管层与生长基板分离；再将所述有机粘结层与第一单壁碳纳米管层同时转至所述绝缘基底；最后将所述有机粘结层通过一有机溶剂去除。其中，所述有机粘结层的材料为ZEP、PMMA等，所述生长基板为表面为二氧化硅的硅基板，所述反应试剂为氟化氢、四氟化碳、氢氧化钠、氢氧化钾等，所述反应试剂通过与生长基板反应而使得第一单壁碳纳米管层与生长基板分离。本实施例中，通过一PMMA层将所述第一单壁碳纳米管层转移至所述绝缘基底110的表面。由于转移的过程中所述第一单壁碳纳米管层整体转移，因而并未破坏所述第一单壁碳纳米管层的整体结构。 
所述第一单壁碳纳米管层转移至所述绝缘基底110的表面可直接作为所述栅极120。可以理解，也可对第一单壁碳纳米管层进行进一步的刻蚀得到所述栅极120。刻蚀所述第一单壁碳纳米管层形成所述栅极120的手段不限，如光刻法、反应性离子蚀刻法、氧化法。本实施例中，刻蚀所述第一单壁碳纳米管层形成所述栅极具体为：先于所述第一单壁碳纳米管层的远离所述绝缘基底110的表面形成一掩膜层；然后光刻部分的所述掩膜层而得到一清晰的第一单壁碳纳米管层图案；再通过氧气反应性等离子蚀刻法去除暴露的第一单壁碳纳米管层；最后，去除剩余的掩膜层，得到所述栅极120。其中，所述掩膜层为HSQ层。 
在步骤S4中，可通过真空蒸镀、或磁控溅射等方法在所述栅极120远离所述绝缘基底110的表面设置绝缘层130。本实施例中，通过真空蒸镀法在所述栅极120远离绝缘基底110的表面设置绝缘层130，所述栅极120完全被绝缘层120覆盖，所述绝缘层130的材料为氧化铝，厚度为40纳米。 
在步骤S5中，所述第一单壁碳纳米管层的形成和转移与步骤S2中第一单壁碳纳米管层相同。 
在步骤S6中，刻蚀所述第一单壁碳纳米管层的方法与步骤S3中的刻蚀第一单壁碳纳米管层的方法相同。所述源极150及漏极160的长度和宽度不限，可以根据具体情况设置。本实施例中，所述源极150及漏极160的长度均为10微米，宽度均为5微米。 
在步骤S7中，所述第二单壁碳纳米管层的制备方法与步骤S2中所述第一单壁碳纳米管层的制备方法基本相同，不同之处在于，催化剂的浓度以及生长时间不同，具体的，催化剂铁蛋白与溶剂水的体积比为1：8000-1：1000，生长时间为30秒-5分钟。所得到的第二单壁碳纳米管层中的单壁碳纳米管的分布密度小于1根/平方微米，第二单壁碳纳米管层的薄膜电阻Rs2的范围为大于等于100kΩ/□。请参阅图8，为生长第二单壁碳纳米管层时于生长基板表面沉积的催化剂的原子力显微镜图。该催化剂的采集区域的长度和宽度均为1微米，可以看出，该催化剂分布较稀疏，具体的，催化剂的分布密度为60个每平方微米。本实施例中，催化剂铁蛋白与溶剂水的体积比为1：2000，生长时间为1分钟，生长得到的第二单壁碳纳米管层的薄膜电阻Rs2为330 kΩ/□，第二单壁碳纳米管层的厚度为3纳米。 
在步骤S8中，刻蚀所述第二单壁碳纳米管层的方法与步骤S3中的刻蚀第一单壁碳纳米管层的方法相同。通过选择性刻蚀位于所述源极150及漏极160之间的部分第二单壁碳纳米管层，而形成一半导体层140。所述半导体层140位于所述源极150及漏极160之间为沟道区域142。所述沟道区域142的长度与宽度的比值大于1，并且所述沟道区域142的宽度大于等于5微米，长度大于5微米，以保证所述沟道区域142的第二单壁碳纳米管层表现出良好的半导体性。 
可以理解，所述位于所述源极150与漏极160之间的表面的第二单壁碳纳米管层可以不进行蚀刻处理，而形成面积较大的第一连接区域144及第二连接区域146。所述半导体层通过所述第一连接区域144及第二连接区域146分别与所述源极150及漏极160形成良好的界面接触。 
本实施例中，所述半导体层140的沟道区域142的长度L为40微米，宽度W为5微米，所述半导体层140的第一连接区域144及第二连接区域146的长度均为5微米，长度为10微米。 
所述薄膜晶体管10的制备方法中，转移第一单壁碳纳米管层并刻蚀形成所述源极150及漏极160的步骤在转移第二单壁碳纳米管层并刻蚀形成半导体层140之前，是为了避免所述第二单壁碳纳米管被过度刻蚀而难以形成连续的沟道区域。这是因为所述第二单壁碳纳米管中的多个单壁碳纳米管的分布密度较稀疏，第一单壁碳纳米管层的多个单壁碳纳米管的分布密度较稀密集，如果先形成所述半导体层，然后将第一单壁碳纳米管层覆盖所述半导体层，在刻蚀第一单壁碳纳米管层形成源极及漏极时，位于第一单壁碳纳米管层下方的第二单壁碳纳米管可能会被过度刻蚀。因而，本实施例中，先形成所述源极150及漏极160，然后将第二单壁碳纳米管层覆盖所述源极150及漏极160，由于第二单壁碳纳米管层部分位于所述源极150及漏极160的表面，部分位于绝缘层130的表面，因此仅需要刻蚀位于位于绝缘层130的表面的部分第二单壁碳纳米管层使得部分的绝缘层暴露，即可得到所述沟道区域142。 
请参阅图9，为本发明第二实施例提供的薄膜晶体管20，该薄膜晶体管10为顶栅型薄膜晶体管，其包括一栅极120、一绝缘层130、一半导体层140、一源极150、及一漏极160。所述源极150与漏极160间隔设置且分别与所述半导体层140电接触。所述栅极120通过所述绝缘层130与所述半导体层140、源极150及漏极160绝缘设置。所述薄膜晶体管20形成于一绝缘基底110的表面。 
所述第二实施例提供的薄膜晶体管20与所述第一实施例提供的薄膜晶体管10基本结构相同，不同之处在于，所述源极150及漏极160间隔设置于所述绝缘基底110的表面，所述半导体层140覆盖所述源极150及漏极160，所述绝缘层130覆盖所述半导体层140、源极150及漏极160。所述栅极120设置于所述绝缘层130远离绝缘基底110的表面。所述半导体层140至少包括一沟道区域142，所述沟道区域142位于所述源极150和漏极160之间。 
本发明通过薄膜电阻较小的第一单壁碳纳米管膜作为所述栅极120、源极150及漏极160，将薄膜电阻较大的第二单壁碳纳米管膜作为半导体层140，即，所述栅极120、半导体层140、源极150及漏极160均由单壁碳纳米管组成，因而降低了所述半导体层140与所述源极150及漏极160之间的界面电阻，提高了所述薄膜晶体管10的电子迁移率及开关电流比；并且，由于单壁碳纳米管的直径小于10纳米，因而单壁碳纳米管层的厚度较小，所述薄膜晶体管10的整体厚度较小，透光性较好(大于90%)。所述薄膜晶体管10的制备方法较简单，易于工业化应用。 
另外，本领域技术人员还可在本发明精神内作其它变化，当然这些依据本发明精神所作的变化，都应包含在本发明所要求保护的范围内。 

Claims (17)

1.一种薄膜晶体管，包括：
一绝缘层，该绝缘层具有相对的第一表面和第二表面；
一栅极设置于所述绝缘层的第一表面；
一半导体层、一源极和一漏极设置在所述绝缘层的第二表面，该源极和该漏极相互间隔设置且分别与所述半导体层电接触，
其特征在于，所述栅极、所述源极和所述漏极均由一第一单壁碳纳米管层组成，该第一单壁碳纳米管层的薄膜电阻小于等于10kΩ/□，所述半导体层由一第二单壁碳纳米管层组成，该第二单壁碳纳米管层的薄膜电阻大于等于100kΩ/□。
2.如权利要求1所述的薄膜晶体管，其特征在于，所述薄膜晶体管为顶栅型薄膜晶体管或底栅型薄膜晶体管。
3.如权利要求1所述的薄膜晶体管，其特征在于，所述半导体层仅包括一沟道区域。
4.如权利要求1所述的薄膜晶体管，其特征在于，所述半导体层包括一第一连接区域、一第二连接区域与一沟道区域，所述沟道区域连接在所述第一连接区域与所述第二连接区域之间。
5.如权利要求4所述的薄膜晶体管，其特征在于，所述第一连接区域与所述源极层叠接触设置，所述第二连接区域与所述漏极层叠接触设置。
6.如权利要求4所述的薄膜晶体管，其特征在于，所述第一连接区域与第二连接区域的宽度均大于所述沟道区域的宽度。
7.如权利要求3或4所述的薄膜晶体管，其特征在于，所述半导体层的沟道区域的长度L与宽度W的比值大于1，且L＞5微米，W≧5微米。
8.如权利要求7所述的薄膜晶体管，其特征在于，所述源极和所述漏极分别设置于所述半导体层的沟道区域的长度方向的两端。
9.如权利要求1所述的薄膜晶体管，其特征在于，所述第一单壁碳纳米管层由多个单壁碳纳米管组成，多个单壁碳纳米管无序排列且通过范德华力相互连接，所述第一单壁碳纳米管层中多个单壁碳纳米管的分布密度大于等于20根/平方微米。
10.如权利要求1所述的薄膜晶体管，其特征在于，所述第二单壁碳纳米管层由多个单壁碳纳米管组成，多个单壁碳纳米管无序排列且通过范德华力相互连接，所述第二单壁碳纳米管层中的多个单壁碳纳米管的分布密度小于等于1根/平方微米。
11.一种薄膜晶体管，包括：一栅极；通过一绝缘层与该栅极绝缘设置的一半导体层、一源极和一漏极，该源极和该漏极相互间隔设置且分别与该半导体层电接触，其特征在于，所述栅极、所述源极和所述漏极均由一第一单壁碳纳米管层组成，所述半导体层由一第二单壁碳纳米管层组成，所述第一单壁碳纳米管层中单壁碳纳米管的分布密度是第二单壁碳纳米管层中单壁碳纳米管的分布密度的20倍以上，所述第二单壁碳纳米管层中的多个单壁碳纳米管的分布密度小于等于1根/平方微米。
12.一种薄膜晶体管的制备方法，包括以下步骤：
提供一绝缘基底；
提供一第一单壁碳纳米管层，该第一单壁碳纳米管层通过在一生长基板表面直接生长获得，该第一单壁碳纳米管层的薄膜电阻为小于等于10kΩ/□；
将上述第一单壁碳纳米管层从生长基板表面转移到所述绝缘基底表面获得一栅极；
形成一绝缘层覆盖所述栅极；
提供另一上述第一单壁碳纳米管层，并转移到所述绝缘层远离栅极的表面；
刻蚀该第一单壁碳纳米管层，获得间隔设置的一源极和一漏极；
提供一第二单壁碳纳米管层，该第二单壁碳纳米管层通过在一生长基板表面直接生长获得，该第二单壁碳纳米管层的薄膜电阻为大于等于100kΩ/□；
将该第二单壁碳纳米管层从生长基板转移覆盖所述源极和漏极以作为半导体层；以及
刻蚀所述源极及漏极之间的部分第二单壁碳纳米管层形成一沟道区域，所述沟道区域的长度与宽度的比值大于1。
13.如权利要求12所述的薄膜晶体管的制备方法，其特征在于，所述第一单壁碳纳米管层或第二单壁碳纳米管层的制备方法具体包括以下步骤：
提供一生长基板，并对生长基板进行预处理；
在预处理后的生长基板的表面沉积一催化剂层；
将表面沉积催化剂层的生长基板放入一反应装置内，并向反应装置内通入惰性气体；以及
采用阶段升温的方式，并向反应装置通入碳源气体以CVD法生长第一单壁碳纳米管层或第二单壁碳纳米管层。
14.如权利要求13所述的薄膜晶体管的制备方法，其特征在于，所述对生长基板进行预处理具体包括以下步骤：首先，对所述生长基板进行亲水处理；然后，将亲水处理后的生长基板用一有机溶剂进行处理；最后，在有机溶剂浸泡后的生长基板的表面沉积催化剂。
15.如权利要求13所述的薄膜晶体管的制备方法，其特征在于，所述在预处理后的生长基板的表面沉积一催化剂层具体为：首先将铁蛋白与溶剂水以一定的体积比混合得到铁蛋白溶液，其中，制备第一单壁碳纳米管层时所述铁蛋白与溶剂水的体积比为1：100-1：20，制备第二单壁碳纳米管层时所述铁蛋白与溶剂水的体积比为1：8000-1：1000；然后将预处理后的生长基板浸泡于所述铁蛋白溶液，以在所述生长基板的表面沉积铁蛋白。
16.如权利要求13所述的薄膜晶体管的制备方法，其特征在于，所述阶段升温的方式具体是指先在650℃-750℃保温5分钟-30分钟以使催化剂氧化，然后在750℃-850℃下保温5分钟-30分钟以使被氧化的催化剂还原，最后于850℃-950℃下于催化剂颗粒表面生长出单壁碳纳米管，其中制备第一单壁碳纳米管层的生长时间为20分钟-2小时，制备第二单壁碳纳米管层的生长时间为30秒-5分钟。
17.如权利要求12所述的薄膜晶体管的制备方法，其特征在于，所述转移所述第一单壁碳纳米管层或第二单壁碳纳米管层的方法为湿法转移，具体包括以下步骤：首先将一有机粘结层覆盖所述第一单壁碳纳米管层或第二单壁碳纳米管层，并固化所述有机粘结层，所述有机粘结层的材料为ZEP或PMMA；然后通过一反应试剂将第一单壁碳纳米管层或第二单壁碳纳米管层与生长基板分离，所述反应试剂为氟化氢、四氟化碳、氢氧化钠或氢氧化钾；再将所述有机粘结层与第一单壁碳纳米管层同时转至所述绝缘基底；最后将所述有机粘结层通过一有机溶剂去除。
CN201310130609.6A 2013-04-16 2013-04-16 薄膜晶体管及其制备方法 Active CN104112777B (zh)

Priority Applications (5)

Application Number Priority Date Filing Date Title
CN201310130609.6A CN104112777B (zh) 2013-04-16 2013-04-16 薄膜晶体管及其制备方法
TW102114094A TWI544645B (zh) 2013-04-16 2013-04-19 薄膜電晶體及其製備方法
US14/139,966 US9287381B2 (en) 2013-04-16 2013-12-24 Thin film transistor and method for making the same
US15/007,650 US9397306B2 (en) 2013-04-16 2016-01-27 Method for making thin film transistor
US15/011,642 US9397305B2 (en) 2013-04-16 2016-01-31 Thin film transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310130609.6A CN104112777B (zh) 2013-04-16 2013-04-16 薄膜晶体管及其制备方法

Publications (2)

Publication Number Publication Date
CN104112777A true CN104112777A (zh) 2014-10-22
CN104112777B CN104112777B (zh) 2017-12-19

Family

ID=51686174

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310130609.6A Active CN104112777B (zh) 2013-04-16 2013-04-16 薄膜晶体管及其制备方法

Country Status (3)

Country Link
US (3) US9287381B2 (zh)
CN (1) CN104112777B (zh)
TW (1) TWI544645B (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104716047A (zh) * 2015-03-30 2015-06-17 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板及显示装置
CN105789442A (zh) * 2016-05-23 2016-07-20 京东方科技集团股份有限公司 一种薄膜晶体管、其制作方法及相应装置
CN108963077A (zh) * 2017-05-17 2018-12-07 清华大学 薄膜晶体管
CN108987481A (zh) * 2017-06-05 2018-12-11 中国科学院金属研究所 一种基于感光干膜工艺的碳纳米管薄膜晶体管及制作方法
CN110379716A (zh) * 2019-07-24 2019-10-25 吉林建筑大学 一种蛋白质基底上氧化锌基薄膜晶体管制备方法
CN110610946A (zh) * 2019-08-22 2019-12-24 武汉华星光电技术有限公司 薄膜晶体管及其制备方法、液晶显示面板
CN111194406A (zh) * 2017-10-10 2020-05-22 热电科学仪器有限公司 用于感测分子相互作用的基于碳纳米管的装置

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105097939B (zh) * 2014-04-24 2018-08-17 清华大学 薄膜晶体管
CN107564862B (zh) * 2016-07-01 2020-09-25 清华大学 纳米异质结构的制备方法
CN107564979B (zh) * 2016-07-01 2019-08-13 清华大学 光探测器
US11041236B2 (en) 2019-03-01 2021-06-22 Honda Motor Co., Ltd. Method for direct patterned growth of atomic layer metal dichalcogenides with pre-defined width
US11417729B2 (en) * 2019-08-29 2022-08-16 Taiwan Semiconductor Manufacturing Company, Ltd. Transistors with channels formed of low-dimensional materials and method forming same

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090224292A1 (en) * 2007-02-21 2009-09-10 Brother Kogyo Kabushiki Kaisha Thin film transistor and method of producing thin film transistor
CN101582381A (zh) * 2008-05-14 2009-11-18 清华大学 薄膜晶体管的制备方法
CN101599495A (zh) * 2008-06-04 2009-12-09 清华大学 薄膜晶体管面板
CN101857461A (zh) * 2010-06-15 2010-10-13 清华大学 一种半导体碳纳米管阵列的制备方法
US20110079770A1 (en) * 2005-11-23 2011-04-07 William Marsh Rice University Preparation of Thin Film Transistors (TFTs) or Radio Frequency Identification (RFID) Tags or Other Printable Electronics Using Ink-Jet Printer and Carbon Nanotube Inks
US20110217451A1 (en) * 2010-03-04 2011-09-08 Guardian Industries Corp. Large-area transparent conductive coatings including doped carbon nanotubes and nanowire composites, and methods of making the same

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6626720B1 (en) * 2000-09-07 2003-09-30 Motorola, Inc. Method of manufacturing vacuum gap dielectric field emission triode and apparatus
US7522040B2 (en) * 2004-04-20 2009-04-21 Nanomix, Inc. Remotely communicating, battery-powered nanostructure sensor devices
US7161218B2 (en) * 2003-06-09 2007-01-09 Nantero, Inc. One-time programmable, non-volatile field effect devices and methods of making same
WO2005017967A2 (en) * 2003-08-13 2005-02-24 Nantero, Inc. Nanotube device structure and methods of fabrication
US9287356B2 (en) * 2005-05-09 2016-03-15 Nantero Inc. Nonvolatile nanotube diodes and nonvolatile nanotube blocks and systems using same and methods of making same
CA2605348A1 (en) * 2005-04-22 2006-11-02 The Regents Of The University Of California Nanotubes as microwave frequency interconnects
US7795677B2 (en) * 2007-09-05 2010-09-14 International Business Machines Corporation Nanowire field-effect transistors
CN101582449B (zh) * 2008-05-14 2011-12-14 清华大学 薄膜晶体管
US8319205B2 (en) * 2008-08-14 2012-11-27 Nantero Inc. Nonvolatile nanotube programmable logic devices and a nonvolatile nanotube field programmable gate array using same
JP5642447B2 (ja) * 2009-08-07 2014-12-17 株式会社半導体エネルギー研究所 半導体装置
KR101903747B1 (ko) * 2011-11-16 2018-10-04 삼성디스플레이 주식회사 박막 트랜지스터 및 이를 포함하는 표시 장치

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110079770A1 (en) * 2005-11-23 2011-04-07 William Marsh Rice University Preparation of Thin Film Transistors (TFTs) or Radio Frequency Identification (RFID) Tags or Other Printable Electronics Using Ink-Jet Printer and Carbon Nanotube Inks
US20090224292A1 (en) * 2007-02-21 2009-09-10 Brother Kogyo Kabushiki Kaisha Thin film transistor and method of producing thin film transistor
CN101582381A (zh) * 2008-05-14 2009-11-18 清华大学 薄膜晶体管的制备方法
CN101599495A (zh) * 2008-06-04 2009-12-09 清华大学 薄膜晶体管面板
US20110217451A1 (en) * 2010-03-04 2011-09-08 Guardian Industries Corp. Large-area transparent conductive coatings including doped carbon nanotubes and nanowire composites, and methods of making the same
CN101857461A (zh) * 2010-06-15 2010-10-13 清华大学 一种半导体碳纳米管阵列的制备方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
QING CAO ET AL: "《Highly Bendable Transparent Thin-film Transistor That Use Carbon-Nanotube-based Conductors and Semiconductors with Elastometric Dielectrics》", 《ADVANCED MATERIALS》 *

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104716047A (zh) * 2015-03-30 2015-06-17 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板及显示装置
CN104716047B (zh) * 2015-03-30 2017-08-01 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板及显示装置
CN105789442A (zh) * 2016-05-23 2016-07-20 京东方科技集团股份有限公司 一种薄膜晶体管、其制作方法及相应装置
CN108963077A (zh) * 2017-05-17 2018-12-07 清华大学 薄膜晶体管
CN108987481A (zh) * 2017-06-05 2018-12-11 中国科学院金属研究所 一种基于感光干膜工艺的碳纳米管薄膜晶体管及制作方法
CN111194406A (zh) * 2017-10-10 2020-05-22 热电科学仪器有限公司 用于感测分子相互作用的基于碳纳米管的装置
CN110379716A (zh) * 2019-07-24 2019-10-25 吉林建筑大学 一种蛋白质基底上氧化锌基薄膜晶体管制备方法
CN110610946A (zh) * 2019-08-22 2019-12-24 武汉华星光电技术有限公司 薄膜晶体管及其制备方法、液晶显示面板

Also Published As

Publication number Publication date
TWI544645B (zh) 2016-08-01
US20140306185A1 (en) 2014-10-16
CN104112777B (zh) 2017-12-19
US9287381B2 (en) 2016-03-15
US9397305B2 (en) 2016-07-19
US20160164014A1 (en) 2016-06-09
US20160149146A1 (en) 2016-05-26
TW201442245A (zh) 2014-11-01
US9397306B2 (en) 2016-07-19

Similar Documents

Publication Publication Date Title
CN104112777A (zh) 薄膜晶体管及其制备方法
Chae et al. Transferred wrinkled Al2O3 for highly stretchable and transparent graphene–carbon nanotube transistors
Liu et al. van der Waals contact engineering of graphene field-effect transistors for large-area flexible electronics
Si et al. Scalable preparation of high-density semiconducting carbon nanotube arrays for high-performance field-effect transistors
Gong et al. Rapid selective etching of PMMA residues from transferred graphene by carbon dioxide
Chen et al. High-quality and efficient transfer of large-area graphene films onto different substrates
Li et al. Graphene films with large domain size by a two-step chemical vapor deposition process
CN102270665A (zh) 场效应晶体管及其制造方法和半导体氧化石墨烯制造方法
US9748421B2 (en) Multiple carbon nanotube transfer and its applications for making high-performance carbon nanotube field-effect transistor (CNFET), transparent electrodes, and three-dimensional integration of CNFETs
CN101710588B (zh) 一种碳基场效应晶体管的顶栅介质及其制备方法
US20110070146A1 (en) Method of manufacturing graphene, graphene manufactured by the method, conductive film comprising the graphene, transparent electrode comprising the graphene, and radiating or heating device comprising the graphene
KR20110031864A (ko) 그래핀의 제조 방법, 그 제조 방법으로 얻어지는 그래핀, 그 그래핀을 포함하는 전도성 박막, 투명 전극, 방열 또는 발열 소자
CN106198674B (zh) 一种介孔石墨烯制备工艺及基于介孔石墨烯场效应晶体管生物传感器
Sun et al. All‐carbon thin‐film transistors as a step towards flexible and transparent electronics
Oh et al. Vertical ZnO nanotube transistor on a graphene film for flexible inorganic electronics
US20140361250A1 (en) Graphene Transistor
CN102354668B (zh) 一种碳基纳米材料晶体管的制备方法
CN102339735A (zh) 一种石墨烯晶体管的制备方法
CN105097904B (zh) 隧穿碳纳米管场效应晶体管及其制造方法
Seo et al. Manipulation of graphene work function using a self-assembled monolayer
CN103241709B (zh) 一种臭氧调控纳米碳质薄膜光电性能及图形化的方法
CN104393027B (zh) 一种全碳石墨烯器件及其制备方法
US10418490B2 (en) Field effect transistor and manufacturing method thereof
CN108735820B (zh) 以光刻胶为栅绝缘层的碳纳米管薄膜晶体管及制作和应用
CN105679676A (zh) 薄膜晶体管及其制备方法、阵列基板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant