CN104111686B - 一种用于无源uhf rfid标签芯片可校准基准电路 - Google Patents
一种用于无源uhf rfid标签芯片可校准基准电路 Download PDFInfo
- Publication number
- CN104111686B CN104111686B CN201410347173.0A CN201410347173A CN104111686B CN 104111686 B CN104111686 B CN 104111686B CN 201410347173 A CN201410347173 A CN 201410347173A CN 104111686 B CN104111686 B CN 104111686B
- Authority
- CN
- China
- Prior art keywords
- resistance
- pmos
- circuit
- switching tube
- nmos tube
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明公开了一种用于无源UHFRFID标签芯片可校准基准电路,包括标准基准电路、正温度系数电流校准的电路和基准电压输出校准电路;标准基准电路包括正温度系数电流产生电路、负温度系数电流产生电路和基准电压输出电路;其通过配置校准码来得到一个偏差最小的基准输出电压。本发明克服了芯片在设计过程中潜在的人为误差以及系统偏差,得到一个校准后相对稳定的参考电压值,为后续得到一个稳定的时钟以及数字模块的稳定工作提供了保证,提高了标签芯片的效率。本发明实现机制相对简单,在没有增加过多功耗的情况下完成校准工作。
Description
技术领域
本发明涉及到模拟集成电路领域,具体涉及一种用于无源超高频射频识别标签芯片的可校准的基准电路设计。
背景技术
随着物联网技术的兴起,射频识别(RFID)技术也随之迅速发展。其中超高频无源标签芯片以其准确性高、存储量大、可重复利用、非接触读写、安全性强、可同时识别多个对象等优点也越来越受市场的青睐。
无源射频识别(RFID)系统主要由读卡器、天线以及标签芯片三部分组成。对于标签芯片又主要包括四个主要模块:模拟(射频)前端电路、数字基带、一些控制模块和非易失性存储器。其中,基准电路属于模拟前端模块,它的作用是给芯片提供一个稳定的,不受工艺、温度以及供电电压影响的参考电压。但是由于现阶段工艺尺寸越来越小,造成MOS管的各种高级效应凸显,这样不仅在设计过程中的人为因素亦或画版图过程中的人为误差还是在制造过程中的系统误差,最终都会造成基准源输出电压偏离原来的设计值。由于在标签芯片中,基准电路除了为其他模块提供一个稳定的参考电压外,还影响着时钟电路的输出频率,时钟频率的过大或过小都将直接影响数字基带模块的正常工作。
所以,为了保证流片后基准电路输出电压的准确性,急需要一种纠正机制,以保证整个标签芯片能正常工作。
发明内容
针对上述已有技术存在的不足,本发明提出一种用于无源UHFRFID标签芯片可校准基准电路,这样一种纠正机制,来保证基准源输出电压的准确性,同时得到更准确的时钟频率。
为实现上述目的,本发明的技术方案是:
一种用于无源UHFRFID标签芯片可校准基准电路,其特征在于,包括标准基准电路、正温度系数电流校准的电路和基准电压输出校准电路;
标准基准电路包括正温度系数电流产生电路、负温度系数电流产生电路和基准电压输出电路;所述正温度系数电流产生电路由两个PMOS管、两个NMOS管和一个温度系数仅为-9.2X10-4ppm/℃的第一电阻105组成,两个PMOS管分别为第一PMOS管101和第二PMOS管102,两个NMOS管分别为第一NMOS管103和第二NMOS管104,两个PMOS管是要工作在饱和区,两个NMOS管要工作在亚阈值状态,通过这两个工作在亚阈值状态的NMOS管的栅源电压之差(VGS104-VGS103)加载在第一电阻105上来产生正温度系数的电流I+;
其中,n=(1+Cd/Cox)表示亚阈值斜率,VT=(kBT/q)表示热电压,K103表示第一NMOS管103的宽长比,K104表示第二NMOS管104的宽长比,R105表示第一电阻105的阻值,VGS103和VGS104分别表示第一NMOS管103和第二NMOS管104的栅源电压;
负温度系数电流产生电路由两个以共源共栅关系连接的PMOS管、两个NMOS管和一个温度系数非常低的第二电阻112组成,两个PMOS管分别为第三PMOS管106和第四PMOS管108,两个NMOS管分别为第二NMOS管104和第三NMOS管110,利用工作在亚阈值状态的第二NMOS管104的栅源电压VGS104加载在温度系数仅为-9.2X10-4ppm/℃的第二电阻112上来产生负温度系数的电流I-;
其中,VGS104表示第二NMOS管104的栅源电压,R112表示第二电阻112的阻值。
基准电压输出电路由3个PMOS管,1个温度系数仅为-9.2X10-4ppm/℃ 的第三电阻114组成,3个PMOS管分别为第五PMOS管107、第六PMOS管109和第十PMOS管113,其中用第十PMOS管113与正温度系数产生电路中的两个PMOS管构成电流镜电路,复制比例系数为α的正温度系数电流α*I+到输出端;同时,第五PMOS管107和第六PMOS管109与负温度系数产生电路中的2个PMOS管构成共源共栅电流镜,复制比例系数为β的负温度系数电流β*I-到输出端;两股电流共同流过第三电阻114,并在其上产生基准输出电压Vref;
将(1)式变形为:
由表达式(4)得知,通过调节R105、R114的大小就能够调节正负温度系数电流的相互比重,还能够调节输出基准电压Vref的大小;因此一旦流片后基准输出电压不理想,就能够通过配置校准码来控制第一电阻105和第三电阻114阻值R105、R114的大小,完成校准操作。
正温度系数电流产生电路中,第一PMOS管101的栅极与第二PMOS管102的栅极相连接,同时又连接到自己的漏极,构成自偏置单管电流镜电路;第一PMOS管101的栅极与第二PMOS管102都工作在饱和区;第一PMOS管101和第二PMOS管102的漏极分别与第一NMOS管103与第二NMOS管104的漏极相连接,并为它们提供偏置电流;第一NMOS管103的栅极又与第二NMOS管104的栅极相连接,第一NMOS管103的源极连接在第一电阻105的一端;第一NMOS管103与第二NMOS管104的衬底又分别与各自的源极相连接。
所述负温度系数电流产生电路中,第三PMOS管106的栅极连接到第三NMOS管110的漏极,第三PMOS管106的漏极连接到第四PMOS管108的源极;第四PMOS管108的栅极连接到第三NMOS管110的源极,第四PMOS管108的源极连接到第三NMOS管110的漏极;第三PMOS管106和第四PMOS管108构成了一种自偏置的共源共栅结构;第三NMOS管110的栅极连接到正温度系数电流产生电路中第二PMOS管102的漏极,第二PMOS管102为第三NMOS管110提供偏置电压,使第三NMOS管110成为一个共栅放大器,第三NMOS管110的源极连接到第二NMOS管104的栅极,又与第二电阻112的一端相连接,第二NMOS管104工作在亚阈值状态,第三PMOS管106、第四PMOS管108和第三NMOS管110均工作在饱和状态。
所述基准电压输出电路中第五PMOS管107与第六PMOS管109分别与负温度系数电流产生电路中的第三PMOS管106与第四PMOS管108栅极相连接,构成共源共栅电流镜结构,复制β*I-的电流到输出端。同时,第五PMOS管107的漏极又与第六PMOS管109的源极相连接,第六PMOS管109的漏极又与第三电阻114一端相连接;第十PMOS管113的栅极也与正温度系数电流产生电路中的第一PMOS管101和第二PMOS管102的栅极相连接,构成单管电流镜电路,用来复制α*I+的电流到输出端;第十PMOS管113的漏极也连接到第三电阻114的一端,这样复制的两路电流α*I+和β*I-叠加在一起加载在第三电阻114上产生基准电压Vref。
正温度系数校准电路把正温度系数电流产生电路中的第一电阻105分成了6个串联的电阻,分别为第四电阻115、第五电阻116、第六电阻117、第七电阻118、第八电阻119和第九电阻120,其中第四电阻115是一个常通的电阻,而第五电阻116、第六电阻117、第七电阻118、第八电阻119和第九电阻120的导通与否是受第一开关管121、第二开关管122、第三开关管123、第四开关管124和第五开关管125控制的,第一开关管121、第二开关管122、第三开关管123、第四开关管124和第五开关管125都是宽长比在10以上的NMOS管,以保证每个开关管所控制的电阻能完全短路或开路;其中,第一开关管121的漏极连接到第四电阻115与第五电阻116之间,源极跟第二开关管122的漏极相连,同时也连接到第五电阻116与第六电阻117之间,栅极直接连接到控制信号PTAT<4>上;第二开关管122的源极连接到第三开关管123的漏极,同时也连接到第六电阻117与第七电阻118之间,栅极直接连接到控制信号PTAT<3>上;第三开关管123的源极连接到第四开关管124的漏极,同时也连接到第七电阻118与第八电阻119之间,栅极直接连接到控制信号PTAT<2>上;第四开关管124的源极连接到第五开关管125的漏极,同时也连接到第八电阻119与第九电阻120之间,栅极直接连接到控制信号PTAT<1>上;第五开关管125的源极连接到第九电阻120与地之间,栅极直接连接到控制信号PTAT<0>上;这些控制信号PTAT<0>、PTAT<1>、PTAT<2>、PTAT<3>、PTAT<4>都是由数字基带模块提供的;第五电阻116、第六电阻117、第七电阻118、第八电阻119和第九电阻120的阻值关系满足下面的表达式:
基准输出电压校准电路把正温度系数电流产生电路中的第三电阻114分成了6个串联的电阻,分别为第十一电阻126、第十二电阻127、第十三电阻128、第十四电阻129、第十五电阻130和第十六电阻131,其中第十一电阻126是一个常通的电阻,而第十二电阻127、第十三电阻128、第十四电阻129、第十五电阻130和第十六电阻131的导通与否是受第六开关管132、第七开关管133、第八开关管134、第九开关管135和第十开关管136控制的,第六开关管132、第七开关管133、第八开关管134、第九开关管135和第十开关管136都是宽长比在10以上的NMOS管,以保证每个开关管所控制的电阻能完全短路或开路;第六开关管132的漏极连接到第十一电阻126与第十二电阻127之间,源极跟第七开关管133的漏极相连,同时也连接到第十二电阻127与第十三电阻128之间,栅极直接连接到控制信号TRIM<4>上;第七开关管133的源极连接到第八开关管134的漏极,同时也连接到第十三电阻128与第十四电阻129之间,栅极直接连接到控制信号TRIM<3>上;第八开关管134的源极连接到第九开关管135的漏极,同时也连接到第十四电阻129与第十五电阻130之间,栅极直接连接到控制信号TRIM<2>上;第九开关管135的源极连接到第十开关管136的漏极,同时也连接到第十五电阻130与第十六电阻131之间,栅极直接连接到控制信号TRIM<1>上;第十开关管136的源极连接到第十六电阻131与地之间,栅极直接连接到控制信号TRIM<0>上;这些控制信号TRIM<0>,TRIM<1>,TRIM<2>,TRIM<3>,TRIM<4>都是由数字基带模块提供的;第十二电阻127、第十三电阻128、第十四电阻129、第十五电阻130和第十六电阻131的阻值关系满足下面的表达式:
本发明与现有技术相比,具有如下的优点:
本发明克服了芯片在设计过程中潜在的人为误差以及系统偏差,得到一个校准后相对稳定的参考电压值,为后续得到一个稳定的时钟以及数字模块的稳定工作提供了保证,提高了标签芯片的效率。
本发明实现机制相对简单,在没有增加过多功耗的情况下完成校准工作。
附图说明
图1为本发明的可校准基准电路图;
图2为电流温度补偿示意图;
图3为正温度系数电流校准示意图;
图4为基准输出电压校准示意图。
本发明目的的实现、功能特点及优点将结合实例,参照附图做进一步说明。
具体实施方式
参考图1,本发明一种用于无源UHFRFID标签芯片可校准基准电路,主要包括3个部分,它们分别是标准基准电路128,正温度系数电流校准的电路127,基准电压输出校准电路129。其中,标准基准电路128是核心电路,它又包括3个主要部分,它们分别是正温度系数电流产生电路(即PTAT电路),由2个PMOS管即第一PMOS管101和第二PMOS管102,2个NMOS管即第一NMOS管103和第二NMOS管104,1个温度系数很低的第一电阻105组成,其温度系数仅为-9.2X10-4ppm/℃ 。第一PMOS管101的栅极与第二PMOS管102的栅极相连接,同时又连接到自己的漏极,构成自偏置单管电流镜电路。这样就要求这第一PMOS管101和第二PMOS管102都工作在饱和区,同时为了更精确复制,减小沟道长度调制效应,第一PMOS管101和第二PMOS管102的宽、长一般设计的会比较大。第一PMOS管101和第二PMOS管102的漏极分别与第一NMOS管103和第二NMOS管104的漏极相连接,并为它们提供偏置电流。第一NMOS管103的栅极又与第二NMOS管104的栅极相连接,第一NMOS管103的源极又连接一个温度系数非常低的第一电阻105的一端。除此之外,为了发生衬底偏置效应,这两个NMOS管的衬底又分别与各自的源极相连接。这里就使用了工作在亚阈值状态的这两个NMOS管的栅源电压之差VGS104-VGS103加载在第一电阻105上来产生正温度系数的电流I+。
正温度系数电流产生电路中的所有管子中,除了两个NMOS管工作在亚阈值状态外,其他的两个PMOS管一定要工作在饱和状态。饱和状态下MOS管的源漏电流ID与其栅源电压VGS以及源漏电压VDS满足如下关系:
其中:μ表示电子(对应与NMOS管)或空穴(对应于PMOS管)的迁移率,Cox表示MOS管栅氧电容的大小,K表示MOS管的宽长比,VTH表示MOS管的阈值电压,λ表示沟道长度调制效应系数。
而亚阈值状态下MOS管的源漏电流ID与其栅源电压VGS以及源漏电压VDS满足如下关系:
其中:除了(4)(5)两式中出现的符号之外,η是一个与工艺相关的系数。当VDS≥4VT时,(6)式可以变形为:
由第一电阻105两端的电压差值:
V105=VGS104-VGS103 (8)
得到正温度系数电流:
负温度系数电流产生电路,由2个PMOS管,2个NMOS管以及1个温度系数非常低的第二电阻112组成,其温度系数仅为-9.2X10-4ppm/℃ 。第三PMOS管106的栅极连接到第三NMOS管的漏极,第三PMOS管106的漏极又连接到第四PMOS管108的源极。第四PMOS管108的栅极连接到第三NMOS管110的源极,第四PMOS管108的源极又连接到第三NMOS管110的漏极。这两个PMOS管构成了一种自偏置的共源共栅(cascode)结构。第三NMOS管110的栅极连接到正温度系数电流产生电路中第二PMOS管102的漏极,第二PMOS管102为第三NMOS管110提供偏置电压,使第三NMOS管110成为一个共栅放大器,第三NMOS管110的存在一方面使前面提到的两个PMOS管(第三PMOS管106和第四PMOS管108)与基准电压输出电路中的两个PMOS管(第五PMOS管107和第六PMOS管109)构成的共源共栅(cascode)电流镜复制精度更高,另一方面也提高了整个可校准基准电路的电压抑制比(PSRR)。第三NMOS管110的源极即连接到第二NMOS管104的栅极,又与一个温度系数非常低的电阻112的一端相连接。这里除了第二NMOS管104工作在亚阈值状态外,其他的MOS管(第三PMOS管106、第四PMOS管108和第三NMOS管110)均工作在饱和状态。
此电路主要是用工作在亚阈值状态的第二NMOS管104的栅源电压VGS104加载在第二电阻112上来产生负温度系数的电流I-。
式(8)中KG为一工艺常数,为一负数,T0为一固定的绝对温度,也是一个常数。(11)(12)两式中出现的其他符号的含义均如(1)、(2)式中所描述一致。
基准电压输出电路由3个PMOS管(第五PMOS管107、第六PMOS管109和第十PMOS管113)和1个温度系数非常低的第三电阻114组成,其温度系数仅为-9.2X10-4ppm/℃ 。其中,第五PMOS管107与第六PMOS管109分别与负温度系数电流产生电路中的两个PMOS管(第三PMOS管106、第四PMOS管108)栅极相连接,构成共源共栅(cascode)电流镜结构,复制β*I-的电流到输出端。同时,第五PMOS管107的漏极又与第六PMOS管109的源极相连接,第六PMOS管109的漏极又与一个温度系数非常低的第三电阻114一端相连接。第十PMOS管113的栅极也与PTAT电路中的两个PMOS管(第一PMOS管101,第二PMOS管102)的栅极相连接,构成单管电流镜电路,用来复制α*I+的电流到输出端。除此之外,第十PMOS管113的漏极也连接到第三电阻114的一端。这样复制的两路电流α*I+和β*I-叠加在一起加载在第三电阻114上产生基准电压Vref。
其中,n=1+Cd/Cox表示亚阈值斜率,VT=(kBT/q)表示热电压,K103表示NMOS管103的宽长比,K104表示NMOS管104的宽长比,R105表示第一电阻105的阻值,R112表示第二电阻112的阻值,R114表示第三电阻114的阻值,VGS104表示NMOS管104的栅源电压,α为单管电流镜中的第十PMOS管113与第一PMOS管101或第二PMOS管102的尺寸之比,β为cascode电流镜中的PMOS管(107,109)与PMOS管(106,108)的尺寸之比。
从(12)式可以看出,只要合理调整电阻值R105和R114的大小,就可以调整正负温度系数电流的比重,同时也能调整基准输出电压Vref的大小。根据这一特点,设计出了正温度系数电流校准电路137和基准电压输出校准电路139。
正温度系数校准电路127如图1所示,就是把正温度系数电流产生电路中的电阻105分成了6个串联的电阻(第四电阻115、第五电阻116、第六电阻117、第七电阻118、第八电阻119和第九电阻120),其中第四电阻115是一个常通的电阻,而其他电阻(第五电阻116、第六电阻117、第七电阻118、第八电阻119和第九电阻120)的导通与否是受开关管(第一开关管121、第二开关管122、第三开关管123、第四开关管124和第五开关管125)控制的,这些开关管都是宽长比在10以上的NMOS管。其中,第一开关管121的漏极连接到第四电阻115与第五电阻116之间,源极跟第二开关管122的漏极相连,同时也连接到电阻第五116与第六电阻117之间,栅极直接连接到控制信号PTAT<4>上。第二开关管122的源极连接到第三开关管123的漏极,同时也连接到第六电阻117与第七电阻118之间,栅极直接连接到控制信号PTAT<3>上。第三开关管123的源极连接到第四开关管124的漏极,同时也连接到第七电阻118与第八电阻119之间,栅极直接连接到控制信号PTAT<2>上。第四开关管124的源极连接到第五开关管125的漏极,同时也连接到第八电阻119与第九电阻120之间,栅极直接连接到控制信号PTAT<1>上。第五开关管125的源极连接到第九电阻120与地之间,栅极直接连接到控制信号PTAT<0>上。这些控制信号(PTAT<0>,PTAT<1>,PTAT<2>,PTAT<3>,PTAT<4>)都是由数字基带模块提供的。除此之外,这5个选通电阻(第五电阻116、第六电阻117、第七电阻118、第八电阻119和第九电阻120)的阻值关系满足下面的表达式:
校准过程如图3所示:线301表示负温度系数电流随温度的变化趋势,线302表示“理想”的正温度系数电流随温度的变化趋势,而线303则是正负温度电流恰好合理补偿的输出电流随温度变化的趋势,理想情况下,该线303相对横轴是平行的。但是,由于人为误差和系统误差的存在,流片后PTAT电流的变化趋势可能就会偏斜到线305或线304上,这样就可以通过配置合适的校准码(PTAT<0>,PTAT<1>,PTAT<2>,PTAT<3>,PTAT<4>),使PTAT电流的变化趋势重新逼近理想线302,完成正温度系数电流的校准操作。
基准输出电压校准电路129如图1所示,就是把正温度系数电流产生电路中的电阻114分成了6个串联的电阻(第十一电阻126、第十二电阻127、第十三电阻128、第十四电阻129、第十五电阻130和第十六电阻131),其中第十一电阻126是一个常通的电阻,而其他电阻(第十二电阻127、第十三电阻128、第十四电阻129、第十五电阻130和第十六电阻131)的导通与否是受开关管(第六开关管132、第七开关管133、第八开关管134、第九开关管135和第十开关管136)控制的,这些开关管都是宽长比在10以上的NMOS管。其中,第六开关管132的漏极连接到第十一电阻126与第十二电阻127之间,源极跟第七开关管133的漏极相连,同时也连接到第十二电阻127与第十三电阻128之间,栅极直接连接到控制信号TRIM<4>上。第七开关管133的源极连接到第八开关管134的漏极,同时也连接到第十三电阻128与第十四电阻129之间,栅极直接连接到控制信号TRIM<3>上。第八开关管134的源极连接到第九开关管135的漏极,同时也连接到第十四电阻129与第十五电阻130之间,栅极直接连接到控制信号TRIM<2>上。第九开关管135的源极连接到第十开关管136的漏极,同时也连接到第十五电阻130与第十六电阻131之间,栅极直接连接到控制信号TRIM<1>上。第十开关管136的源极连接到第十六电阻131与地之间,栅极直接连接到控制信号TRIM<0>上。这些控制信号(TRIM<0>,TRIM<1>,TRIM<2>,TRIM<3>,TRIM<4>)都是由数字基带模块提供的。除此之外,这5个选通电阻(第十二电阻127、第十三电阻128、第十四电阻129、第十五电阻130和第十六电阻131)的阻值关系满足下面的表达式:
校准过程如图4所示:同样由于人为误差和系统误差的存在,最后的输出电压Vref的温度线会偏离理想线402到线401或线403的位置,这时就可以通过合理地配置校准码(TRIM<0>,TRIM<1>,TRIM<2>,TRIM<3>,TRIM<4>),使实际的温度线逼近理想线402,这样就完成了基准输出电压的校准操作。
这两个校准操作并不是孤立的,绝大部分时间是要配合使用的,通过合理的协调这两组校准码(PTAT<0>,PTAT<1>,PTAT<2>,PTAT<3>,PTAT<4>)和(TRIM<0>,TRIM<1>,TRIM<2>,TRIM<3>,TRIM<4>)的关系,使最终的输出基准电压值更加的稳定与准确。
当然,为了满足局部的和具体要求,本领域的技术人员可以对上面的描述的解决方案应用于许多修改和变更。具体而言,虽然已经参考优选的实施方式通过一定程度的特殊性描述本发明,应当理解形式以及细节上的各种省略,替代和改变以及其他实施方案是可能的;此外,明确的旨在与发明任何公开的实施方案有关的具体的元件和/或方法步骤,可以按照设计选择的常规方式结合在任何其它实施方案中。
Claims (6)
1.一种用于无源UHFRFID标签芯片可校准基准电路,其特征在于,包括标准基准电路、正温度系数电流校准的电路和基准电压输出校准电路;
标准基准电路包括正温度系数电流产生电路、负温度系数电流产生电路和基准电压输出电路;所述正温度系数电流产生电路由两个PMOS管、两个NMOS管和一个温度系数仅为-9.2×10-4ppm/℃的第一电阻(105)组成,两个PMOS管分别为第一PMOS管(101)和第二PMOS管(102),两个NMOS管分别为第一NMOS管(103)和第二NMOS管(104),两个PMOS管是要工作在饱和区,两个NMOS管要工作在亚阈值状态,通过这两个工作在亚阈值状态的NMOS管的栅源电压之差(VGS104-VGS103)加载在第一电阻(105)上来产生正温度系数的电流I+;
其中,n=(1+Cd/Cox)表示亚阈值斜率,VT=(kBT/q)表示热电压,K103表示第一NMOS管(103)的宽长比,K104表示第二NMOS管(104)的宽长比,R105表示第一电阻(105)的阻值,VGS103和VGS104分别表示第一NMOS管(103)和第二NMOS管(104)的栅源电压;
负温度系数电流产生电路由两个以共源共栅关系连接的PMOS管、两个NMOS管和一个温度系数非常低的第二电阻(112)组成,两个PMOS管分别为第三PMOS管(106)和第四PMOS管(108),两个NMOS管分别为第二NMOS管(104)和第三NMOS管(110),利用工作在亚阈值状态的第二NMOS管(104)的栅源电压VGS104加载在温度系数仅为-9.2×10-4ppm/℃的第二电阻(112)上来产生负温度系数的电流I-;
其中,VGS104表示第二NMOS管(104)的栅源电压,R112表示第二电阻(112)的阻值;
基准电压输出电路由3个PMOS管,1个温度系数仅为-9.2×10-4ppm/℃的第三电阻(114)组成,3个PMOS管分别为第五PMOS管(107)、第六PMOS管(109)和第十PMOS管(113),其中用第十PMOS管(113)与正温度系数产生电路中的两个PMOS管构成电流镜电路,复制比例系数为α的正温度系数电流α*I+到输出端;同时,第五PMOS管(107)和第六PMOS管(109)与负温度系数产生电路中的2个PMOS管构成共源共栅电流镜,复制比例系数为β的负温度系数电流β*I-到输出端;两股电流共同流过第三电阻(114),并在其上产生基准输出电压Vref;
将(1)式变形为:
由表达式(4)得知,通过调节R105、R114的大小就能够调节正负温度系数电流的相互比重,还能够调节输出基准电压Vref的大小;因此一旦流片后基准输出电压不理想,就能够通过配置校准码来控制第一电阻(105)和第三电阻(114)阻值R105、R114的大小,完成校准操作。
2.根据权利要求1所述的用于无源UHFRFID标签芯片可校准基准电路,其特征在于,正温度系数电流产生电路中,第一PMOS管(101)的栅极与第二PMOS管(102)的栅极相连接,同时又连接到自己的漏极,构成自偏置单管电流镜电路;第一PMOS管(101)的栅极与第二PMOS管(102)都工作在饱和区;第一PMOS管(101)和第二PMOS管(102)的漏极分别与第一NMOS管(103)与第二NMOS管(104)的漏极相连接,并为它们提供偏置电流,第一NMOS管(103)的栅极又与第二NMOS管(104)的栅极相连接,第一NMOS管(103)的源极连接在第一电阻(105)的一端,第一NMOS管(103)与第二NMOS管(104)的衬底又分别与各自的源极相连接。
3.根据权利要求2所述的用于无源UHFRFID标签芯片可校准基准电路,其特征在于,所述负温度系数电流产生电路中,第三PMOS管(106)的栅极连接到第三NMOS管(110)的漏极,第三PMOS管(106)的漏极连接到第四PMOS管(108)的源极;第四PMOS管(108)的栅极连接到第三NMOS管(110)的源极,第四PMOS管(108)的源极连接到第三NMOS管(110)的漏极;第三PMOS管(106)和第四PMOS管(108)构成了一种自偏置的共源共栅结构;第三NMOS管(110)的栅极连接到正温度系数电流产生电路中第二PMOS管(102)的漏极,第二PMOS管(102)为第三NMOS管(110)提供偏置电压,使第三NMOS管(110)成为一个共栅放大器,第三NMOS管(110)的源极连接到第二NMOS管(104)的栅极,又与第二电阻(112)的一端相连接,第二NMOS管(104)工作在亚阈值状态,第三PMOS管(106)、第四PMOS管(108)和第三NMOS管(110)均工作在饱和状态。
4.根据权利要求3所述的用于无源UHFRFID标签芯片可校准基准电路,其特征在于,所述基准电压输出电路中第五PMOS管(107)与第六PMOS管(109)分别与负温度系数电流产生电路中的第三PMOS管(106)与第四PMOS管(108)栅极相连接,构成共源共栅电流镜结构,复制β*I-的电流到输出端,同时,第五PMOS管(107)的漏极又与第六PMOS管(109)的源极相连接,第六PMOS管(109)的漏极又与第三电阻(114)一端相连接,第十PMOS管(113)的栅极也与正温度系数电流产生电路中的第一PMOS管(101)和第二PMOS管(102)的栅极相连接,构成单管电流镜电路,用来复制α*I+的电流到输出端;第十PMOS管(113)的漏极也连接到第三电阻(114)的一端,这样复制的两路电流α*I+和β*I-叠加在一起加载在第三电阻(114)上产生基准电压Vref。
5.根据权利要求4所述的用于无源UHFRFID标签芯片可校准基准电路,其特征在于,正温度系数校准电路把正温度系数电流产生电路中的第一电阻(105)分成了6个串联的电阻,分别为第四电阻(115)、第五电阻(116)、第六电阻(117)、第七电阻(118)、第八电阻(119)和第九电阻(120),其中第四电阻(115)是一个常通的电阻,而第五电阻(116)、第六电阻(117)、第七电阻(118)、第八电阻(119)和第九电阻(120)的导通与否是受第一开关管(121)、第二开关管(122)、第三开关管(123)、第四开关管(124)和第五开关管(125)控制的,第一开关管(121)、第二开关管(122)、第三开关管(123)、第四开关管(124)和第五开关管(125)都是宽长比在10以上的NMOS管;其中,第一开关管(121)的漏极连接到第四电阻(115)与第五电阻(116)之间,源极跟第二开关管(122)的漏极相连,同时也连接到第五电阻(116)与第六电阻(117)之间,栅极直接连接到控制信号PTAT<4>上;第二开关管(122)的源极连接到第三开关管(123)的漏极,同时也连接到第六电阻(117)与第七电阻(118)之间,栅极直接连接到控制信号PTAT<3>上;第三开关管(123)的源极连接到第四开关管(124)的漏极,同时也连接到第七电阻(118)与第八电阻(119)之间,栅极直接连接到控制信号PTAT<2>上;第四开关管(124)的源极连接到第五开关管(125)的漏极,同时也连接到第八电阻(119)与第九电阻(120)之间,栅极直接连接到控制信号PTAT<1>上;第五开关管(125)的源极连接到第九电阻(120)与地之间,栅极直接连接到控制信号PTAT<0>上;控制信号PTAT<0>,PTAT<1>,PTAT<2>,PTAT<3>和PTAT<4>都是由数字基带模块提供的;第五电阻(116)、第六电阻(117)、第七电阻(118)、第八电阻(119)和第九电阻(120)的阻值关系满足下面的表达式:
6.根据权利要求5所述的用于无源UHFRFID标签芯片可校准基准电路,其特征在于,基准输出电压校准电路把正温度系数电流产生电路中的第三电阻(114)分成了6个串联的电阻,分别为第十一电阻(126)、第十二电阻(127)、第十三电阻(128)、第十四电阻(129)、第十五电阻(130)和第十六电阻(131),其中第十一电阻(126)是一个常通的电阻,而第十二电阻(127)、第十三电阻(128)、第十四电阻(129)、第十五电阻(130)和第十六电阻(131)的导通与否是受第六开关管(132)、第七开关管(133)、第八开关管(134)、第九开关管(135)和第十开关管(136)控制的,第六开关管(132)、第七开关管(133)、第八开关管(134)、第九开关管(135)和第十开关管(136)都是宽长比在10以上的NMOS管;第六开关管(132)的漏极连接到第十一电阻(126)与第十二电阻(127)之间,源极跟第七开关管(133)的漏极相连,同时也连接到第十二电阻(127)与第十三电阻(128)之间,栅极直接连接到控制信号TRIM<4>上;第七开关管(133)的源极连接到第八开关管(134)的漏极,同时也连接到第十三电阻(128)与第十四电阻(129)之间,栅极直接连接到控制信号TRIM<3>上;第八开关管(134)的源极连接到第九开关管(135)的漏极,同时也连接到第十四电阻(129)与第十五电阻(130)之间,栅极直接连接到控制信号TRIM<2>上;第九开关管(135)的源极连接到第十开关管(136)的漏极,同时也连接到第十五电阻(130)与第十六电阻(131)之间,栅极直接连接到控制信号TRIM<1>上;第十开关管(136)的源极连接到第十六电阻(131)与地之间,栅极直接连接到控制信号TRIM<0>上;控制信号TRIM<0>,TRIM<1>,TRIM<2>,TRIM<3>和TRIM<4>都是由数字基带模块提供的;第十二电阻(127)、第十三电阻(128)、第十四电阻(129)、第十五电阻(130)和第十六电阻(131)的阻值关系满足下面的表达式:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410347173.0A CN104111686B (zh) | 2014-07-21 | 2014-07-21 | 一种用于无源uhf rfid标签芯片可校准基准电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410347173.0A CN104111686B (zh) | 2014-07-21 | 2014-07-21 | 一种用于无源uhf rfid标签芯片可校准基准电路 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104111686A CN104111686A (zh) | 2014-10-22 |
CN104111686B true CN104111686B (zh) | 2015-08-26 |
Family
ID=51708514
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410347173.0A Active CN104111686B (zh) | 2014-07-21 | 2014-07-21 | 一种用于无源uhf rfid标签芯片可校准基准电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104111686B (zh) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106549657B (zh) * | 2015-09-22 | 2023-04-07 | 深圳市博巨兴微电子科技有限公司 | 一种复位电路及芯片 |
CN108664069B (zh) * | 2017-03-31 | 2019-12-31 | 上海东软载波微电子有限公司 | 带隙基准电路的校准方法及装置 |
CN109765963B (zh) * | 2019-01-24 | 2021-03-16 | 上海磐启微电子有限公司 | 一种数字调节偏置电流源 |
CN110907807B (zh) * | 2019-12-18 | 2022-01-25 | 成都海光微电子技术有限公司 | 芯片电路功耗测量电路及方法、芯片 |
CN115494908B (zh) * | 2022-10-17 | 2023-11-17 | 中国电子科技集团公司第二十四研究所 | 跟踪温度的电流源失配前台校准电路及方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI384402B (zh) * | 2008-09-19 | 2013-02-01 | Mstar Semiconductor Inc | 射頻識別標籤的存取方法以及射頻識別標籤中用來判斷是否回應讀取器所發送之指令的電路 |
CN102368683B (zh) * | 2010-12-16 | 2013-03-20 | 中国科学院电子学研究所 | 一种低功耗微弱信号放大整形电路 |
CN102354250B (zh) * | 2011-08-25 | 2013-08-14 | 西安电子科技大学 | 适应用于无源uhfrfid标签芯片的带隙基准电路 |
CN103323684A (zh) * | 2013-06-24 | 2013-09-25 | 山东神思电子技术股份有限公司 | Rf天线射频场参数自动测试设备和方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010138934A1 (en) * | 2009-05-28 | 2010-12-02 | Kovio, Inc. | Methods and systems for validating code from a wireless device |
-
2014
- 2014-07-21 CN CN201410347173.0A patent/CN104111686B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI384402B (zh) * | 2008-09-19 | 2013-02-01 | Mstar Semiconductor Inc | 射頻識別標籤的存取方法以及射頻識別標籤中用來判斷是否回應讀取器所發送之指令的電路 |
CN102368683B (zh) * | 2010-12-16 | 2013-03-20 | 中国科学院电子学研究所 | 一种低功耗微弱信号放大整形电路 |
CN102354250B (zh) * | 2011-08-25 | 2013-08-14 | 西安电子科技大学 | 适应用于无源uhfrfid标签芯片的带隙基准电路 |
CN103323684A (zh) * | 2013-06-24 | 2013-09-25 | 山东神思电子技术股份有限公司 | Rf天线射频场参数自动测试设备和方法 |
Also Published As
Publication number | Publication date |
---|---|
CN104111686A (zh) | 2014-10-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104111686B (zh) | 一种用于无源uhf rfid标签芯片可校准基准电路 | |
CN109725672B (zh) | 一种带隙基准电路及高阶温度补偿方法 | |
CN102354250B (zh) | 适应用于无源uhfrfid标签芯片的带隙基准电路 | |
CN102147633B (zh) | 产生参考电流和参考电压的混合模式电路与方法 | |
CN104007777B (zh) | 一种电流源产生器 | |
CN105912068B (zh) | 用于产生偏置输出的偏置电路 | |
US9768761B2 (en) | Voltage comparator circuit and method | |
CN104615184B (zh) | 一种cmos基准电流和基准电压产生电路 | |
CN104571242A (zh) | 电压调节器 | |
CN101419478A (zh) | 一种带隙基准参考源电路及设计方法 | |
CN103699167A (zh) | 用于射频识别的基准电压电路 | |
CN103869868A (zh) | 一种带温度补偿的带隙基准参考电路 | |
CN104977963A (zh) | 一种无运放低功耗高电源抑制比的带隙基准电路 | |
CN104977971A (zh) | 一种无运放低压低功耗的带隙基准电路 | |
CN104166423A (zh) | 一种具有全温度范围补偿特性的基准源 | |
CN108052151B (zh) | 一种无嵌位运放的带隙基准电压源 | |
CN102541148B (zh) | 一种双向可调基准电流产生装置 | |
JP7316116B2 (ja) | 半導体装置 | |
CN111026221A (zh) | 一种工作在低电源电压下的电压基准电路 | |
CN104111685B (zh) | 一种应用于无源uhfrfid标签芯片的低功耗基准电路 | |
Andreou et al. | A 0.75‐V, 4‐μW, 15‐ppm/° C, 190° C temperature range, voltage reference | |
CN108388300B (zh) | 参考电压产生器电路 | |
CN105739596A (zh) | 一种应用二次正温度系数补偿的高精度基准电压源电路 | |
CN104267774B (zh) | 一种线性电源 | |
CN104345762A (zh) | 电压产生装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |