CN103699167A - 用于射频识别的基准电压电路 - Google Patents
用于射频识别的基准电压电路 Download PDFInfo
- Publication number
- CN103699167A CN103699167A CN201210367042.XA CN201210367042A CN103699167A CN 103699167 A CN103699167 A CN 103699167A CN 201210367042 A CN201210367042 A CN 201210367042A CN 103699167 A CN103699167 A CN 103699167A
- Authority
- CN
- China
- Prior art keywords
- pipe
- circuit
- pmos
- grid
- nmos
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Amplifiers (AREA)
Abstract
本发明公开了一种用于射频识别的基准电压电路,包括:一启动电路,用于完成所述基准电压电路的启动;一正温度系数基准电路,与所述启动电路相连接,用于产生第一偏置电流,并随温度的升高而升高;一负温度系数基准电路,与所述正温度系数基准电路相连接,用于产生第二偏置电流,并随温度的升高而降低,对所述正温度系数基准电路进行补偿;一偏置电压电路,分别与所述正温度系数基准电路和负温度系数基准电路相连接,将所述第一偏置电流和第二偏置电流按一定比例设置,并最终产生基准电压。本发明能够补偿正温度系数基准电路,使得产生的基准电压值更加稳定。
Description
技术领域
本发明涉及模拟集成电路中的基准电压电路领域,特别是涉及一种用于射频识别的基准电压电路。
背景技术
在射频识别中,由于射频识别卡片大都是无源的,所以控制卡片电路的功耗就相当关键和重要。在射频识别中,读卡机发出来的是模拟的正弦波信号,射频识别卡片需要耦合读卡机发出来的波形,并从这个波形中获得稳定的电源电压,供其他电路模块正常工作。而获得稳定的电源电压,就必须先提供稳定的基准参考电压,所以基准电压电路的设计就相当重要和关键。
在传统的基准电压电路中,有的是采用带隙基准电路产生基准电压,但是这种结构需要采用寄生PNP管,还需要运放,结构比较复杂而且功耗很大,不适用于低功耗的RFID(射频识别)产品。有的如图1所示,由启动电路,正温度系数基准电路和偏置电压电路组成。
启动电路是在电源上电时提供一路较小的电流,让偏置电压电路能够正常的工作起来;其包括:电容C1、第一NMOS管M1和第二NMOS管M2。当电源上电时,由于电容C1两端电压不能突变,第二NMOS管M2就导通,就会一路小电流流过第二PMOS管M4和第二NMOS管M2,然后第一PMOS管M3镜像第二PMOS管M4的电流,这样正温度系数基准电路就正常工作了。此时第一NMOS管M1的栅极电压较高,第一NMOS管M1导通,就将第二NMOS管M2的栅极电压拉到低电平,启动电路顺利关闭,从而完成了整个启动过程。
正温度系数电路就是产生基准电流的电路,其包括:第一PMOS管M3、第二PMOS管M4、第三NMOS管M5、第四NMOS管M6和电阻R1;通过两路互相镜像,产生比较稳定的电流。第三NMOS管M5和第四NMOS管M6都工作在亚阈值区,其电流大小由第三NMOS管M5,第四NMOS管M6和电阻R1共同决定,要求流过第三NMOS管M5的电流等于流过第四NMOS管M6的电流,而第三NMOS管M5的栅源电压就等于第四NMOS管M6的栅源电压加电阻R1上的压降。最后可按如下公式计算得到的基准电流:
其中,W/L是第三NMOS管M5的尺寸,第四NMOS管M6的尺寸是第三NMOS管M5的K倍,un是电子迁移率,Cox是单位面积的栅氧化层电容。根据公式可知,得到的基准电流是个比较稳定的值,其值取决于MOS管的参数以及电阻值,几乎和电源电压VDD没有关系。
偏置电压电路包括第三PMOS管M7和电阻R2;第三PMOS管M7镜像第二PMOS管M4中流过的电流,即在第三PMOS管M7中产生一路基准电流,最后通过电阻R2得到基准电压VREF。
图1所示的基准电压电路产生的基准电压几乎与电源电压无关,而且结构简单,功耗很低,非常适用于射频识别卡。但是这种结构的基准电压电路与温度的变化关系比较大,MOS管的参数会随着温度的变化而变化,而且其本身的结构是正温度系数基准电路,产生的基准电压会随着温度的上升而上升;通过基准电压来稳定的电源电压VDD也会变化很大。当射频识别卡工作在高温时,对电路整体的性能影响较大。
发明内容
本发明要解决的技术问题是提供一种用于射频识别的基准电压电路,能够补偿正温度系数基准电路,使得产生的基准电压值更加的稳定。
为解决上述技术问题,本发明的用于射频识别的基准电压电路,包括:
一启动电路,用于完成所述基准电压电路的启动;
一正温度系数基准电路,与所述启动电路相连接,用于产生第一偏置电流,并随温度的升高而升高;
一负温度系数基准电路,与所述正温度系数基准电路相连接,用于产生第二偏置电流,并随温度的升高而降低,对所述正温度系数基准电路进行补偿;
一偏置电压电路,分别与所述正温度系数基准电路和负温度系数基准电路相连接,将所述第一偏置电流和第二偏置电流按一定比例设置,并最终产生基准电压。
本发明同时采用了正温度系数基准电路和负温度系数基准电路,这两个电路产生的偏置电流合并在一起后,就具有温度补偿作用,最后在电阻上产生的基准电压随温度变化的影响就比较小;保证了整个电路在高温工作时的稳定性,提高了电路的整体性能。
本发明中的负温度系数基准电路能够对正温度系数基准电路作补偿,从而得到一个随温度上升而变化非常小的基准电压值,具有非常小的温度系数;使得最终产生的基准电压值更加稳定,并且使通过基准电压来稳定的电源电压VDD也更加稳定。
本发明和传统的基准电压电路相比,不需要使用运放和寄生PNP管,结构相对简单,功耗低。
本发明适用于高频射频识别电路。
附图说明
下面结合附图与具体实施方式对本发明作进一步详细的说明:
图1是现有的基准电压电路原理图;
图2是所述用于射频识别的基准电压电路原理图。
具体实施方式
结合图2所示,在下面的实施例中,所述用于射频识别的基准电压电路,包括:一启动电路,一正温度系数基准电路,一负温度系数基准电路,一偏置电压电路。所述用于射频识别的基准电压电路的输入信号为电源电压VDD,当电源电压VDD较为稳定时就产生稳定的偏置电流或偏置电压。在本实施例中将产生稳定的第一偏置电流ib1和第二偏置电流ib2,最终产生稳定的基准电压VREF。
所述启动电路由电容C1、第一NMOS管M1和第二NMOS管M2构成。电容C1的一端与电源电压VDD连接,另一端与所述第一NMOS管M1的漏极和第二NMOS管M2的栅极相连接。第一NMOS管M1和第二NMOS管M2的源极接地。当上电的瞬间,电源电压VDD是个高电压,电容C1两端电压不会突变,所以第二NMOS管M2的栅端也是个高电压,第二NMOS管M2处于导通状态,从而就会产生一股小电流流过正温度系数基准电路中第二PMOS管M4和第二NMOS管M2。第二PMOS管M4中流过电流,正温度系数基准电路中的第一PMOS管M3就能镜像电流,负温度系数基准电路中的第四PMOS管M14也同样镜像电流。这样正温度系数基准电路和负温度系数基准电路中就都产生了基准偏置电流。此时第一NMOS管M1也导通,将第二NMOS管M2的栅极电压拉到零,从而就完成了整个电路的启动。
所述正温度系数基准电路是一个典型的正温度系数基准电路,由第一PMOS管M3、第二PMOS管M4、第三NMOS管M5、第四NMOS管M6和电阻R1构成。第一PMOS管M3和第二PMOS管M4的源极与电源电压VDD相连接。第一PMOS管M3的漏极与第三NMOS管M5的漏极、第三NMOS管M5的栅极、第四NMOS管M6的栅极和所述启动电路中的第一NMOS管M1的栅极相连接。第一PMOS管M3的栅极与第二PMOS管M4的栅极、第二PMOS管M4的漏极、第四NMOS管M6的漏极和所述启动电路中的第二NMOS管M2漏极相连接。第三NMOS管M5的源极接地。第四NMOS管M6的源极与电阻R1的一端相连接,电阻R1的另一端接地。
随着温度的升高,所述正温度系数基准电路产生的偏置电流及基准电压也升高。以典型的0.18μm工艺为例仿真,在-20℃时,产生的偏置电流为408nA,基准电压为442mV;在常温27℃时,产生的偏置电流为463nA,基准电压为497mV;当温度为80℃时,产生的偏置电流为530nA,基准电压为565mV。
所述负温度系数基准电路由第四PMOS管M14,第五NMOS管M8,第五PMOS管M9,第六PMOS管M10,第六NMOS管M11,电阻R4构成。第四PMOS管M14的源极,第五PMOS管M9的源极,第六PMOS管M10的源极与电源电压相连接。第四PMOS管M14的栅极与所述正温度系数基准电路中的第二PMOS管M4的栅极相连接。第四PMOS管M14的漏极与第五NMOS管M8的漏极,第六NMOS管M11的栅极相连接。第五NMOS管M8的栅极与电阻R4的一端,第六PMOS管M10的漏极相连接。第五PMOS管M9的栅极与第六PMOS管M10的栅极,第五PMOS管M9的漏极,第六NMOS管M11的漏极相连接。第五NMOS管M8的源极,第六NMOS管M11的源极和电阻R4的另一端分别接地。
CMOS管的温度特性研究指出,当CMOS管的栅源电压Vgs低于一个与温度有关的特定偏置点时,它就随温度的增加而减小,因此具有负温度系数特性。同样以典型的0.18μm工艺为例仿真,在-20℃时,所述负温度系数基准电路产生的偏置电流为487nA,基准电压为527mV;在常温27℃时,产生的偏置电流为465nA,基准电压为499mV;当温度为80℃时,产生的偏置电流为443nA,基准电压为472mV。
所述偏置电压电路由第七PMOS管M12,第八PMOS管M13,电阻R3构成。第七PMOS管M12的源极和第八PMOS管M13的源极与电源电压VDD相连接。第七PMOS管M12的栅极与所述负温度系数基准电路中的第五PMOS管M9的栅极相连接。第八PMOS管M13的栅极与所述正温度系数基准电路中的第二PMOS管M4的栅极相连接。第七PMOS管M12的漏极与第八PMOS管M13的漏极和电阻R3的一端相连接,其节点作为基准电压VREF的输出端。电阻R3的另一端接地。
所述偏置电压电路将负温度系数基准电路产生的第二偏置电流ib1和正温度系数基准电路产生的第一偏置电流ib2按一定比例设置,最终得到一个随温度变化较小的一个偏置电流值。同样以典型的0.18μm工艺为例仿真,在-20℃时,所述偏置电压电路产生的偏置电流为461nA,基准电压为500.3mV;在常温27℃时,产生的偏置电流为464nA,基准电压为499.5mV;当温度为80℃时,产生的偏置电流为471nA,基准电压为503.6mV。
由以上数据可以看出,图1所示的基准电压电路温度上升100°时,偏置电压增加123mv,而本实施例的基准电压电路温度上升100°时,偏置电压仅仅增加3.3mv,从而说明所述用于射频识别的基准电压电路能产生较稳定的偏置电压。
虽然本发明利用具体的实施例进行说明,但是对实施例的说明并不限制本发明的范围。本领域内的熟练技术人员通过参考本发明的说明,在不背离本发明的精神和范围的情况下,容易进行各种修改或者可以对实施例进行组合,这些也应视为本发明的保护范围。
Claims (6)
1.一种用于射频识别的基准电压电路,包括:
一启动电路,用于完成所述基准电压电路的启动;
一正温度系数基准电路,与所述启动电路相连接,用于产生第一偏置电流,并随温度的升高而升高;其特征在于,还包括:
一负温度系数基准电路,与所述正温度系数基准电路相连接,用于产生第二偏置电流,并随温度的升高而降低,对所述正温度系数基准电路进行补偿;
一偏置电压电路,分别与所述正温度系数基准电路和负温度系数基准电路相连接,将所述第一偏置电流和第二偏置电流按一定比例设置,并最终产生基准电压。
2.如权利要求1所述的基准电压电路,其特征在于:所述启动电路由一电容(C1)、第一NMOS管(M1)和第二NMOS管(M2)构成;电容(C1)的一端与电源电压(VDD)连接,另一端与所述第一NMOS管(M1)的漏极和第二NMOS管(M2)的栅极相连接;第一NMOS管(M1)和第二NMOS管(M2)的源极接地。
3.如权利要求1或2所述的基准电压电路,其特征在于:所述正温度系数基准电路由第一PMOS管(M3)、第二PMOS管(M4)、第三NMOS管(M5)、第四NMOS管(M6)和第一电阻(R1)构成;第一PMOS管(M3)和第二PMOS管(M4)的源极与电源电压(VDD)相连接;第一PMOS管(M3)的漏极与第三NMOS管(M5)的漏极、第三NMOS管(M5)的栅极、第四NMOS管(M6)的栅极和所述启动电路中的第一NMOS管(M1)的栅极相连接;第一PMOS管(M3)的栅极与第二PMOS管(M4)的栅极、第二PMOS管(M4)的漏极、第四NMOS管(M6)的漏极和所述启动电路中的第二NMOS管(M2)漏极相连接;第三NMOS管(M5)的源极接地;第四NMOS管(M6)的源极与第一电阻(R1)的一端相连接,第一电阻(R1)的另一端接地。
4.如权利要求3所述的基准电压电路,其特征在于:所述负温度系数基准电路由第四PMOS管(M14),第五NMOS管(M8),第五PMOS管(M9),第六PMOS管(M10),第六NMOS管(M11),第二电阻(R4)构成;第四PMOS管(M14)的源极,第五PMOS管(M9)的源极,第六PMOS管(M10)的源极与电源电压相连接;第四PMOS管(M14)的栅极与所述正温度系数基准电路中的第二PMOS管(M4)的栅极相连接;第四PMOS管(M14)的漏极与第五NMOS管(M8)的漏极,第六NMOS管(M11)的栅极相连接;第五NMOS管(M8)的栅极与第二电阻(R4)的一端,第六PMOS管(M10)的漏极相连接;第五PMOS管(M9)的栅极与第六PMOS管(M10)的栅极,第五PMOS管(M9)的漏极,第六NMOS管(M11)的漏极相连接;第五NMOS管(M8)的源极,第六NMOS管(M11)的源极和第二电阻(R4)的另一端分别接地。
5.如权利要求1所述的基准电压电路,其特征在于:所述负温度系数基准电路由第四PMOS管(M14),第五NMOS管(M8),第五PMOS管(M9),第六PMOS管(M10),第六NMOS管(M11),第二电阻(R4)构成;第四PMOS管(M14)的源极,第五PMOS管(M9)的源极,第六PMOS管(M10)的源极与电源电压相连接;第四PMOS管(M14)的栅极与所述正温度系数基准电路中的第二PMOS管(M4)的栅极相连接;第四PMOS管(M14)的漏极与第五NMOS管(M8)的漏极,第六NMOS管(M11)的栅极相连接;第五NMOS管(M8)的栅极与第二电阻(R4)的一端,第六PMOS管(M10)的漏极相连接;第五PMOS管(M9)的栅极与第六PMOS管(M10)的栅极,第五PMOS管(M9)的漏极,第六NMOS管(M11)的漏极相连接;第五NMOS管(M8)的源极,第六NMOS管(M11)的源极和第二电阻(R4)的另一端分别接地。
6.如权利要求1或4所述的基准电压电路,其特征在于:所述偏置电压电路由第七PMOS管(M12),第八PMOS管(M13),第三电阻(R3)构成;第七PMOS管(M12)的源极和第八PMOS管(M13)的源极与电源电压(VDD)相连接;第七PMOS管(M12)的栅极与所述负温度系数基准电路中的第五PMOS管(M9)的栅极相连接;第八PMOS管(M13)的栅极与所述正温度系数基准电路中的第二PMOS管(M4)的栅极相连接;第七PMOS管(M12)的漏极与第八PMOS管(M13)的漏极和第三电阻(R3)的一端相连接,其节点作为基准电压VREF的输出端;第三电阻(R3)的另一端接地。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210367042.XA CN103699167A (zh) | 2012-09-28 | 2012-09-28 | 用于射频识别的基准电压电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210367042.XA CN103699167A (zh) | 2012-09-28 | 2012-09-28 | 用于射频识别的基准电压电路 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN103699167A true CN103699167A (zh) | 2014-04-02 |
Family
ID=50360730
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201210367042.XA Pending CN103699167A (zh) | 2012-09-28 | 2012-09-28 | 用于射频识别的基准电压电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103699167A (zh) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106681417A (zh) * | 2017-02-17 | 2017-05-17 | 中国电子科技集团公司第五十八研究所 | 适用于射频电路中的带隙基准电路 |
CN107300943A (zh) * | 2017-08-14 | 2017-10-27 | 深圳市恒昌通电子有限公司 | 一种偏置电流产生电路 |
CN107748586A (zh) * | 2017-10-25 | 2018-03-02 | 丹阳恒芯电子有限公司 | 一种稳压系统中的基准电路结构 |
CN107861556A (zh) * | 2017-10-25 | 2018-03-30 | 丹阳恒芯电子有限公司 | 一种用于射频中的低功耗基准电路 |
CN107908221A (zh) * | 2017-10-25 | 2018-04-13 | 丹阳恒芯电子有限公司 | 一种低功耗ldo系统 |
CN107908219A (zh) * | 2017-10-25 | 2018-04-13 | 丹阳恒芯电子有限公司 | 一种应用于物联网中的ldo系统 |
CN107943196A (zh) * | 2017-10-25 | 2018-04-20 | 丹阳恒芯电子有限公司 | 超低功耗全cmos基准电路系统 |
CN108445954A (zh) * | 2018-05-30 | 2018-08-24 | 丹阳恒芯电子有限公司 | 一种低压基准电路 |
CN115268560A (zh) * | 2021-04-30 | 2022-11-01 | 炬芯科技股份有限公司 | 一种基准电压产生电路和集成芯片 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5949278A (en) * | 1995-03-22 | 1999-09-07 | CSEM--Centre Suisse d'Electronique et de microtechnique SA | Reference current generator in CMOS technology |
US20080224761A1 (en) * | 2007-03-16 | 2008-09-18 | Shenzhen Sts Microelectronics Co., Ltd | Opamp-less bandgap voltage reference with high psrr and low voltage in cmos process |
CN102253684A (zh) * | 2010-06-30 | 2011-11-23 | 中国科学院电子学研究所 | 一种采用电流相减技术的带隙基准电路 |
CN102354250A (zh) * | 2011-08-25 | 2012-02-15 | 西安电子科技大学 | 适应用于无源uhfrfid标签芯片的带隙基准电路 |
-
2012
- 2012-09-28 CN CN201210367042.XA patent/CN103699167A/zh active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5949278A (en) * | 1995-03-22 | 1999-09-07 | CSEM--Centre Suisse d'Electronique et de microtechnique SA | Reference current generator in CMOS technology |
US20080224761A1 (en) * | 2007-03-16 | 2008-09-18 | Shenzhen Sts Microelectronics Co., Ltd | Opamp-less bandgap voltage reference with high psrr and low voltage in cmos process |
CN102253684A (zh) * | 2010-06-30 | 2011-11-23 | 中国科学院电子学研究所 | 一种采用电流相减技术的带隙基准电路 |
CN102354250A (zh) * | 2011-08-25 | 2012-02-15 | 西安电子科技大学 | 适应用于无源uhfrfid标签芯片的带隙基准电路 |
Non-Patent Citations (2)
Title |
---|
任文亮等: "一种工作在亚阈值区的低功耗基准电压电路", 《复旦学报(自然科学版)》, vol. 44, no. 1, 28 February 2005 (2005-02-28), pages 188 - 191 * |
章少杰等: "低压低功耗无源UHF RFID标签芯片模拟前端电路的设计", 《电子器件》, vol. 32, no. 6, 31 December 2009 (2009-12-31), pages 1035 - 1039 * |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106681417A (zh) * | 2017-02-17 | 2017-05-17 | 中国电子科技集团公司第五十八研究所 | 适用于射频电路中的带隙基准电路 |
CN106681417B (zh) * | 2017-02-17 | 2017-12-29 | 中国电子科技集团公司第五十八研究所 | 适用于射频电路中的带隙基准电路 |
CN107300943A (zh) * | 2017-08-14 | 2017-10-27 | 深圳市恒昌通电子有限公司 | 一种偏置电流产生电路 |
CN107300943B (zh) * | 2017-08-14 | 2018-12-11 | 深圳市恒昌通电子有限公司 | 一种偏置电流产生电路 |
CN107748586A (zh) * | 2017-10-25 | 2018-03-02 | 丹阳恒芯电子有限公司 | 一种稳压系统中的基准电路结构 |
CN107861556A (zh) * | 2017-10-25 | 2018-03-30 | 丹阳恒芯电子有限公司 | 一种用于射频中的低功耗基准电路 |
CN107908221A (zh) * | 2017-10-25 | 2018-04-13 | 丹阳恒芯电子有限公司 | 一种低功耗ldo系统 |
CN107908219A (zh) * | 2017-10-25 | 2018-04-13 | 丹阳恒芯电子有限公司 | 一种应用于物联网中的ldo系统 |
CN107943196A (zh) * | 2017-10-25 | 2018-04-20 | 丹阳恒芯电子有限公司 | 超低功耗全cmos基准电路系统 |
CN108445954A (zh) * | 2018-05-30 | 2018-08-24 | 丹阳恒芯电子有限公司 | 一种低压基准电路 |
CN115268560A (zh) * | 2021-04-30 | 2022-11-01 | 炬芯科技股份有限公司 | 一种基准电压产生电路和集成芯片 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103699167A (zh) | 用于射频识别的基准电压电路 | |
CN105932976B (zh) | 一种用于晶体振荡器的温度补偿电路 | |
CN102385409B (zh) | 同时提供零温度系数电压和电流基准的vgs/r型基准源 | |
CN103647440B (zh) | 一种软启动电路及包括该软启动电路的dc-dc电路 | |
CN105245220A (zh) | 一种物理不可克隆芯片电路 | |
CN103716023A (zh) | 一种超低功耗的上电复位电路 | |
CN101004618A (zh) | Cmos基准源电路 | |
CN103378830B (zh) | 上电复位电路 | |
CN104714591B (zh) | 基准电压电路 | |
CN104166423B (zh) | 一种具有全温度范围补偿特性的基准源 | |
CN105094207A (zh) | 消除体效应的带隙基准源 | |
CN103956986A (zh) | 高q值可调谐差分式有源电感 | |
CN104111686B (zh) | 一种用于无源uhf rfid标签芯片可校准基准电路 | |
Wang et al. | Design of a passive UHF RFID tag for the ISO18000-6C protocol | |
CN102830743B (zh) | 一种欠压锁定电路 | |
CN103475338B (zh) | 一种高精度低压振荡器 | |
CN109491432A (zh) | 一种超低压超低功耗的电压基准电路 | |
Kamalinejad et al. | A CMOS rectifier with an extended high-efficiency region of operation | |
CN104679082B (zh) | 一种自适应电路和电压信号放大器 | |
CN104111685B (zh) | 一种应用于无源uhfrfid标签芯片的低功耗基准电路 | |
CN106339025A (zh) | 一种应用于物联网节点的低电压高精度带隙基准电路 | |
CN106292832B (zh) | 一种改进型紧凑cmos稳压电路 | |
CN102915066A (zh) | 用于输出基准电压的电路 | |
CN103312266B (zh) | 一种对温度不敏感的环形振荡器的电路的设计 | |
CN112667019A (zh) | 一种运用于ldo的省电省面积的软启动电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20140402 |