CN104105976A - 基于不同蚀刻速率区分p沟道或n沟道器件的方法 - Google Patents

Abstract

一种用于确定在已存在的CMOS集成电路上的器件是p沟道器件还是n沟道器件的方法。该方法包括：蚀刻接触蚀刻停止层（CESL），所述蚀刻在两种不同CESL类型上以不同速率发生，由此允许通过检查剩下多少未被蚀刻材料来确定装置类型。

Description

基于不同蚀刻速率区分P沟道或N沟道器件的方法

技术领域

本主题涉及半导体集成电路，并且更具体地涉及确定已存在的CMOS集成电路上的器件是P沟道器件还是n沟道器件。

背景技术

集成电路（IC）经常构建在具有有源区的硅晶片上，该有源区被掺杂从而为P型区提供多余的空穴和为n型区提供多余的电子。有源区可以被布置以创建P沟道金属氧化物场效应晶体管（p-MOSFET，PMOS 或p-FET）和/或n沟道金属氧化物场效应晶体管（n-MOSFET，NMOS 或n-FET）。在一些情况下，有源区可以构建在非传导层（比如二氧化硅（SiO2））上，其可以放置在有源区和硅晶片之间。许多集成电路可以利用互补金属氧化物半导体（CMOS）电路，CMOS电路把p-FET和n-FET器件两者合并到设计中。

在大多数实例中，IC可以具有可以用作p-FET和/或n-FET器件的栅极以及用作互连层的一层或多层多晶硅。在一些情况下，接触蚀刻停止层（CESL）可以沉积在p-FET和/或n-FET上，其可以有助于“自对准”IC的各个层。已使用了几种不同停止层，包括多晶硅、富硅氧化物和氮氧化物以及氧化铝。可以采用各种技术沉积CESL，包括常规的等离子体增强化学气相沉积（PECVD），高温低压化学气相沉积（LPCVD）以及溅射。

然后非传导材料层，比如氧化层，可以用于在金属层被创建之前的重新水平化IC，并且可以被称为前金属电介质（PMD）。一个或多个金属互连层可以沉积在具有氧化物或其他非传导材料的PMD顶部上，氧化物或其他非传导材料用于使各种金属互连彼此绝缘。过孔可以用于IC的各种层之间的连接。

经常在失败分析和/或半导体器件的逆向工程期间使用集成电路（IC）分析成像技术。执行该分析的方法包括发射的辐射的收集和分析、电子显微镜法、以及常规光学成像。可以检查得出的图像以确定IC的几个特性，这使得该过程对逆向工程、失败分析、以及操作分析尤其有用。典型地，当成像技术的目标是逆向工程时，集成电路的正面被过程和成像。

正面成像允许查看芯片的互连和有源电路元件。如本领域所熟知的，集成电路的检查和分析需要尖端样品制备技术和成像工具。尖端成像装备（比如扫描电子显微镜（SEM））可以用于检查现代IC，因为组件经常太小而在光学显微镜下不可见。但是在许多实例中，没有合适的IC表面制备，SEM图像不能揭示期望的细节。

在检查和分析过程中，依赖于分析目的，确定各种IC参数可以是有用的。在一些情况下，可以产生互连列表。在一些情况下，可以识别有源器件（比如场效应管（FET））。在一些情况下，区分p-FET和n-FET器件可以是有帮助的。

发明内容

用于检查互补金属氧化物半导体（CMOS）集成电路（IC）的方法的各个实施例可以包括：移除接触蚀刻停止层（CESL）上的CMOS IC的至少一些材料，并且然后蚀刻CMOS IC达一时长以移除至少一些CESL。然后可以检查CMOS IC以区分CESL的区域。基于所区分的CESL区域，可以包括p沟道金属氧化物半导体（p-FET）器件的CMOS IC的第一区域可以被确定，以及包括n沟道金属氧化物半导体（n-FET）器件的CMOS IC的第二区域可以被确定。

附图说明

合并在说明书中并且构成说明书部分的附图图示了本发明的各种实施例。与一般描述一起，附图用来解释各种实施例的原理。在附图中：

图1是描述检查集成电路（IC）的方法的实施例的流程图；

图2A是互补金属氧化物半导体（CMOS）IC的横截面的概念图；

图2B是具有被向下移除至先金属电介质（PMD）层的层的CMOS IC的横截面的概念图；

图2C是一些接触蚀刻停止层（CESL）被蚀刻掉之后的CMOS IC的横截面的概念图；

图2D是一些CESL被蚀刻掉之后的CMOS IC的俯视图的概念图；

图3A和3B是CMOS IC横截面的显微照片；

图3C是一些CESL被蚀刻掉之后的CMOS IC的俯视图的显微照片；

图3D是图3C的俯视图的概念图；

图4A是不同类型CMOS IC的横截面的显微照片；

图4B是不同类型CMOS IC的俯视图的显微照片；以及

图5是另一个CMOS IC的俯视图的显微照片。

具体实施方式

在下面的详细描述中，许多特定细节以示例形式被阐述以便提供各种实施例的全面理解。然而，对本领域技术人员来说应当显而易见的是，本公开的实施例可以在没有这些细节的情况下实施。在其他实例中，众所周知的方法，过程和组件以相对高的等级被描述而没有细节，以避免使本概念的各方面模糊。多个描述性术语和措词用于描述本公开的各种实施例。这些描述性术语和措词用于传达对于本领域技术人员普遍认同的含义，除非在这个说明书中给出不同的定义。为了清楚，一些描述性术语和措词被呈现在下面的段落中。现在详细参考在附图中图示并在下面讨论的示例。

图1是描述检查集成电路（IC）方法的实施例的流程图100。在块101，可以获取供检查的IC。IC管芯可能需要从任何封装中去被膜以便可以检查裸管芯。在块102，可以移除接触蚀刻停止层（CESL）上的至少一些材料或材料层。在一些情况下，这可以暴露前金属电介质（PMD）层。比如湿蚀刻，干蚀刻，化学机械抛光（CMP），化学抛光或机械抛光的技术是本领域众所周知的技术，并且可以用于移除CESL上的材料。

一些集成电路被构建如下：针对在集成电路的每个金属层中的金属线使用铝，并且针对把金属线与形成在多晶硅层上的组件互连的过孔使用钨。由于铝和钨可以被选择性蚀刻，所以可以使用允许过孔从金属线分离的选择性蚀刻技术来解构集成电路。为了区别金属线和过孔，获取示出过孔和金属线之间的对比度的图像可以是有帮助的。钨和铝容易在扫描电子显微镜图像中被区别。

因此，一种用于移除PMD上材料的技术可以是获取集成电路管芯的所关注的解构区域的平铺图像。每个金属层可以被本领域熟知的合适材料的层间电介质（ILD）覆盖。金属层N+1可以通过阻挡层与层间电介质分离，金属层N+1沉积在层间电介质上，也由本领域熟知的合适材料组成。阻挡层防止沉积的金属层N+1，N移动到他们沉积到其上的层间电介质中。金属层N+1的金属线可以通过过孔连接到金属层N的金属线，其以本领域所熟知的方式形成。把过孔与金属层N分离的阻挡层是传导性的，并提供过孔和金属线之间的电连接。

为了获取集成电路的平铺图像，首先可以使用湿或干蚀刻过程或化学和/或机械抛光过程来移除钝化层和任何可选的阻挡材料，以暴露金属层N+1的金属线。然后集成电路管芯被放置成像装备的精密工件台上，例如扫描电子显微镜，并以本领域所熟知的方式获取所关注区域的平铺图像。在获取金属层N+1的平铺图像之后，可以例如使用湿或干蚀刻过程或化学和/或机械抛光过程来移除金属层N+1。该过程可以被控制以移除金属层N+1同时保留过孔的完整。其后，可以选择蚀刻方案，蚀刻方案将移除阻挡层以及层间电介质同时保持过孔完整。如果小心地控制蚀刻，则过孔可以保持完整并且被过孔遮蔽和环绕过孔的阻挡层的部分在蚀刻完成后保持不变。由此金属层N的金属线和过孔被暴露并且暴露的过孔和金属层N的平铺图像以本领域熟知的方式来获取。

这个过程可以被称为“自下而上”过程，因为过孔连同他们在其底端连接到的金属线一起成像。虽然这个技术针对使用铝金属线和钨过孔构建的集成电路有效，但是由于两种金属不同的蚀刻特性，现在集成电路使用铜金属线和铜过孔来制造。如本领域技术人员可以理解的，当过孔和金属线由相同金属制成时，蚀刻过程难以控制。

在集成电路管芯去被膜之后，可以移除覆盖第一金属层（金属层N+1）的钝化层。该钝化层可以使用本领域所熟知的蚀刻过程来移除。然后集成电路经受湿或干蚀刻过程以蚀刻掉金属线和过孔以暴露下面的阻挡层。在金属线和过孔被蚀刻掉之后，芯片可以放置在精密工件台上并且获取所关注的任何区域的平铺图像。然后确定集成电路的另一金属层是否存在。如果存在，覆盖金属线的层间电介质（ILD）和任何阻挡材料（未示出）也被移除。如本领域技术人员所理解的，阻挡层经常应用于金属线之下但阻挡层不可以应用于金属线之上。尽管如此，用于移除钝化层或ILD的过程也可以移除覆盖金属线的任何阻挡材料，同时留下金属线和他们之下的任何阻挡材料。在所有的金属层被暴露，蚀刻掉和成像之后，前金属电介质可以保持不变。

使用铜镶嵌过程的集成电路可以包括覆盖金属层N+1的金属线的钝化层。过孔把金属层N中的金属线与金属线互连。阻挡层把金属线与层间电介质材料分离。阻挡层可以是传导性的并提供过孔和金属层N的金属线之间的连接。阻挡层把金属线与层间电介质分离以确保没有金属移动到层间电介质中，这将改变其属性。然后湿或干蚀刻过程可以用于蚀刻掉金属线和过孔而留下阻挡层。如本领域技术人员将理解的，这种方法可以产生一图像，在该图像中过孔与他们在顶端连接到的金属线共同被示出，这与现有技术中使用的方法是相反的。该过程由此被描述为“自上而下”过程。

在块103，一旦接触蚀刻停止层（CESL）上的至少一些材料（比如PMD上的材料）已被移除，就可以蚀刻管芯以移除保留在CESL之上的附加材料和至少一些CESL。通过使用对先进CMOS IC的器件结构的详细分析，发现接触蚀刻停止层（CESL）可以对于n-FET和p-FET器件具有不同的特性。发现蚀刻在两个不同的CSEL上以不同速率发生，从而允许确定器件类型。这种特性已在几个先进CMOS过程上被核实并可以在建立于埋入氧化物层上的器件上起效，如可以在使用建立在非传导层上的半导体的过程以及使用标准CMOS过程建立的器件和/或建立在块状硅衬底上的器件中发现的一样。

用于蚀刻IC的方法是本领域所熟知的并且可以包括干蚀刻或湿蚀刻。在一些实施例中，可以使用干蚀刻，比如使用各种高能量气体（比如氟利昂或六氟化硫）的反应离子蚀刻（RIE）。在其他实施例中，使用酸或其他液体的湿蚀刻可以被使用。在一个实施例中，水，氢氟酸，以及乙酸的混合物被用作湿蚀刻剂。在一些实施例中，可以允许蚀刻进行一预定时段。在一些实施例中，预定时段可以在30和60秒之间，但是在其他实施例中，预定时段可以更长或更短。在一些实施例中，蚀刻时间可以使用来自蚀刻过程的反馈来控制。

在一些实施例中，使用和要检查的IC相同的制造过程来制造的IC可以被横截开并且检查以帮助确定蚀刻时间和/或预定的时段。横截面可以被检查并且PMD和/或CESL的厚度可以被测量和/或分析以确定使用的材料。PMD和/或CESL的厚度连同PMD和/或CESL的材料含量和要使用的蚀刻技术，在计算蚀刻时间和/或预定的时段中可以是有帮助的。

在块104，IC被检查以查看p-FET上的CESL区域是否区别于n-FET上的CESL区域。在一些实施例中这可能必须使用扫描电子显微镜以在蚀刻过程之后创建IC顶部显微照片。其他实施例使用光学显微镜，原子力显微镜，或检查IC以查看CESL区域是否被区分的任何其他的方法。在很多IC中，p-FET上的CESL不同于n-FET上的CESL并且可以不同地蚀刻，比如以不同的速率蚀刻。因为CESL可以不同地蚀刻，CESL中的差别可以被注意并被使用来区分覆盖p-FET器件的CESL区域和覆盖n-FET器件的CESL区域。在一些情况下，全部，或几乎全部CESL可以在一种类型FET上被移除，而大量CESL可以保留在其他类型FET上，使得这两种类型FET可以容易地被区分。在其他情况下，保留的CESL数量的差别可以不太显著，但仍是可由本领域技术人员注意到的。（在本公开和关联的权利要求中，CESL的数量可以涉及CESL的厚度或每单位面积CESL的质量，与CESL的整体质量相对。）在其他情况下，覆盖这两种类型FET的CESL的其他特性可以不同，比如不透明性，颜色，质地，物理高度，或其他这样的特性。

在块104中，如果覆盖n-FET和p-FET器件的CESL区域在内部蚀刻之后没有被区分，则另一蚀刻步骤可以在块103执行。然后重复上述步骤直到覆盖n-FET和p-FET器件的CESL区域被区分。接下来的蚀刻步骤可以是相同的预定时长或他们可以是比预定时长更短或是更长。在一实施例中，接下来的蚀刻步骤的长度比预定时长更短以最小化过蚀刻和从n-FET和p-FET器件两者完全移除CESL的机会，。在另一实施例中，操作者使用显微照片以帮助判定用于接下来的蚀刻步骤的时长。

一旦适当数量的蚀刻已被进行使得覆盖n-FET和p-FET器件的CESL区域被区分，则在块105特定器件占用面积或一组占用面积可以被分析以查看存在较多还是较少数量的CESL。其他实施例可以使用其他特性来区分CESL区域。如果特定器件占用面积或一组占用面积具有较多保留的CESL，则器件在块106识别为p-FET器件。如果特定器件占用面积或一组占用面积具有较少保留的CESL，器件在块107识别为n-FET器件。在其他实施例中，基于CESL特性和所使用的蚀刻过程，p-FET器件上的CESL可以蚀刻得更快。在这些实施例中，可以通过具有较少CESL来识别p-FET器件以及通过具有较多CESL来识别n-FET器件。在所关注的器件占用面积已被识别之后过程可以在块108结束。这里描述的方法在广泛的各种IC上可以是有用的，且应当不限于下面描述的示例。

图2A是互补金属氧化物半导体（CMOS）IC 260的横截面的概念图。衬底201（其可以是从硅晶片上切下的管芯）具有在其顶部的非传导层202。p-FET 220和n-FET 230可以建立在非传导层202中或上。

接触蚀刻停止层（CESL）可以沉积在IC的至少有源区的顶部。针对p-FET器件设计的第一类型CESL层229可以沉积在具有p-FET（比如p-FET 220）的区域之上。针对n-FET器件设计的第二类型CESL层239可以沉积在具有n-FET（比如n-FET 230）的区域之上。第一类型CESL可以具有与第二类型CESL不同的特性。用于各种IC过程的两种类型CESL 中的一些差别可以包括不同厚度，不同材料，不同离子注入，双层vs单层，或其他差别。CESL顶部上的多晶硅层可以用于互连目的，但未在图2A示出。前金属电介质（PMD）层203可以沉积在CESL上。

一个或多个金属互连层可以沉积在PMD顶部上。第一金属层205可以被沉积为具有在互连之间的绝缘层204。具有绝缘层206的第二金属层207可以沉积在第一金属层205和绝缘层204的顶部上。具有绝缘层208的第三金属层209可以沉积在第二金属层207和绝缘层206顶部上。过孔可以用于连接层。

图2B是具有向下移除至前金属电介质（PMD）的层的CMOS IC260的横截面的概念图。这对应于已执行流程图100的块102的过程之后的IC 260的状态。注意金属互连层205，207，209和绝缘层204，206，208已被移除。各种技术（比如干蚀刻，湿蚀刻，CMP或其他抛光技术）可以被用于移除PMD层203上的材料。第一和第二类型CESL 229，239以及n-FET 230和p-FET 220在过程的这个步骤未被打扰。

图2C是一些CESL 229，239被蚀刻掉之后的CMOS IC 260的横截面概念图。这对应于流程图100的块103/104的过程被执行之后的IC 260的状态。注意第二类型CESL239在图2C中已完全被移除。第一类型CESL 229已被部分蚀刻掉并在图2C中比在图2B中更薄。在一些实施例中，可以不移除全部第二类型CESL 239，第二类型CESL的薄层可以保留。只要p-FET 220能够区别于n-FET 230，第二类型CESL 239全部被移除并不重要。

FET的更多细节可在图2C中看到。p-FET220具有主体221，该主体具有p型源极222和漏极223。栅氧化物的薄层224可以把主体221与多晶硅栅极225分离。主体221可以由硅或可以或不可以被掺杂为n型材料的其他半导体材料制成。如果相对于源极222和/或漏极223的负电压应用于栅极225，则p沟道可以形成于主体221中。n-FET 230可以具有主体231，该主体具有n型源极232和漏极233。栅极氧化物的薄层234可以把多晶硅栅极235与沟道231分离，主体231可以由硅或可以或不可以被掺杂为p型材料的其他半导体材料制成。如果相对于源极232和/或漏极233的正电压应用于栅极235，则n沟道可以形成于主体231中。

图2D是一些CESL 229，239如图2C示出的p-FET 220和n-FET 230的占用面积一样被蚀刻掉之后的CMOS IC 260的俯视图的概念图。图2A，2B和2C的横截面视图可以在由切割线200所指示的地方。非传导层202沿着p-FET 220和n-FET 230可以是可见的。由于所有第二类型CESL 239已在该示例中被移除，所以其不可见。n-FET 230占用面积的各个部分是可见的，包括具有过孔连接238的栅极235，具有过孔连接236的源极232，以及具有过孔连接237的漏极233。第一类型CESL 229可以被部分蚀刻掉但仍可见。p-FET 220占用面积的各个部分通过第一类型CESL 229可以是可见的，第一类型CESL 229包括具有过孔连接228的栅极225，具有过孔连接226的源极222，以及具有过孔连接237的漏极223。n-FET 230和p-FET 220的可见部分可以称作占用面积。虽然图2D中示出的占用面积可以被简化，但是实际器件的占用面积是本领域熟知的并可以被普通技术人员所认出。

相比于第二类型CESL 239，第一类型CESL239的增加数量可以用于确定可以存在于IC 260特定区域中的器件类型。相比于可以从横截面或其他类型成像中确定，IC的顶部图像或俯视图可以允许从单个图像中识别出更多器件。通过使用所描述的各种实施例，IC的大面积上的器件类型可以从单个图像中被识别出。

图3A和3B是CMOS IC 300的两个不同横截面的显微照片。图3A是具有两个p-FET器件320A，320B的IC 300的一部分的横截面。硅衬底301和非传导层302可以是可见的，具有建立于非传导层302顶部上的p-FET 320A/B。p-FET 320A/B上的第一类型CESL具有与模糊可见的分离线329C一起的两个不同的层329A和329B。图3B是具有两个n-FET器件330A和330B的IC 300的一部分的横截面。硅衬底301和非传导层302可以是可见的，具有建立于非传导层302顶部上的n-FET 330A/B。n-FET器件330A/B上的第二类型CESL 339仅是单层，并比p-FET 器件320A/B上的第一类型CESL329薄的多。

其他特性也可以被用于区分第一类型CESL 329与第二类型CESL 339。在所示示例中，第一类型CESL329具有更多凹弯月面，凹弯月面具有环绕结构，而第二类型CESL 339具有凸弯月面，凸弯月面具有围绕结构。在其他IC中，第一类型CESL可以运用压缩力于他覆盖的区域上，并且第二类型CESL可以运用张力。这些力的影响在各种显微照片中可以是可见的。在其他IC中，注入的离子在一种类型CESL中可以是可见的但在其他中不可见。注入的离子可以可见为显微照片中的白点。本领域中已知的各种技术可以用于识别用于CESL的材料。两个不同CESL中的任何差别可以用于帮助区分他们。

图3C是使用湿蚀刻过程蚀刻掉一些CESL之后的CMOS IC 300的俯视图的显微照片。细微细节可以是各种器件和互连的占用面积。CESL保留或被移除的较大区域能够被识别。图3D是示出CESL区域轮廓线的图3C的俯视图的概念图。区域351，区域353，区域355和区域357示出保留的CESL。在这些区域中发现的MOSFET可以被识别为p-FET器件。区域352，区域354和区域356具有蚀刻掉的CESL的大部分或全部。建立在任何这些区域中的MOSFET可以被识别为n-FET器件。

图4A是可以使用与图3的IC 300不同过程制造的不同类型CMOS IC 400的横截面显微照片。p-FET器件421可以由第一类型CESL 429覆盖。第一类型CESL 429可以是压缩的，如可以从p-FET 421顶部的较高圆顶看见的。IC 400中的第一类型CESL429的另一特性是在第一类型CESL 429和第二类型CESL 439之间的边界处的CESL尾部429A。n-FET器件431可以由第二类型CESL 439覆盖。第二类型CESL 439可以是可拉伸的，如可从n-FET 431扩展部看见的。

图4B是不同类型CMOS IC 400的俯视图的显微照片。在使用湿蚀刻过程蚀刻一些CESL之后获取该显微照片。细微细节可以是各种器件和互连的占用面积。特定区域相比其他区域具有更多保留的CESL。在具有更多保留的CESL的区域（比如区域451，区域453，区域455，以及区域457）中发现的MOSFET可以被识别为p-FET器件。在具有更少保留的CESL的区域（比如区域452，区域454，区域456，以及区域458）中发现的MOSFET可以被识别为n-FET器件。

图5是具有至少一些使用干蚀刻过程被移除的CESL的另一COMS IC 500的俯视图的显微照片。反应离子蚀刻用于移除至少一些CESL，并且一些区域被识别为比其他区域具有更多CESL。在具有更多保留的CESL的区域（比如区域551和区域555）中发现的MOSFET可以被识别为p-FET器件。在具有更少保留的CESL的区域（比如区域552和区域554）中发现的MOSFET可以被识别为n-FET器件。

一旦MOSFET的类型被识别，他就可以用于把那个信息与从各种金属互连层的图像提取的信息关联。要做到这一点，在此描述的图像，其可以有助于关联和对准各种图像以确定IC的网表。图像可以从将用于确定MOSFET类型的相同IC管芯或可以是相同类型的另一IC管芯获取。

一种方法可以允许与具有N个金属层M的集成电路的所关注区域关联的平铺图像的对准，其中N是整数并且N大于1。该方法可以包括第一步骤：准备集成电路的表面以允许金属层（ M_N）的所关注区域和金属层（M_N-1）的顶表面的至少一部分被成像。该方法进一步包括捕获金属层（M_N）的所关注区域和集成电路的金属层（M_N-1）的暴露部分中的至少一个平铺图像。然后金属层（M_N-1）的暴露部分的次要平铺图像的边缘被提取，如同金属层（M_N-1）的相同区域的主要平铺图像的边缘一样。然后在相应金属层的图像中可见的边缘的参数表示被创建。该参数表示包括每个提取的边缘与其相关联的金属层的指示。该参数表示用于当平铺图像显示在设计分析工作站上时最方便地垂直对准平铺图像。使用根据本发明的方法和系统可以达到非常高程度的对准准确度。对准准确度允许对集成电路的所关注区域的更准确和可靠的分析。

集成电路管芯可以首先被检查以确定组件尺寸。如果组件尺寸是在可见光范围内，则光学显微镜可以用于对所关注区域成像。在那种情况下，使用本领域熟知的任何适合技术来暴露所关注区域。然后管芯放置于工作台上以获取所关注区域的图像。第一图像可以在第一焦距设置处被获取以捕获暴露金属层的平铺图像。如本领域充分理解的，层1和2之间的绝缘层通常是透明电介质层。接下来，通过在不移动工作台的情况下再聚焦光学显微镜来获取未暴露层的第二图像。如下面将被解释的，第二图像示出在相同工作台位置的未暴露层的未遮断部分。由于工作台在第一和第二图像的获取之间没有移动，所以存在第一和第二图像之间的精确垂直对准。

在第一和第二图像被获取之后，每个图像上的聚焦边缘的参数表示通过提取每个边缘的X和Y坐标中的至少一个来创建。如本领域技术人员所将理解的，可能无法为从平铺图像中提取的每个边缘建立X和Y坐标两者。例如，延伸穿过平铺图像的线将仅提供X和Y坐标中的一个。但是，每个边缘以及与边缘相关联的一个或两个X和Y坐标被提取。参数表示还包括边缘与其相关联的金属层的指示。然后确定所关注的整个区域是否已成像。如果否，则通过对所关注区域的另一部分成像来重复该过程。如果是，则确定是否所关注的每个层都已成像。如果否，则该过程暴露新的层并开始获取图像。否则结束该过程。

如果确定管芯组件尺寸在次可见光范围内，使用受控蚀刻过程暴露所关注区域的层的全部以及紧接在其下的层的至少部分从而准备所关注区域的层用于成像。可以使用各向异性蚀刻而具有满意结果。然后管芯放置在用于图像获取的精密工作台上，并且然后例如使用扫描电子显微镜捕获管芯的暴露的第一金属层和部分暴露的第二金属层的图像，扫描电子显微镜具有足以同时成像暴露的第一金属层以及至少部分暴露的第二金属层的景深。然后，提取暴露的第一金属层和部分暴露的第二金属层上的边缘的参数表示。基于相应图像的亮度把被提取的边缘分配给第一金属层或第二金属层上的参数表示。如下面将解释的，因为尽管扫描电子显微镜具有足以捕获暴露的第一金属层和部分暴露的第二金属层两者图像的景深，但暴露的第一金属层在图像中比部分暴露的较低层更亮，所以这被实现。

然后确定整个所关注区域是否已成像。如果没有，则管芯通过以本领域熟知的方式重新定位工作台来重放置并且获取的更多图像。如果整个所关注区域已成像，则确定每个所关注层是否已成像。如果没有，则该过程返回移除IC的另一组层，并且所关注层被准备用于成像。如由本领域技术人员充分理解的，在第一和第二层成像后，使用磨光或抛光以本领域所熟知的方式来从管芯样本移除第一层。如进一步将理解的，作为替代，分离的管芯可以用来准备相应层中的每个用于成像。

金属层N的平铺图像可以被创建。这些可以是被聚焦以仅示出金属层N上的集成电路组件的图像。这些图像可以被拼接从而以本领域所熟知的方式提供拼接图像。来自光学显微镜的平铺图像是金属层N的主要图像（聚焦的图像仅示出一个金属层）。如本领域技术人员充分理解的，集成电路的金属层通过对可见光透明的硅玻璃层来分离。然而，由于需要的放大率，在任何给定图像获取过程期间，仅可以把一层带到光学显微镜上的聚焦中。金属层M_N-1的次要图像（示出焦点内部分阻隔的层）可以被获取。

如本领域技术人员充分理解的，扫描电子显微镜具有比光学显微镜更大的景深。因此，尽管两个暴露层的图像依赖于扫描电子显微镜的成像参数的选择可以同时被捕获，但一个层将具有比另一层更亮的边缘。为了完成这点，如上所解释的，集成电路可以在受控过程中被蚀刻以暴露金属层M_N和至少部分暴露金属层M_N-1。如本领域技术人员所理解的，分离两个金属层的电介质层对于扫描电子显微镜不透明。可能合乎期望的是，单独获得每个金属层仅暴露层的图像，以促进对拼接图像的可视分析。可以使用主要和次要图像来准确执行这些拼接平铺图像的对准，如下面将详细解释的那样。

用于调整平铺图像的参数表示以实现这些图像之间的实质对准的算法可以是有用的。如本领域技术人员所理解的，集成电路的底层通常是集成电路组件构建在其上的多晶硅层。上面的层是包含用于互连第一层组件的线和/或总线的金属互连层。因此，当为了分析所关注区域的目的而构建平铺图像拼接时，最底层通常是指定的层1并被选为管芯坐标空间起始位置，即用于定向上面每个金属层的坐标空间。因此，算法假定多晶硅层是金属层N并且图像拼接对准按与图像通常被获取顺序的相反的顺序完成。

算法通过把金属层N+1的次要平铺图像的参数表示与金属层N+1主要平铺图像的参数表示相比较以识别公共边缘来开始。如果没有公共边缘被识别，则金属层N+1参数表示被标记用于插值并且选择图像拼接中的下一个平铺图像的参数表示。如果确定公共边缘存在，层N+1主要平铺图像表示与层N+1次要平铺图像参数表示对准，这被认为是与对应的层N平铺图像的完美对准，如上所解释的那样。N+1主要平铺图像和N+1次要平铺图像之间的对准通过调整两个参数表示中的公共边缘的X和Y坐标使得N+1主要平铺图像与N+1次要平铺图像垂直对准来完成。然后层N+1主要平铺图像参数表示中的其他边缘坐标使用相同的X，Y偏移来调整。然后确定另一平铺图像是否存在于图像拼接中。如果是，则选择主要和次要平铺图像的参数表示。

如果没有进一步的平铺图像保留在层N+1的图像拼接中，则确定被标记用于插值的参数表示是否存在。如果不存在，则确定相同管芯集成电路的另一层的平铺图像是否存在。如果不存在，则结束过程。如果存在，N递增1（并且该过程重复以处理样本管芯中的下一个图像拼接）。

如果确定被标记用于插值的参数表示存在，选择这些标记的参数表示中的第一个。使用具有所需的（一个或多个）坐标的至少三个相邻平铺图像的参数表示来插值未知的X和/或Y坐标。然后使用插值的数据更新所标记的主要平铺图像的参数表示，如下面将更详细解释的。然后，使用之前计算的（一个或多个）X，Y坐标偏移调整层N+1主要平铺图像参数表示中的边缘坐标。然后确定另一标记的参数表示是否存在。

可能发生在集成电路管芯的所关注区域的主要和次要平铺图像两者中都没有公共边缘。如本领域技术人员所将理解的，这种情况可能出现，例如当所关注区域的主要平铺图像仅包括通过在对应的次要平铺图像中重叠上层结构而被遮断的一个或多个特征。

金属层N和被遮断的金属层N-1的次要图像包括可见过孔。在金属层N的图像拼接中该过孔可以由金属层N的平行线遮断，但在金属层N-1的拼接图像中可以是可见的。可以从金属层N-1的主要图像的参数表示中提取对准数据。如本领域技术人员所理解的，当一些相邻点中的至少一个坐标已知时，存在很多已知的方法用于发现点的坐标。举例来说，这样做的一个方法是使用涉及狄洛尼（Delaunay）三角剖分的熟知技术。

可以使用狄洛尼三角剖分来执行过孔的X偏移以插值位于在三个已知点之间的值。如果三个已知X坐标存在，例如，已知X偏移的图像拼接中的方位被定位，过孔的位置把已知点之间的三角形分开成三个更小三角形。然后计算每个更小三角形的面积。如狄洛尼三角剖分领域的技术人员所将理解的，这些三角形中的每个的面积和原始三角形的面积之间的比率给出三角形对边的权重。如本领域技术人员将进一步理解的，使用狄洛尼三角剖分的算法可以被优化。相同过程被重复以计算显现在金属层N-1主要图像中的过孔的Y偏移数据。

一过程可以用于显示表示集成电路管芯的所关注区域的切片的平铺图像。如本领域技术人员所将理解的，所关注区域的“切片”是工程分析员所指定的区域，工程分析员使用如下所描述的设计分析工作站来分析所关注区域。

如果设计分析工作站从工程分析员接收切片坐标，工程分析员例如使用连接到该设计分析工作站的鼠标，系统从图像存储器检索构建切片所需的层N图像并组合层N的切片。任何该系统指定层N为管芯坐标空间起始位置以提供管芯坐标空间，在切片中的所有其他层相对于该管芯坐标空间被对准。如本领域技术人员所将理解的，由设计分析工作站来“在运行中”执行拼接图像的实际对准。这样做允许工程分析员增加或改变对准偏移，如果他们发现其中该算法不足而他们的经验或判断使他们在非正确显示的平铺图像之间确定正确对准的区域的话。如上所解释的，图像捕获过程的输出是一组在他们之间具有对准偏移的图像拼接，而不是一组完美对准的图像拼接，如本领域技术人员所理解的。工程分析员可以使用主要和次要图像及其经验来校正可能由上面描述的算法所造成的对准错误。

系统可以从图像存储器中检索与切片坐标关联的层N+1平铺图像并组合层N+1切片。然后使用如上所述的计算的参数表示数据来对准层N+1切片与层N切片坐标空间起始位置。然后可以确定集成电路管芯的另一层是否存在。如果存在，N递增1并重复过程。如果不存在，该切片显示在设计分析工作站的显示表面上的指定数目的窗口中。

确定工程分析员是否输入。如果工程分析员输入退出命令，则过程结束。如果工程分析员输入滚动，平移或缩放命令等，则可以重复过程的部分。然而，如果工程分析员输入对于在任何切片层拼接中的任何平铺图像的新坐标调整，则系统接受对于所选层Y中的所选平铺图像的新坐标偏移并调整该平铺图像的参数表示。那么然后，该系统把层Y切片拼接与其后的层Y-1切片拼接重新对准，使用分析输入所产生的参数表示数据来把层Y+1，…N中的每个与切片的层Y重新对准。

另一过程可以被用于计算集成电路管芯的所关注区域的三维模型。该算法开始于接收来自建模程序的切片坐标。该切片坐标通常将是整个所关注区域的坐标，但是所关注区域的任何所选部分可以如期望地被建模。在接收该切片坐标时，该算法从图像存储器中检索层N图像并组合与层N切片关联的参数数据。然后该系统指定层N为管芯坐标空间起始位置。可选的是，该算法可以使用按本领域已知方式的样式匹配来分析层N平铺图像以建立网表。然后该系统从图像存储器中检索与切片坐标关联的层N+1平铺图像并组合层N+1切片数据。然后系统使用参数表示数据把层N+1切片数据与层N切片数据对准。然后确定图像存储器中是否存在的图像的另一层。如果是，N递增1并重复过程的该部分。如果否，则垂直对准的切片数据被传递给建模程序并且该建模程序以本领域已知的方式执行以构建该切片的三维模型。然后该算法等待来自建模程序的反馈。该反馈可以组成终止程序命令，在该情况中算法终止。建模程序还可以检测数据中的不一致并提供指示图像对准中的错误的坐标调整给该算法。如果该算法从建模程序接收坐标调整，则其调整层Y中的所选平铺图像的参数表示。然后该算法使用参数表示数据把层Y切片与层Y-1切片重新对准并且然后把层Y+1，…N与切片的重新对准的层Y对准。然后该算法传递垂直重新对准的切片数据给建模程序。

集成电路的逆向工程典型地涉及一过程，通过该过程，使用微成像系统检查晶片、切割管芯或其部分以提取设计和布局信息用于设计核实或竞争分析的目的。可以使用微成像系统，其可以包括高放大率光学显微镜、扫描电子显微镜、场发射电子显微镜或诸如此类。样本管芯的高放大率平铺图像在计算机工作站的控制下在每个解构步骤间获取。该计算机工作站使用控制信号控制微成像系统。该计算机工作站从微成像系统接收平铺图像数据并保存平铺图像数据到存储器，典型的是高容量存储器，比如硬盘。通常，平铺图像数据被传送给高容量存储器并以压缩格式存储以最小化计算机工作站和高容量存储器之间的数据传输需求，并且最小化高容量存储器处的数据存储需求。

存储的平铺图像组合为图像拼接，每个图像拼接表示结构步骤中晶片的所关注表面。在管芯平铺图像的获取期间，样本坐标空间被定义。该样本坐标空间用于对准平铺图像和图像拼接。

设计分析工作站（DAW）可以包括软件应用，其允许工程分析员使用指示器件和监视器代替使用照片、标记器和纸来逆向设计IC。设计分析工作站用作逆向工程系统，其使得工程分析员能够通过注释图像拼接和执行设计和布置显示功能来逆向设计芯片。IC逆向工程背景中的“芯片”是用于组织与经受分析的集成电路有关的数据的基本对象。芯片包括多个层。每层对应于物理IC上的物理互连层。层是一个或多个管芯照片、一个或多个图像拼接和一个或多个注释重叠中的任意一个。

如上所解释的，图像拼接是多个获取的平铺图像的布置。平铺图像具有比管芯照片的放大率更高的放大率，管芯照片是解构开始前整个集成电路的图像。平铺图像紧靠在一起以遵循特定解构步骤形成集成电路的大的，无缝高放大率的图像。如下将描述的，可以使用一个或多个注释重叠来注释每个图像拼接。

在分析集成电路以提取设计和布局信息时，工程分析员利用具有视觉显示器、键盘和指示器件（比如，但不限于鼠标）的DAW。视觉显示器具有定义对应的显示坐标空间的显示区域。显示在显示区域中的系统指示器由指示器件控制。该系统指示器优选具有不同的形状，尺寸和颜色。

视觉显示起典型地是阴极射线管（CRT）、液晶显示器（LCD）、由图像投影器投影的图像，或诸如此类。可选的，显示分析工作站可以包括由多头视觉显示器（未示出）提供的分布式视觉显示器、多个工作站的分布式窗口环境跨越视觉显示器等等。分布式窗口环境商业上可从XConsortium®，NeXTStep®/OpenStep®等获得。

根据本发明，多个工程分析员可以操作多个设计分析工作站以从共享图像拼接并行提取表示解构的集成电路的设计和布局信息。如参考注释对象的所有权在下面更详细描述的，该系统包括多用户扩展以提供设施用于同步工作在IC逆向工程项目上的多个工程分析员的工作。

显示区域显示导航窗口和拼接视图，每个具有视图边缘。导航窗口提供经受分析的集成电路的整体视图。导航窗口显示集成电路的低放大率数字图像。当经受分析的样本是单个IC管芯或是其基本部分，显示在导航窗口中的低放大率图像称作管芯照片。切片在导航窗口中被选择并在管芯照片上定义所关注的区域。

通过使用指示器件在导航窗口中放置系统指示器来在导航窗口中创建切片。系统指示器被放置在其被重新配置并显示为主光标的导航窗口中之后，由工程分析员实现触发事件（比如鼠标点击）。触发事件激活工具选择菜单。工具选择菜单可以例如是弹出式菜单。显现在工具选择菜单中的菜单项目允许工程分析员激活切片创建工具。切片创建工具用于通过以下方式在管芯照片上选择所关注区域：通过点击指示器件并对角地拖动主光标来建立矩形切片来指定所关注区域的一个角落。工具选择菜单还可以被实施为下拉菜单。切片建立工具表示一种类型的切片创建器。根据本发明的替代实施例，切片创建工具可以通过发布切片创建命令来激活。根据进一步的实施例，可以使用“热键”来激活切片创建。如本领域技术人员所将理解的，也可以使用激活切片创建的其他方法。

人机界面是事件驱动界面，其审查响应于工程分析员的活动而产生的事件。如本领域所充分理解的，取决于人机界面的设计以及工程分析员的偏好，界面事件以多种方式产生。例如，如上所解释的，切片的创建可以通过使用弹出菜单，下拉菜单，热键或操作的命令模式来实现。根据本发明，这些选项的任意一个或更多可以在人机界面中实现。

事件被检测和分析以确定他是否是对切片创建的请求。如上所述，切片创建可以使用例如菜单选择、命令行或热键来启动。如果事件不是切片创建请求，则该事件被处理并且事件监视恢复。如果该事件被确定为是开始切片事件，则切片创建过程监视是否存在定义管芯照片上的所关注区域的切片坐标的返回。如果例如在预定时间间隔内坐标没有被返回，则可以测试系统指示器的位置以确定系统指示器是否在管芯照片上。如果是，过程返回监视是否存在所选的所关注区域。如果否，可以显示指令工程分析员选择管芯照片上的所关注区域的消息。

当接收到切片坐标时，在存储器中存储切片坐标，并且切片创建参数被检查以确定自动拼接视图创建是否使能。自动拼接视图创建是根据本发明优选实施例提供的特征，其自动创建与切片关联的每个图像拼接的拼接视图。可选的是，切片的要显示的拼接视图可以从与该切片关联的所有图像拼接的列表中选择。如果切片创建参数指示自动拼接视图创建被使能，则图像拼接列表被检索以及针对每个图像拼接创建由切片坐标定义的一个拼接视图，并显示在显示空间上。

如果切片创建参数指示自动拼接视图创建被激活，则检索图像拼接列表和针对每个图像拼接创建由切片坐标定义的一个拼接视图，以及拼接视图显示在显示空间上。

如果确定自动拼接视图创建没被使能，与切片关联的图像拼接的列表被显示在显示区域以允许工程分析员选择将针对其创建拼接视图的图像拼接。切片创建过程确定是否至少一个图像拼接已从显示的列表中被选择。如果否，显示请求选择图像拼接或取消过程的消息。针对所选择的每个图像拼接创建拼接视图且切片创建过程结束。

锁步光标移动被其控制的过程开始，并且该过程是光标事件处理循环的部分，在光标事件处理循环中检测光标事件。分析光标事件以确定光标事件是否表示光标的移动。如果否，则处理光标事件。光标事件（比如“点击退出按钮”）结束该过程。

如果接收的光标事件被确定为表示光标的移动，则该过程确定系统指示器是否相对于显示坐标越过一个拼接视图的视图边界。如果确定系统指示器越过视图边界，则该过程确定系统指示器越入视图中还是离开视图。如果确定系统指示器越入视图，则系统指示器被描绘在显示区域上以表示主光标。系统指示器的显示坐标转换为样本坐标。获取所有当前登记的视图的列表，并且该过程遍及列表中的所有视图进行迭代从而发送包括系统主光标的样本坐标的光标事件给每个视图。每个视图把主光标的样本坐标转换为视图的显示坐标并在视图中以视图坐标描绘锁步光标。然后可以重复该过程。

如果确定系统指示器已移出视图，系统指示器的表示被恢复为其操作系统表示。该过程获取登记视图的列表并遍及该列表进行迭代以把光标事件发送给每个登记视图。接收到光标事件时，每个视图从视图中抹去锁步光标并且可以重复该过程。

如果确定光标事件表示光标的移动，并且系统指示器没有越过视图边界，则该过程确定系统指示器是否在视图中。如果否，则可以重复该过程。

如果当系统指示器在视图中时接收到光标移动事件，则主光标的显示坐标被转换为样本坐标。检索登记视图的列表，并且光标事件以及相对于样本坐标空间的主光标的新位置在迭代过程中被发送给每个登记视图。当接收到新坐标时，每个视图抹去在其占据的位置的锁步光标，并把主光标的样本坐标转换为视图的显示坐标。然后，如果显示坐标在视图内，则该视图以新显示坐标重描绘锁步光标。

还可以使用具有延伸到所有视图的范围的全局数据结构来使能锁步光标移动。全局数据结构至少存储相对于样本坐标空间的主光标位置，该样本坐标空间由调查下的物理样本IC定义。人机界面处理从指示器件接收的系统指示器事件。当接收到每个系统指示器事件时，典型地经由系统中断，人机界面在当前位置显示系统指示器并更新主光标位置。如果系统指示器在视图的视图边界内，则其以主光标的形状和配置被描绘在显示表面上，并且样本坐标空间中的主光标的位置被计算并存储在全局数据结构中。作为中断处理的部分，其他视图中的每一个确定相对于样本坐标空间的主光标位置是否可显示在视图的视图边界内。如果是，则视图执行所显示的锁步光标的样本坐标空间位置与存储在全局数据结构中的位置之间的比较，在视图中抹去并重描绘所需的锁步光标。

如果多个工作站（每个具有系统指示器）被用于从表示样本IC的多个图像拼接中并行地提取设计和布局信息，则可以使用选择准则来接近主光标争用问题从而确定哪个系统指示器是主光标。选择准则可以包括：对特定工作站的特定系统指示器的限制；选择产生光标事件的最后系统指示器；等等。

在解构IC过程中的特定解构步骤之后，拼接视图显示获取的图像拼接的部分。切片定义显示在每个拼接视图中的所关注区域。

在适当的时候，锁步光标显示在每个拼接视图内。对应的锁步光标也可以示出在导航窗口中。优选地是，除了主光标，锁步光标在形状，尺寸和颜色上类似。当系统指示器被放置在拼接视图内时，主光标指示由指示器件控制的系统指示器的当前位置。主光标可以具有与系统指示器相同的外观，或者可以具有不同的形状，尺寸和/或颜色。锁步光标在主光标的控制下一致地移动，因为他们与主光标共享样本坐标空间中的位置坐标。锁步移动在图中示出为拖尾效应。

根据本发明的优选实施例，拼接视图一致地缩放和/或平移，服从于切片被缩放或平移。为此目的，导航窗口被示出为具有平移滑动器。

切片可以具有关联的拼接视图。拼接视图缩放或平移，如同拼接视图中的任意一个被缩放或平移一样。为适应这点，每个拼接视图被提供有平移滑动器。导航窗口可以具有定义的另一切片。切片与拼接视图关联。拼接视图可以具有不同的尺寸并且每个可以单独重设尺寸和缩放。

用拼接视图内的主光标，交互事件（比如鼠标点击，键顺序激活，或诸如此类）被执行。作为回应，显示注释重叠选择菜单。注释重叠选择菜单提供与经受分析的芯片关联的注释重叠列表，并且可以选择注释重叠中的一个。如所示的，任何注释重叠可以显示在任何图像拼接上以通过在注释重叠上绘制注释对象来从其提取设计和布局信息。

注释对象是由工程分析员在注释重叠上基于从显示在至少一个拼接视图中的至少一个图像拼接推断的特征所绘制的实体。图像拼接是源图像。图像拼接形成每个拼接视图的背景。注释对象的示例包括矩形，线路，多边形，椭圆，文本标记，触点和线。注释可以独立于图像拼接被加载并存储。

拼接视图显示在图像拼接上，该图像拼接从暴露金属层的集成电路解构步骤得出。金属迹线在当前平移和缩放因子是可观察的。注释对象基于观察到的迹线特征来创建。一旦创建，注释对象重叠该迹线。

如上所述，提供设施用于多视图编辑。编辑操作可以在一个拼接视图中开始并在另一拼接视图中继续，包括其完成。多视图编辑促进非常长的注释对象（比如集成电路上的总线）的绘制，而不滚动拼接视图。在多视图编辑中，图像拼接不必与相同的解构步骤关联。

在拼接视图之间执行的编辑操作可以服从下列规则：

注释对象与在开始编辑操作的拼接视图中显示的注释重叠关联；以及

移动或拷贝注释对象将注释对象与在结束编辑操作的拼接视图中显示的注释重叠关联。

至少与主光标关联的拼接视图可以具有用于检索共同注释对象的工具栏。该工具栏可以允许工程分析员检索简单或复杂的注释对象，每个注释对象表示集成电路的一个或更多组件。拼接视图包括工具栏。

可以通过选择一组注释对象并调用算子来一起操纵注释对象。工具栏还可以包括选择-和-工作点击访问算子用于执行所选注释对象上的操作。用于执行注释对象上的操作的算子可以是基本的或复杂的。用于定义复杂算子的设施也可以被提供。使用算子，注释对象可以被删除、编辑、移动、旋转、镜像、重设尺寸等。设施也优选地被提供用来取消和重做操作。可以隐藏注释对象以防止对其无意的编辑，但是隐藏的对象可以被选择并放到前台。注释对象也可以被锁定以防止编辑。锁定的对象可以被选择并解锁以使能编辑。

为促进操纵，注释对象可以被分组成注释对象组。注释对象可以按层次分组，也即注释对象组可以包括一个或多个组成的注释对象组。注释对象组可以在任何时间被选择和解散。使用简单多边形基本形状创建的注释对象被一起分组为注释对象组。注释对象分组为注释对象组实现单元/组件的指定和提取。单元是已被给定名称的注释对象组。典型的，单元用于表示组件或小电路，比如逻辑门，触发器等。

对应于注释对象组的组件单元表示晶体管。可以由工程分析员分配单元属性。单元属性可以包括至少一个端口的指定。每个端口被分配信号方向性比如：输入发信号，输出发信号和双向发信号。DAW也提供设施用于单元库的创建。单元库是用于IC分析的单元集合。

注释对象具有性质。每个注释对象包括用于指定与注释对象有关的信息的预定义性质。选择的性质可编辑。注释对象性质包括：中空/填充，实体填充/点画填充，填充颜色，边界颜色，边界宽度，文本标记角度，文本字体，文本颜色等。多边形可以是一组直线或是贝塞尔曲线，或两者的组合。

线和触点是具有用于表示互连实体的层性质的特殊注释对象。线和触点还具有信号携带特性。线注释对象具有关联的层性质，其指定集成电路的层，在该层上定位该线。与线注释对象关联的层可以不同于图像拼接，用于创建线注释对象的信息从图像拼接中推断。

两个线注释对象分别指定层性质，该层性质指示注释对象定位于金属2层上并且注释对象定位于金属1层上。触点注释表示两个或多个组件之间的电接触。组件之间的触点优选地表示为圆圈或交叉。每个触点具有两个层性质。触点具有设置到金属1层和金属2层的其关联的层性质。

当线注释对象标记操作被调用用于线注释对象时，开始线注释标记过程。如果所选择的线注释对象具有信号属性，创建线标记并且结束线注释对象标记过程。如果确定线注释对象不具有信号属性，设计分析工作站搜索注释对象和/或连接到所选择的线注释对象的单元的性质以确定其相应的信号属性。如果可以确定明确的信号属性，则信号属性传播到所有连接的组件并产生线注释对象标记。否则，提示工程分析员信号标记将被传播到连接的组件。接受来自工程分析员的、指定信号标记的输入。

根据本发明的设计分析工作站的另一实施例提供了用于自动标记创建的注释对象的设施。该标记可以是例如数字或文本标记。在本发明实施例中，其中由多个工程分析员使用多个设计分析工作站来并行分析IC，用于自动标记的设施提供全局独特标记后缀以确保标记冲突不出现。

设计分析工作站还包括用于执行测量的设施。该测量实用工具包括用于获得线性测量（比如组件之间的距离，迹线宽度等）的设施。还可以获得区域测量，该区域测量指定由多边形组件覆盖的区域。

注释对象还可以与注释对象属性关联。任意信息可以使用注释对象属性添加到注释对象。注释对象特性是键值对，其中所述键和值是任意字符串。每个注释对象可以具有任意数目的关联注释对象特性。

注释对象还可以被组织在注释对象组中。注释对象组可以具有性质和属性。注释对象组性质和属性可以对注释对象组中组成注释对象的所选的性质和属性具有撤销效果。注释对象组具有可编辑性质，其允许指定重复结构、排列组件和排列单元。重复结构的示例是信号总线。存储器单元是排列单元的示例。设计分析工作站还提供用于显示与注释对象和注释对象组关联的性质和属性的设施。

弹出式窗口分别显示关于注释对象和注释对象组的性质和属性信息。可以由设计分析工作站响应于交互事件（比如鼠标点击、键按压、菜单选择的激活等）来显示弹出式窗口。弹出式窗口可以是瞬态的或可以配置为持续，使工程分析员关闭（一个或多个）窗口的动作待定。

设计分析工作站基于涉及与注释对象或注释对象组关联的性质和/或属性的准则，给工程分析员提供用于选择注释对象的设施。对注释对象或对象组的基于准则的选择可选地经受递归搜索。如果这样，递归搜索解析注释对象组的注释对象组成。遍及注释对象组的组成的递归搜索可以被压缩。基于准则的搜索可以逻辑性结合，并且可以使用布尔逻辑来操纵注释对象的选择准则。

设计分析工作站还提供设施用于平移或缩放使用基于准则的搜索选择的注释对象。对应于使用基于准则的搜索选择的注释对象的标记可以被显示在搜索结果视图中。平移或缩放设施的激活优选地通过双击列表在搜索结果视图中的注释对象来激活。

设计分析工作站实现注释对象和注释对象组的递归编辑。递归编辑包括暂停编辑操作以开始或执行另一操作。例如，拼接视图可以在编辑操作期间被平移或缩放。从递归编辑得出的益处是在编辑操作的中间把注释对象保存到永久存储器的能力。优选地，递归编辑可以无限嵌套，其受制于可用的资源。

可以创建从切片的氧化物层和多晶硅层的图像拼接的结合部分得出的图像拼接比较视图。该图像拼接比较视图通过选择所关注的两个或更多拼接视图来得出。设计分析工作站从相应的拼接视图得出两个“快照”。该快照在图像拼接比较中被结合。

无操作（NoOp）接合是所选的拼接视图的简单结合。两个快照的相加接合执行每个所选择的拼接视图的像素强度的逐个像素相加。相加接合用于重叠在不同解构步骤期间在任何集成电路的相同位置上捕获的图像拼接。两个快照的第一减第二（FirstMinusSecond）显示执行从第一快照的像素强度逐像素的减去第二快照的像素强度。图像拼接比较视图是拼接视图的第一减第二结合。从图像比较拼接视图中减去共同结构。两个快照的第二减第一结合执行从第二快照的像素强度逐像素的减去第一快照的像素强度。不同强度区域示出为亮区或暗区。在两个快照中具有类似像素值的区域在图像拼接对比视图中产生暗灰外观。

在绝对差值结合中，逐像素减去像素强度并然后使用绝对值。结果是对比度扩展以覆盖全亮度范围。这对于检查在另外类似区域（例如如果类似区域是暗的）中的小差别是非常有用的，差别在绝对差值结合图像拼接比较视图中是亮的。

交织结合用于结合相同区域但在不同层上的图像拼接的两部分。两个快照的像素以棋盘样式交织。交织结合具有类似于相加结合的功能，并且以像素分辨率为代价提高亮度和颜色逼真度。

翻转结合也被提供。翻转结合用于交替显示两个或更多的快照。快照的交替显示可以按选择的重复间隔重复，使得差别突出为“移动”特征。

集成电路设计包括镜像的结构。为了获得快照的有用结合，提供镜像功能以允许镜像的结构在镜像定向上被重叠，使得差别（若有的话）被容易地观察到。图像处理窗口优选地显示锁步光标，并且锁具光标的移动优选地考虑到镜像。

如上所述，根据本发明，多个工程分析员可以使用设计分析工作站协作从芯片提取设计和布局信息。因此，提供设施以帮助并行的设计和布局提取。

在设计分析工作站中需要特定的基本特性以适应并行的设计和布局提取。这些特征包括注释所有权追踪，独特注释标记产生，注释锁定和注释合并。这些设施仅表示协作设计分析所需要的基本功能。

注释所有权追踪保持对创建每个注释的工程分析员的身份的追踪，并仅允许由创建者对其的修改。独特的注释标记产生确保产生的每个标识符在整个项目中是独特的，即使几个工程分析员正同时工作在项目上。注释锁定使注释的创建者能够“锁定”注释对象由此防止其他注释对象编辑以防止意外的修改。注释合并实现由其他工程分析员所拥有的注释对象的加载。

设计分析工作站还提供用于由线和/或触点注释对象连接的组件之间的信号信息的传播的设施。每个线和触点注释对象具有信号键的属性。信号键表示关联的线和触点携带的信号的名称。信号传播过程可以涉及对与特定集成电路关联的线注释对象和触点注释对象的所有连接的组的搜索。选择第一组，并且定位那个组中具有信号属性的注释对象。如果发现的所有注释对象的信号规格具有相同信号值，则该信号值被传播到该连接的组中的所有注释对象。丢弃该组，并且如果存在留下待处理的任何其他组，则选择的另一组并且该过程重新开始。

如果注释对象的连接的组具有两个或更多不同的信号值，则尝试传播这些信号直到产生冲突。该冲突由工程分析员标记以供显示和进一步调查。信号冲突指示电短路，电短路在设计分析中通常指向错误。

设计分析工作站提供设施用于浏览和检查信号冲突。该设施包括弹出式视图，其中至少一个信号冲突位置在弹出式视图中显示。优选地提供导航按钮用于浏览和检查冲突。所有信号冲突标记都具有附属的特定属性。这些属性包括具有“错误”键的属性，“错误”键具有“短”值。为每个冲突信号创建具有“信号”键和“信号标记”值的属性。指定冲突信号的注释对象的标记还可以通过工程分析员使用设计分析工作站来指定。通过锁定由不同工程分析员创建的注释对象来防止信号的传播。在这种情况下，优选地，标记信号冲突，但不传播信号值。

设计分析工作站还提供用于从互连的注释对象提取设计信息的设施。该设计信息的提取用于产生组件和连接的网表。网表是本领域所熟知的。

这里使用的术语仅是为了描述特定实施例的目的并且并不意图限制本发明。如这里使用的，单数形式“一”“一个”“该”也试图包括复数形式，除非上下文中另有清楚指示。将进一步理解的是在这个说明书中使用的术语“包含”和/或“包括”说明所述特征、整数、步骤、操作、元件、和/或组件的存在，但并不排除一个或多个其他特征、整数、步骤、操作、元件、组件、和/或及其组的存在或附加。

所附权利要求中的所有装置或步骤加上功能元件的对应的结构、材料、行为、以及等价物意图包括用于执行与具体要求保护的其他要求保护的元件结合的该功能的任何结构、材料、或行为。各种实施例的描述仅为说明和描述的目的而被呈现，并不意图穷举或是把本发明限于已公开的形式。在不脱离本发明的范围和主旨的情况下，许多修改和变化对本领域普通技术人员来说将是显而易见的。这里包括的各种实施例被选择和描述以便最好地解释本发明的原理和实际应用，并使得本领域其他普通技术人员能够理解各种实施例的本发明具有适合于预期的特定应用的各种修改。

Claims (18)

1.一种用于检查互补金属氧化物半导体（CMOS）集成电路（IC）的方法，该方法包括：

移除接触蚀刻停止层（CESL）上的CMOS IC的至少一些材料；

蚀刻CMOS IC达一时长以移除至少一些CESL；

检查CMOS IC以区分CESL的区域；以及

基于所区分的CESL的区域，确定CMOS IC的第一区域以及CMOS IC的第二区域，所述第一区域包括p沟道金属氧化物半导体器件（p-FET），所述第二区域包括n沟道金属氧化物半导体器件（n-FET）。

2.根据权利要求1的方法，进一步包括：

创建使用与用于CMOS IC的相同过程来制造的器件的横截面；以及

检查该横截面以确定横截面器件的p-FET与n-FET的不同CESL特性。

3.根据权利要求2的方法，进一步包括：

测量CESL的厚度；以及

基于CESL的厚度确定蚀刻COMS IC的所述时长。

4.根据权利要求1的方法，其中至少一些材料的所述移除包括从由湿蚀刻、干蚀刻、化学机械抛光（CMP）、化学抛光和机械抛光构成的组中选择的至少一种过程。

5.根据权利要求1的方法，其中所述时长是预定的时间段。

6.根据权利要求5的方法，其中所述预定的时间段在30和60秒之间。

7.根据权利要求1的方法，进一步包括：

判定不足以区分覆盖n-FET的CESL区域与覆盖p-FET的CESL区域的CESL被蚀刻掉；以及

使用另一时间段来重新蚀刻CMOS IC以移除至少另外一些CESL。

8.根据权利要求7的方法，其中另一时间段小于或等于所述时长。

9.根据权利要求1的方法，其中所述蚀刻使用湿蚀刻过程。

10.根据权利要求9的方法，其中所述湿蚀刻过程使用水，氢氟酸和乙酸的混合物。

11.根据权利要求1的方法，其中CMOS IC的检查利用扫描电子显微镜。

12.根据权利要求1的方法，其中确定第一区域和第二区域包括：

发现与具有第一特性的CESL关联的第一器件占用面积；

发现与具有第二特性的CESL关联第二器件占用面积；以及

确定第一器件占用面积是第一区域以及确定第二器件占用面积是第二区域。

13.根据权利要去12的方法，其中第一特性是保留的第一CESL数量以及第二特性是保留的第二CESL数量，其中第二CESL数量小于第一CESL数量。

14.根据权利要求13的方法，其中第二CESL数量是没有CESL。

15.根据权利要求1的方法，其中确定第一区域和第二区域包括：

发现有至少一些CESL保留的第一器件占用面积；

发现没有有CESL保留的第二器件占用面积；以及

确定第一器件占用面积是第一区域以及确定第二器件占用面积是第二区域。

16.根据权利要求1的方法，其中确定第一区域和第二区域包括：

发现几乎没有CESL保留的第一器件占用面积；

发现具有比第一器件占用面积更多的CESL保留的第二器件占用面积；以及

确定第一器件占用面积是第一区域以及确定第二器件占用面积是第二区域。

17.根据权利要求1的方法，其中CMOS IC包括n-FET和p-FET，两者都建立在非传导材料层的顶部上。

18.根据权利要求17的方法，其中非传导材料层在硅衬底的顶部上。