CN104103686B - 半导体结构、mosfet存储单元阵列及该阵列的形成方法 - Google Patents

半导体结构、mosfet存储单元阵列及该阵列的形成方法 Download PDF

Info

Publication number
CN104103686B
CN104103686B CN201310115335.3A CN201310115335A CN104103686B CN 104103686 B CN104103686 B CN 104103686B CN 201310115335 A CN201310115335 A CN 201310115335A CN 104103686 B CN104103686 B CN 104103686B
Authority
CN
China
Prior art keywords
mosfet
memory cell
substrate
cell array
array
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310115335.3A
Other languages
English (en)
Other versions
CN104103686A (zh
Inventor
吴冠纬
张耀文
杨怡箴
卢道政
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Macronix International Co Ltd
Original Assignee
Macronix International Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macronix International Co Ltd filed Critical Macronix International Co Ltd
Priority to CN201310115335.3A priority Critical patent/CN104103686B/zh
Publication of CN104103686A publication Critical patent/CN104103686A/zh
Application granted granted Critical
Publication of CN104103686B publication Critical patent/CN104103686B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明公开了一种半导体结构、MOSFET存储单元阵列及该阵列的形成方法，该半导体结构具有：一MOSFET；及一衬底，其容置所述MOSFET。所述MOSFET在所述衬底中具有一栅极、一源极及一漏极。围绕所述MOSFET的一第一衬底区域以应力增强剂掺杂，其中所述应力增强剂经组态以在所述MOSFET的通道中产生一张应力，且所述张应力是沿着通道宽度方向。

Description

半导体结构、MOSFET存储单元阵列及该阵列的形成方法
技术领域
本发明大体上是关于半导体结构，且更特定言的，是关于MOSFET结构、MOSFET存储单元阵列及该阵列的形成方法。
背景技术
阈值电压为估计MOSFET的特性的重要参数。一般而言，其可用于判定在施加了偏压时MOSFET何时接通。对于一些非易失性存储装置(诸如，EEPROM或闪存)而言，阈值电压用于判定存储单元的状态以便决定所述存储单元是处于「写入」状态抑或「擦除」状态。在晶体管密度攀升的当前趋势下，将芯片内的存储单元阈值电压的偏差最小化对于确保一致且均一的效能为更佳的。
阈值电压分布对于MLC(多位阶存储单元)存储单元或存储单元阵列为较重要的。图1说明4位快闪MLC阵列的阈值电压的分布。MLC存储单元通过将晶体管的浮动栅极充电至诸如「1」、「2」、「3」及「4」的四个不同电压电平而储存四个不同电压。因此，4位快闪MLC存储单元可根据储存于浮动栅极中的电荷而储存四个不同写入状态。不幸的是，在已知配置的情况下，第一状态的阈值电压Vt1或称为初始状态阈值电压通常具有较宽分布的MLC阵列(11至14分别表示阵列中的不同存储单元的初始电压状态)且初始状态的部分可能与第二状态重叠。初始状态与其相邻状态间的窗口损失可使得一些存储单元难以区别开或给出错误读出信号。因此，需要有关使MOSFET半导体结构(尤其初始状态阈值电压)的阈值电压分布变窄的改良。
发明内容
电流-电压(漏极饱和电压ID对栅极电压VG)为MOSFET装置的特性。通常，斜率可简化为由装置的通道的跨导Gm来表示。在较大Gm的情况下，Vt分布较收敛。Gm可定义为：
其中μ为在通道中行进的载子的迁移率。在理解所述特性的情况下，可通过提高载子迁移率μ来改良装置的跨导。本发明的目标为提高MOSFET装置通道中的载子迁移率，且因此可达成较收敛的Vt分布。
本发明的目标为通过增强通道中的载子迁移率以便具有较收敛的阈值电压分布来减小半导体存储单元(尤其MOSFET或非易失性存储器例如只读存储器或闪存)的阈值电压窗口损失的方法及半导体结构。
在一些实施例中，存储单元主要构造为：NMOS，其中电子为多数载子；及衬底，其为p型以容置存储单元。此外，例示性地说明存储器阵列而不限制本发明的范畴。
根据本发明，存储单元的通道处于张应力下，以使得较高载子迁移率可得以达成。在一些实施例中，小于衬底基质原子的稳定杂质离子注入至衬底中的第一衬底区域中，其中所述第一区域位于存储单元的通道间。
在一些特定实施例中，所述衬底为硅，且所述杂质离子为碳。通道特定沿着存储器阵列的字线。所述第一衬底区域位于字线间。在一些实施例中，所述张应力是沿着通道宽度方向。
在某些特定的实施例中，存储器阵列是一个埋入扩散阵列，其中在第一衬底区域不存在结构如STI或LOCOS。隔离的设置是通过第一区域的离子注入来增加衬底的片电阻。
在另一态样中，本发明提供一种用于在MOSFET存储单元的通道中产生张应力的方法。在一些实施例中，将碳离子注入至MOSFET存储单元的硅衬底中。在注入工艺期间排除所述存储单元的通道。在所述碳注入的后引入热工艺以便在这些通道间形成碳化硅。
附图说明
图1为一典型MLC存储单元阵列具有局部电荷捕捉的阈值电压分布图；
图2为根据一个实施例的一单元MOS结构的俯视图；
图3A为根据一个实施例的方法的流程图；
图3B为一个实施例的MOS结构的剖面示意图；
图4A为一个实施例的一MOSFET存储单元具有埋入扩散阵列的俯视图；
图4B为一个实施例的一MOSFET存储单元阵列的剖面示意图；
图4C为一个实施例的一MOSFET存储单元阵列的剖面示意图；
图5为根据一个实施例的一MLC的阈值电压分布图。
主要元件符号说明：
10 MOS结构
40 MOSFET存储单元阵列
100 衬底
101 栅极
102 源极
103 漏极
110 第一衬底区域
115 通道
305 掩模
400 衬底
401 栅极/字线
402 条带/掺杂区域
404 导电线
405 单位MOSFET存储单元
410 区域/掺碳区域/衬底区域
415 张应力通道
L 长度
W 宽度
10 MOS结构
40 MOSFET存储单元阵列
100 衬底
101 栅极
102 源极
103 漏极
110 第一衬底区域
115 通道
305 掩模
400 衬底
401 栅极/字线
402 条带/掺杂区域
403 导电薄膜
404 导电线
405 单位MOSFET存储单元
具体实施方式
将根据附图来描述本发明。
下文参看附图来更全面描述本发明的实施例，这些附图形成本发明的一部分，且以说明方式展示可实践本发明的具体例示性实施例。然而，本发明可按照许多不同形式来体现，且不应解释为限于本文中所阐述的实施例；实际上，这些实施例经提供以使得本发明将为全面且完整的，且将向熟习此项技术者全面传达本发明的范畴。如本文中所使用，术语「或」为包括性「或」运算子，且等效于术语「及/或」，除非上下文另有清楚描述。此外，在整个说明书中，「一」及「所述」的含义包括多个引用。
存储单元阵列用作例示性结构以说明以下实施例，但不应理解为限制本发明。一般熟习此项技术者应了解，本发明可应用于任何MOSFET结构，且在一些特定实施例中，n型MOSFET结构为较佳的。
图2说明MOS结构10的单位存储单元的俯视图。具有第一导电类型的衬底100经组态以容置MOS结构10，且所述MOS结构具有栅极101、源极102及漏极103。第一衬底区域110为围绕栅极线、源极及漏极的区域。第一衬底区域110可以是一个埋入扩散区域且不具有任何隔离结构例如STI或LOCOS的配置。第一衬底区域110的片电阻可以利用离子注入衬底来操纵。通常情况下，较高的片电阻是较佳的，用以保持MOS结构10与任何邻近元件的隔离。栅极101安置在衬底上以形成MOS结构的栅极。源极102及漏极103分别为具有第二导电类型的掺杂区域，其中所述第二类型与所述第一导电类型相反。在大于MOS结构10的阈值电压的偏压电压施加在栅极101上时，源极102与漏极103间的所述衬底中的通道可变得导电。所述通道具有长度L及宽度W。第一衬底区域110以应力增强剂掺杂，其中所述增强剂的大小小于衬底基质原子。可视情况选择热退火工艺，以便形成包括衬底基质元素及增强剂且经组态以在MOS结构10的通道中产生张应力的化合物或晶体。
在一些实施例中，碳用作应力增强剂，且硅为衬底基质原子。处理流程可描绘于图3A中，且图3B为沿着线AA′的MOS结构10的剖面示意图。在步骤302中，安置掩模305以覆盖栅极101。在步骤304中，将碳离子或原子插入至第一衬底区域110中。通过诸如离子注入或扩散的各种方式来实现将碳插入至衬底中的方法。在步骤306中，引入热退火工艺以提供能量来在硅与碳间形成键能。在一些特定实施例中，在退火工艺的后在衬底中形成了结晶结构碳化硅。结晶碳化硅可包括六边形(诸如，2H、4H或6H SiC)、菱形(诸如，15R或21R SiC)或立方形(诸如，3C SiC)。新形成的SiC化合物或晶体与硅衬底间的晶格失配在衬底中产生应力，且大体上在通道115中产生张应力。在一些实施例中，所述张应力是沿着通道宽度方向，所述长度垂直于所述通道宽度方向。在栅极101处于足够大而使得通道115导电的偏压下时，通道中的多数载子能够在张应力通道115中行进。因此，增强了载子的迁移率μ。在一些实施例中，栅极101可为包括至少一电荷捕捉层及一多晶硅栅极。在一些实施例中，电荷捕捉层可以是介电质叠层如ONO(氧化物、氮化物、氧化物)，所述电荷捕捉层用于局部方式捕捉电荷。在一些实施例中，碳浓度介于0.5％与2.5％间。在一些实施例中，碳浓度介于1％与1.6％间。
图4A为MOSFET存储单元阵列40的俯视图，其中存储单元阵列40具有衬底400及多个平行导电线404。条带402描绘衬底400中的掺杂区域，其导电类型不同于衬底400。阵列40可由多个单位MOSFET存储单元405(虚线环形)构成。图4B为沿着线BB′的截面图。导电线404电耦接至存储单元405的一导电薄膜403，其中所述的导电薄膜403可作为存储单元405的栅极，且掺杂区域402为源极或漏极。在本实施例中，存储单元401包括一ONO薄膜叠层407用来作为储存捕获电荷于两侧，以及一在导电线404与ONO薄膜叠层407间的薄膜叠层407。在一些实施例中，导电线404间的区域410为掺碳的并且不具有任何隔离结构例如STI或LOCOS的配置。第一衬底区域410的片电阻可以利用离子注入衬底来操纵。通常情况下，较高的片电阻是较佳的，用以维持导电线间的隔离。碳的原子浓度为硅的约1％至1.6％。衬底中的碳可在热退火的后进一步形成SiC化合物或晶体。在一些特定实施例中，MOSFET存储单元为n型MOS，亦即，掺杂区域402为n型。
在另一实施例中，MOSFET存储单元阵列为基于硅的虚接地阵列结构。导电线为字线且以平行方式配置，且经组态以将所驱动的偏压传送至每一字线电耦接的每一单位存储单元的栅极。通道415形成于衬底400中且位于栅极401的下。衬底区域410(即，字线401间的区域)以1％与1.6％间的原子浓度以碳掺杂。硅衬底中的碳可在引入热退火工艺的后形成SiC化合物或晶体。归因于晶格失配，在硅衬底中具有较大体积的SiC结构可沿着y方向挤压字线，且因此沿着字线方向的张应力形成于通道415中。因为栅极401的下的通道处于张应力下，所以载子的迁移率提高。
在前述实施例中，存储单元阵列可为存储单元阵列或NROM存储单元阵列。此外，通过热退火，SiC结构形成于掺碳区域中且产生每一存储单元的张应力通道415，因此，载子迁移率可提高。在一些实施例中，存储单元为以氮为基础的非易失性MLC存储单元。
图4C描述一以氮为基础的非易失性MLC存储单元沿字线的剖面图。所述的存储单元具有一ONO叠层407，其中所述的ONO叠层407是电荷捕捉层。一导电薄膜403例如一多晶硅层在ONO叠层407上，导电薄膜403是所述的存储单元的控制栅极。所述的存储单元也位于两个位区域408上，所以所述的ONO叠层的两端可分别储存一个位。
图5展示MLC(多位阶存储单元)掺碳NMOS非易失性阵列的阈值电压分布图。此处应注意，本发明中的MLC不仅限于具有四个状态；视需要，其亦可具有四个以上状态。显而易见的是，掺碳MLC阵列展现比如图1所示的已知MLC阵列收敛的VT分布曲线。阈值电压的较窄分布可使得第一状态「1」可与其它状态区别开。
已在上述实例及描述中充分描述本发明的方法及特征。应理解，不偏离本发明的精神的任何修改或改变意欲涵盖在本发明的保护范畴内。

Claims (20)

1.一种半导体结构，其包含：
一MOSFET，其在一衬底中包含一栅极、一源极及一漏极；及
围绕所述MOSFET的一第一衬底区域以一应力增强剂掺杂，其中所述应力增强剂经组态以在所述MOSFET的通道中产生一张应力，且所述张应力是沿着通道宽度方向，该通道宽度方向系垂直于源极及漏极方向。
2.如权利要求1的结构，其中所述MOSFET为n型。
3.如权利要求1的结构，其中所述应力增强剂为碳。
4.如权利要求1的结构，其中碳浓度介于1％与1.6％间。
5.如权利要求1的结构，其进一步包含在所述第一衬底区域中的碳化硅化合物或晶体。
6.一种MOSFET存储单元阵列，其包含：
一衬底；
多条导电线，其位于所述衬底上，其中这些导电线是以一平行方式配置；
多条内埋式掺杂条带，其位于所述衬底中，其中这些内埋式掺杂条带与这些导电线交叉；及
一第一衬底区域，其位于这些导电线间，以一应力增强剂掺杂，所述应力增强剂经组态以在MOSFET存储单元的通道中产生一张应力，其中所述张应力的方向是沿着所述通道宽度的方向，该通道宽度方向系垂直于源极及漏极方向。
7.如权利要求6的MOSFET存储单元阵列，其中MOSFET为n型。
8.如权利要求6的MOSFET存储单元阵列，其中所述应力增强剂为碳。
9.如权利要求6的MOSFET存储单元阵列，其中碳浓度介于1％与1.6％间。
10.如权利要求6的MOSFET存储单元阵列，其中所述MOSFET存储单元阵列为一以氮为基础的非易失性存储单元阵列。
11.如权利要求10的MOSFET存储单元阵列，其中所述导电线为一字线。
12.如权利要求6的MOSFET存储单元阵列，其进一步包含在所述第一衬底区域中的碳化硅化合物或晶体。
13.如权利要求6的MOSFET存储单元阵列，其中所述MOSFET存储单元阵列为一虚接地阵列。
14.如权利要求13的MOSFET存储单元阵列，其进一步包含在所述第一衬底区域中的碳化硅化合物或晶体。
15.如权利要求14的MOSFET存储单元阵列，其中所述第一衬底区域中的所述碳化硅化合物或晶体为电阻阻抗。
16.一种形成一以氮为基础的非易失性存储单元阵列的方法，所述方法包含：
安置掩模以覆盖存储单元的栅极、源极及漏极；
将应力增强剂插入至位于所述阵列的字线间的一第一衬底区域中；及退火以在所述第一衬底区域中形成一由所述应力增强剂及衬底基质原子构成的化合物或晶体。
17.如权利要求16的方法，其中所述应力增强剂为碳。
18.如权利要求16的方法，其中增强剂浓度介于1％与1.6％间。
19.如权利要求16的方法，其中所述插入工艺是通过一离子注入来实施。
20.如权利要求16的方法，其中所述化合物或晶体是以碳化硅形成。
CN201310115335.3A 2013-04-03 2013-04-03 半导体结构、mosfet存储单元阵列及该阵列的形成方法 Active CN104103686B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310115335.3A CN104103686B (zh) 2013-04-03 2013-04-03 半导体结构、mosfet存储单元阵列及该阵列的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310115335.3A CN104103686B (zh) 2013-04-03 2013-04-03 半导体结构、mosfet存储单元阵列及该阵列的形成方法

Publications (2)

Publication Number Publication Date
CN104103686A CN104103686A (zh) 2014-10-15
CN104103686B true CN104103686B (zh) 2017-03-01

Family

ID=51671670

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310115335.3A Active CN104103686B (zh) 2013-04-03 2013-04-03 半导体结构、mosfet存储单元阵列及该阵列的形成方法

Country Status (1)

Country Link
CN (1) CN104103686B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101087002A (zh) * 2006-06-09 2007-12-12 国际商业机器公司 具有应力器件沟道的半导体结构及其形成方法
CN101740516A (zh) * 2008-11-11 2010-06-16 株式会社瑞萨科技 半导体器件及其制造方法
US7759213B2 (en) * 2008-08-11 2010-07-20 International Business Machines Corporation Pattern independent Si:C selective epitaxy

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101087002A (zh) * 2006-06-09 2007-12-12 国际商业机器公司 具有应力器件沟道的半导体结构及其形成方法
US7759213B2 (en) * 2008-08-11 2010-07-20 International Business Machines Corporation Pattern independent Si:C selective epitaxy
CN101740516A (zh) * 2008-11-11 2010-06-16 株式会社瑞萨科技 半导体器件及其制造方法

Also Published As

Publication number Publication date
CN104103686A (zh) 2014-10-15

Similar Documents

Publication Publication Date Title
US7057931B2 (en) Flash memory programming using gate induced junction leakage current
US6977209B2 (en) Method of manufacturing non-volatile semiconductor memory device and method for controlling same
US7615821B2 (en) Charge trap memory with avalanche generation inducing layer
US6995423B2 (en) Memory device having a P+ gate and thin bottom oxide and method of erasing same
TWI408800B (zh) 非揮發性記憶體單元及其製造方法
TWI296440B (en) Nov-volatile memory and method of forming thereof
JP2011155266A (ja) 不揮発性メモリセル、これを有するメモリアレイ、並びに、セル及びアレイの操作方法
US7652320B2 (en) Non-volatile memory device having improved band-to-band tunneling induced hot electron injection efficiency and manufacturing method thereof
US7688642B2 (en) Non-volatile memory device and method for programming/erasing the same
CN102187460B (zh) 多晶体管存储单元
CN104103686B (zh) 半导体结构、mosfet存储单元阵列及该阵列的形成方法
CN106206748A (zh) Sonos器件及其制造方法
US10586705B2 (en) Fluorine doped non-volatile memory cells and methods for forming the same
Wu et al. Novel twin poly-Si thin-film transistors EEPROM with trigate nanowire structure
US7200046B2 (en) Low power NROM memory devices
TWI565070B (zh) 半導體結構
US9281195B2 (en) Semiconductor structure
Lin et al. Two-bit/four-level Pr2O3 trapping layer for silicon-oxide-nitride-oxide-silicon-type flash memory
KR100771790B1 (ko) Ｓｏｎｏｓ 플래쉬 메모리 소자 및 그의 제조방법
CN100386883C (zh) 非易失性存储单元及其操作方法与非易失性内存
Breitwisch et al. A novel CMOS compatible embedded nonvolatile memory with zero process adder
US9466489B2 (en) Process for forming edge wordline implants adjacent edge wordlines
CN105990365B (zh) 存储元件及其制造方法
US7638393B2 (en) Non-volatile memory device including nitrogen pocket implants and methods for making the same
JP2011139081A (ja) 不揮発性メモリセル、これを有するメモリアレイ、並びに、セル及びアレイの操作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant