CN104102260B - 双电源供电系统 - Google Patents

Abstract

本发明公开了一种双电源供电系统，该系统包括电压比较器和低压差线性稳压器，电压比较器根据第一电源和第二电源的比较结果产生控制信号，低压差线性稳压器根据控制信号对第一电源和/或第二电源进行低压差线性稳压，其中低压差线性稳压器包括第一晶体管、第二晶体管、第一开关、电流镜电路以及稳压电路，当电压比较器输出控制信号控制第一开关的动端与第一开关的第二不动端连接时，第一晶体管在电流镜电路和第二电压的作用下导通，第二晶体管在第一晶体管产生的偏置电压的作用下导通，以使第一电源经第二晶体管输出至稳压电路。通过上述方式，本发明能够减少芯片的面积和电路的复杂度，有效降低设计成本。

Description

双电源供电系统

技术领域

本发明涉及电子技术领域，特别是涉及一种双电源供电系统。

背景技术

随着科技的发展，越来越多的芯片使用双电源供电，这意味着芯片可以在任何一个电源下工作，也可以在两个电源都存在时工作。这就要求电源电路设计成两套，即每个电源端使用自己的电源模块，然后再供给其他电路使用。目前的双电源芯片为了节省面积，将两个电源所分别使用的稳压电路进行了部分复用，具体如图1中所示。但由于两个电源VCC1、VCC2的功率管P4和P5的输出接在一起，电流倒灌会破坏外部电路，容易造成功耗浪费。因此，增加了四个晶体管P0-P3来防止电流倒灌到电源端口，但是这就增加了芯片面积。由于要传输足够大的电流，这四个晶体管的面积会比较大，造成芯片面积的浪费，同时都需要做较复杂的处理电路来解决电流倒灌的问题，增加了额外的开销。

综上所述，有必要提供一种双电源供电系统以解决上述问题。

发明内容

本发明主要解决的技术问题是提供一种双电源供电系统，能够减少芯片的面积和电路的复杂度，有效降低设计成本。

为解决上述技术问题，本发明采用的一个技术方案是：提供一种双电源供电系统，双电源供电系统包括电压比较器和低压差线性稳压器，电压比较器根据第一电源和第二电源的比较结果产生控制信号，低压差线性稳压器根据控制信号对第一电源和/或第二电源进行低压差线性稳压，其中低压差线性稳压器包括第一晶体管、第二晶体管、第一开关、电流镜电路以及稳压电路，第一晶体管的输入端和第二晶体管的输入端连接第一电源，第一晶体管的控制端和第二晶体管的控制端连接第一开关的动端，第一开关的第一不动端连接第一电压，第一开关的第二不动端连接第一晶体管的输出端，第一晶体管的输出端经电流镜电路连接第二电压，第二晶体管的输出端连接稳压电路；其中，低压差线性稳压器进一步包括第三晶体管、第四晶体管、第二开关，第三晶体管的输入端和第四晶体管的输入端连接第二电源，第三晶体管的控制端和第四晶体管的控制端连接第二开关的动端，第二开关的第一不动端连接第一电压，第二开关的第二不动端连接第三晶体管的输出端，第三晶体管的输出端经电流镜电路连接第二电压，第四晶体管的输出端连接稳压电路；当第一电源和第二电源之间的差值小于预定阈值时，电压比较器输出控制信号控制第一开关的动端与第一开关的第二不动端连接，第二开关的动端与第二开关的第二不动端连接，当第一电源和第二电源之间的差值大于预定阈值且第一电源大于第二电源时，电压比较器输出控制信号控制第一开关的动端与第一开关的第二不动端连接，第二开关的动端与第二开关的第一不动端连接，当第一电源和第二电源之间的差值大于预定阈值且第二电源大于第一电源时，电压比较器输出控制信号控制第一开关的动端与第一开关的第一不动端连接，第二开关的动端与第二开关的第二不动端连接。

其中，当电压比较器输出控制信号控制第一开关的动端与第一开关的第一不动端连接时，第一晶体管和第二晶体管在第一电压的作用下截止，当电压比较器输出控制信号控制第一开关的动端与第一开关的第二不动端连接时，第一晶体管在电流镜电路和第二电压的作用下导通，第二晶体管在第一晶体管产生的偏置电压的作用下导通，以使第一电源经第二晶体管输出至稳压电路。

其中，第一晶体管和第二晶体管都为PMOS晶体管，第一晶体管和第二晶体管的输入端对应于PMOS晶体管的源极，第一晶体管和第二晶体管的控制端对应于PMOS晶体管的栅极，第一晶体管和第二晶体管的输出端对应于PMOS晶体管的漏极。

其中，当电压比较器输出控制信号控制第二开关的动端与第二开关的第一不动端连接时，第三晶体管和第四晶体管在第一电压的作用下截止，当电压比较器输出控制信号控制第二开关的动端与第二开关的第二不动端连接时，第三晶体管在电流镜电路和第二电压的作用下导通，第四晶体管在第三晶体管产生的偏置电压的作用下导通，以使第二电源经第四晶体管输出至稳压电路。

其中，第三晶体管和第四晶体管都为PMOS晶体管，第三晶体管和第四晶体管的输入端对应于PMOS晶体管的源极，第三晶体管和第四晶体管的控制端对应于PMOS晶体管的栅极，第三晶体管和第四晶体管的输出端对应于PMOS晶体管的漏极。

其中，稳压电路包括第一电阻、第二电阻、运算放大器，第五晶体管，第一电阻和第二电阻串联于第二晶体管和第四晶体的输出端与第二电压之间，运算放大器的第一输入端连接于第一电阻与第二电阻之间，运算放大器的第二输入端接收参考电压，运算放大器的输出端与第五晶体管的控制端连接，第五晶体管的输入端与第二晶体管和第四晶体的输出端连接，第五晶体管的输出端与第二电压连接。

其中，电流镜电路包括第六晶体管和第七晶体管，第六晶体管的控制端和第七晶体管的控制端连接，第六晶体管的输入端接收参考电流并与第六晶体管的控制端连接，第六晶体管的输出端与第二电压连接，第七晶体管的输入端与第一晶体管和第三晶体管的输出端连接，第七晶体管的输出端与第二电压连接。

其中，第五晶体管为NMOS晶体管，第五晶体管的输入端对应于NMOS晶体管的漏极，第五晶体管的控制端对应于NMOS晶体管的栅极，第五晶体管的输出端对应于NMOS晶体管的源极，运算放大器的第一输入端为正相输入端，运算放大器的第二输入端为反相输入端，第六晶体管和第七晶体管都为NMOS晶体管，第六晶体管和第七晶体管的输入端对应于NMOS晶体管的漏极，第六晶体管和第七晶体管的控制端对应于NMOS晶体管的栅极，第六晶体管和第七晶体管的输出端对应于NMOS晶体管的源极。

本发明的有益效果是：区别于现有技术的情况，本发明的双电源供电系统通过当电压比较器输出控制信号控制第一开关的动端与第一开关的第一不动端连接时，第一晶体管和第二晶体管在第一电压的作用下截止，当电压比较器输出控制信号控制第一开关的动端与第一开关的第二不动端连接时，第一晶体管在电流镜电路和第二电压的作用下导通，第二晶体管在第一晶体管产生的偏置电压的作用下导通，以使第一电源经第二晶体管输出至稳压电路，能够解决电流倒灌的问题，同时减少芯片的面积和电路的复杂度，有效降低设计成本。

附图说明

图1是现有技术低压差线性稳压器的电路结构示意图；

图2是本发明的双电源供电系统的结构示意图；

图3是图2中的低压差线性稳压器的第一实施例的电路结构示意图；

图4是图2中的低压差线性稳压器的第二实施例的电路结构示意图。

具体实施方式

下面结合附图和实施方式对本发明进行详细说明。

如图2所示，图2是本发明的双电源供电系统的结构示意图。双电源供电系统10包括电压比较器11和低压差线性稳压器12。电压比较器11与低压差线性稳压器12连接，其中电压比较器11将第一电源VCC1和第二电源VCC2进行比较，判断哪个电源较高或较低，然后根据比较结果产生控制信号控制需要哪个电源供电。低压差线性稳压器12根据控制信号对第一电源VCC1和/或第二电源VCC2进行低压差线性稳压，具体而言，在判断需要第一电源VCC1和第二电源VCC2同时供电时，低压差线性稳压器12根据控制信号对第一电源VCC1和第二电源VCC2同时进行低压差线性稳压，以使输出端VDD的电压值保持平稳。在判断需要第一电源VCC1供电时，低压差线性稳压器12根据控制信号对第一电源VCC1进行低压差线性稳压。在判断需要第二电源VCC2供电时，低压差线性稳压器12根据控制信号对第二电源VCC2进行低压差线性稳压。

进一步地，如图3所示，图3是图2中的低压差线性稳压器的第一实施例的电路结构示意图。低压差线性稳压器12包括第一晶体管PM1、第二晶体管PM2、第三晶体管PM3、第四晶体管PM4、第一开关S1、第二开关S2、稳压电路121以及电流镜电路122。

第一晶体管PM1的输入端和第二晶体管PM2的输入端连接第一电源VCC1，第一晶体管PM1的控制端和第二晶体管PM2的控制端连接第一开关S1的动端，第一开关S1的第一不动端连接第一电压VH，第一开关S1的第二不动端连接第一晶体管PM1的输出端，第一晶体管PM1的输出端经电流镜电路122连接第二电压VSS，第二晶体管PM2的输出端连接稳压电路121。第三晶体管PM3的输入端和第四晶体管PM4的输入端连接第二电源VCC2，第三晶体管PM3的控制端和第四晶体管PM4的控制端连接第二开关S2的动端，第二开关S2的第一不动端连接第一电压VH，第二开关S2的第二不动端连接第三晶体管PM3的输出端，第三晶体管PM3的输出端经电流镜电路122连接第二电压VSS，第四晶体管PM4的输出端连接稳压电路121。其中，第一晶体管PM1、第二晶体管PM2、第三晶体管PM3和第四晶体管PM4分别为PMOS晶体管。第一晶体管PM1、第二晶体管PM2、第三晶体管PM3和第四晶体管PM4的输入端对应于PMOS晶体管的源极，第一晶体管PM1、第二晶体管PM2、第三晶体管PM3和第四晶体管PM4的控制端对应于PMOS晶体管的栅极，第一晶体管PM1、第二晶体管PM2、第三晶体管PM3和第四晶体管PM4的输出端对应于PMOS晶体管的漏极。

进一步，稳压电路121包括第一电阻R1、第二电阻R2、运算放大器EA，第五晶体管NM1。第一电阻R1和第二电阻R2串联于第二晶体管PM2和第四晶体PM4的输出端与第二电压VSS之间，运算放大器EA的第一输入端连接于第一电阻R1与第二电阻R2之间，运算放大器EA的第二输入端接收参考电压VREF，运算放大器EA的输出端与第五晶体管NM1的控制端连接，第五晶体管NM1的输入端与第二晶体管PM2和第四晶体PM4的输出端连接，第五晶体管NM1的输出端与第二电压VSS连接。其中，第五晶体管NM1为NMOS晶体管，第五晶体管NM1的输入端对应于NMOS晶体管的漏极，第五晶体管NM1的控制端对应于NMOS晶体管的栅极，第五晶体管NM1的输出端对应于NMOS晶体管的源极。在本实施例中，第一电阻R1和第二电阻R2的阻值是根据实际需要而特定设置的，运算放大器EA的第一输入端为正相输入端，运算放大器EA的第二输入端为反相输入端。当然，在其他实施例中，运算放大器EA的第一输入端也可以为反相输入端，运算放大器EA的第二输入端为正相输入端，具体需要根据实际情况而定。

电流镜电路122包括第六晶体管NM2和第七晶体管NM3，第六晶体管NM2的控制端和第七晶体管NM3的控制端连接，第六晶体管NM2的输入端接收参考电流IREF并与第六晶体管NM2的控制端连接，第六晶体管NM2的输出端与第二电压VSS连接，第七晶体管NM3的输入端与第一晶体管PM1和第三晶体管PM3的输出端连接，第七晶体管NM3的输出端与第二电压VSS连接。其中，第六晶体管NM2和第七晶体管NM3为NMOS晶体管，第六晶体管NM2和第七晶体管NM3的输入端对应于NMOS晶体管的漏极，第六晶体管NM2和第七晶体管NM3的控制端对应于NMOS晶体管的栅极，第六晶体管NM2和第七晶体管NM3的输出端对应于NMOS晶体管的源极。

下面结合实施例对低压差线性稳压器12的工作原理进行说明。

在本实施例中，当第一电源VCC1和第二电源VCC2之间的差值大于预定阈值且第一电源VCC1大于第二电源VCC2时，电压比较器11输出控制信号控制第一开关S1的动端与第一开关S1的第二不动端连接，第二开关S2的动端与第二开关S2的第一不动端连接。其中，预定阈值为用户设定的值，具体数值根据实际需要而设定，在此不再赘述。当然，用户还可以根据实际需要根据控制信号控制第一开关S1和第二开关S2的动端与第一不动端和第二不动端之间的连接，在此不再赘述。

第一开关S1的动端与第一开关S1的第二不动端连接时，第一晶体管PM1和第二晶体管PM2的栅极与电流镜电路122连接，电流镜电路122为第一晶体管PM1的栅极提供一参考电流IREF，由此，第一晶体管PM1在电流镜电路122和第二电压VSS的作用下导通。其中，第二电压VSS为地电压或者电源的负极。同时，第一晶体管PM1导通后，在第一晶体管PM1的栅极产生偏置电压，其偏置电压的电压值小于第一电源VCC1的电压值，由此第二晶体管PM2在偏置电压的作用下导通，使得第一电源VCC1经第二晶体管PM2输出至稳压电路121。

第二开关S2的动端与第二开关S2的第一不动端连接时，第三晶体管PM3和第四晶体管PM4的栅极连接到第一电压VH，其中第一电压VH的电压值为第一电源VCC1和第二电源VCC2中较高的电压值，由此第三晶体管PM3和第四晶体管PM4的栅极的电压值高于源极的电压值，第三晶体管PM3和第四晶体管PM4在第一电压VH的作用下截止，则第二电源VCC2不经第四晶体管PM4输出至稳压电路121。

在本实施例中，第一晶体管PM1、第二晶体管PM2、第三晶体管PM3和第四晶体管PM4为PMOS晶体管，第一晶体管PM1和第三晶体管PM3产生的偏置电压使第二晶体管PM2和第四晶体管PM4导通。

当第一电源VCC1和第二电源VCC2之间的差值大于预定阈值且第二电源VCC2大于第一电源VCC1时，电压比较器11输出控制信号控制第一开关S1的动端与第一开关S1的第一不动端连接，第二开关S2的动端与第二开关S2的第二不动端连接。

第一开关S1的动端与第一开关S1的第一不动端连接时，第一晶体管PM1和第二晶体管PM2的栅极连接到第一电压VH，由于第一电压VH的电压值为第一电源VCC1和第二电源VCC2中较高的电压值，即第一晶体管PM1和第二晶体管PM2的栅极电压值高于源极电压值，则第一晶体管PM1和第二晶体管PM2在第一电压VH的作用下截止，第一电源VCC1不经第二晶体管PM2输出至稳压电路121。

第二开关S2的动端与第二开关S2的第二不动端连接时，第三晶体管PM3和第四晶体管PM4的栅极与电流镜电路122连接，电流镜电路122为第三晶体管PM3的栅极提供一参考电流IREF，则第三晶体管PM3在电流镜电路122和第二电压VSS的作用下导通。同时，第三晶体管PM3导通后，在第三晶体管PM3的栅极产生偏置电压，第四晶体管PM4在偏置电压的作用下导通，使得第二电源VCC2经第四晶体管PM4输出至稳压电路121。

当第一电源VCC1和第二电源VCC2之间的差值小于预定阈值时，电压比较器11输出控制信号控制第一开关S1的动端与第一开关S1的第二不动端连接，第二开关S2的动端与第二开关S2的第二不动端连接。由于第一开关S1的动端连接到第一开关S1的第二不动端和第二开关S2的动端连接到第二开关S2的第二不动端，则第一晶体管PM1、第二晶体管PM2、第三晶体管PM3和第四晶体管PM4的栅极与电流镜电路122连接。电流镜电路122分别为第一晶体管PM1和第三晶体管PM3提供参考电流IREF，第一晶体管PM1和第三晶体管PM3在电流镜电路122和第二电压VSS的作用下导通。同时，在第一晶体管PM1和第三晶体管PM3的栅极产生偏置电压，第二晶体管PM2和第四晶体管PM4在偏置电压的作用下导通，使得第一电源VCC1和第二电源VCC2分别经第二晶体管PM2和第四晶体管PM4输出至稳压电路121。

第一电源VCC1和/或第二电源VCC2分别经第二晶体管PM2和第四晶体管PM4输出至输出端VDD，稳压电路121会对输出端VDD电压值进行稳压。具体来说，当输出端VDD电压值变大时，则第二电阻R2两端的电压也变大，同时，运算放大器EA的正相输入端的输入电压也变大，运算放大器EA两输入端的电压差变大，由此可得运算放大器EA的输出端的电压变大，即第五晶体管NM1的栅极电压变大，而VSS电压值不变，使得第五晶体管NM1的电流增大，则输出端VDD电压值变小，从而保持输出端VDD的电压值稳定。反之则相同道理，在此不再赘述。

在本实施例中，本实施例通过第一晶体管PM1和第三晶体管PM3控制第二晶体管PM2和第四晶体管PM4的导通实现对输出端VDD电压值管理，能够减少芯片的面积，有效降低设计成本。

如图4所示，图4是图2中的低压差线性稳压器的第二实施例的电路结构示意图。低压差线性稳压器22包括第一晶体管PM5、第二晶体管PM6、第三晶体管PM7、第一开关S3、第二开关S4、稳压电路221和电流镜电路222。

在本实施例中，第一晶体管PM5、第二晶体管PM6、第一开关S3、稳压电路221和电流镜电路222与图3中所述的第一晶体管PM1、第三晶体管PM3、第一开关S1、稳压电路121和电流镜电路122一一对应，其工作原理也相同，在此就不再赘述。主要区别是：第三晶体管PM7的输入端连接第二电源VCC2，第三晶体管PM7的控制端连接第二开关S4的动端，第三晶体管PM7的输出端连接稳压电路221，第二开关S4的第一不动端连接第一电压VH，第二开关S4的第二不动端连接第二电压VSS。其中，第三晶体管PM7为普通PMOS晶体管，第三晶体管PM7的输入端对应于PMOS晶体管的源极，第三晶体管PM7的控制端对应于PMOS晶体管的栅极，第三晶体管PM7的输出端对应于PMOS晶体管的漏极。

当电压比较器11输出控制信号控制第二开关S4的动端与第二开关S4的第一不动端连接时，第三晶体管PM7在第一电压VH的作用下截止。当电压比较器11输出控制信号控制第二开关S4的动端与第二开关S4的第二不动端连接时，第三晶体管PM7在第二电压VSS的作用下导通，以使第二电源VCC2经第三晶体管PM7输出至稳压电路221。

在本实施例中，本实施例中第二电源VCC2不再使用功率管供电，而是直接将第三晶体管PM7当作开关，能够提高第二电源VCC2的供电能力以及可接受第二电源VCC2最低供电电压，同时可以使得输出端VDD得到一个接近第二电源VCC2的电压值。

综上所述，本发明的双电源供电系统通过当电压比较器输出控制信号控制第一开关的动端与第一开关的第一不动端连接时，第一晶体管和第二晶体管在第一电压的作用下截止，当电压比较器输出控制信号控制第一开关的动端与第一开关的第二不动端连接时，第一晶体管在电流镜电路和第二电压的作用下导通，第二晶体管在第一晶体管产生的偏置电压的作用下导通，以使第一电源经第二晶体管输出至稳压电路，能够解决电流倒灌的问题，同时减少芯片的面积和电路的复杂度，有效降低设计成本。

以上所述仅为本发明的实施方式，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。

Claims (8)

1.一种双电源供电系统，其特征在于，所述双电源供电系统包括电压比较器和低压差线性稳压器，所述电压比较器根据第一电源和第二电源的比较结果产生控制信号，所述低压差线性稳压器根据所述控制信号对所述第一电源和/或所述第二电源进行低压差线性稳压，其中所述低压差线性稳压器包括第一晶体管、第二晶体管、第一开关、电流镜电路以及稳压电路，所述第一晶体管的输入端和所述第二晶体管的输入端连接所述第一电源，所述第一晶体管的控制端和所述第二晶体管的控制端连接所述第一开关的动端，所述第一开关的第一不动端连接第一电压，所述第一开关的第二不动端连接所述第一晶体管的输出端，所述第一晶体管的输出端经所述电流镜电路连接第二电压，所述第二晶体管的输出端连接所述稳压电路；

其中，所述低压差线性稳压器进一步包括第三晶体管、第四晶体管、第二开关，所述第三晶体管的输入端和所述第四晶体管的输入端连接所述第二电源，所述第三晶体管的控制端和所述第四晶体管的控制端连接所述第二开关的动端，所述第二开关的第一不动端连接所述第一电压，所述第二开关的第二不动端连接所述第三晶体管的输出端，所述第三晶体管的输出端经所述电流镜电路连接所述第二电压，所述第四晶体管的输出端连接所述稳压电路；

当所述第一电源和所述第二电源之间的差值小于预定阈值时，所述电压比较器输出控制信号控制所述第一开关的动端与所述第一开关的第二不动端连接，所述第二开关的动端与所述第二开关的第二不动端连接，当所述第一电源和所述第二电源之间的差值大于预定阈值且所述第一电源大于所述第二电源时，所述电压比较器输出控制信号控制所述第一开关的动端与所述第一开关的第二不动端连接，所述第二开关的动端与所述第二开关的第一不动端连接，当所述第一电源和所述第二电源之间的差值大于预定阈值且所述第二电源大于所述第一电源时，所述电压比较器输出控制信号控制所述第一开关的动端与所述第一开关的第一不动端连接，所述第二开关的动端与所述第二开关的第二不动端连接。

2.根据权利要求1所述的双电源供电系统，其特征在于，当所述电压比较器输出控制信号控制所述第一开关的动端与所述第一开关的第一不动端连接时，所述第一晶体管和所述第二晶体管在所述第一电压的作用下截止，当所述电压比较器输出所述控制信号控制所述第一开关的动端与所述第一开关的第二不动端连接时，所述第一晶体管在所述电流镜电路和所述第二电压的作用下导通，所述第二晶体管在所述第一晶体管产生的偏置电压的作用下导通，以使所述第一电源经所述第二晶体管输出至所述稳压电路。

3.根据权利要求2所述的双电源供电系统，其特征在于，所述第一晶体管和所述第二晶体管都为PMOS晶体管，所述第一晶体管和所述第二晶体管的输入端对应于所述PMOS晶体管的源极，所述第一晶体管和所述第二晶体管的控制端对应于所述PMOS晶体管的栅极，所述第一晶体管和所述第二晶体管的输出端对应于所述PMOS晶体管的漏极。

4.根据权利要求2所述的双电源供电系统，其特征在于，当所述电压比较器输出控制信号控制所述第二开关的动端与所述第二开关的第一不动端连接时，所述第三晶体管和所述第四晶体管在所述第一电压的作用下截止，当所述电压比较器输出控制信号控制所述第二开关的动端与所述第二开关的第二不动端连接时，所述第三晶体管在所述电流镜电路和所述第二电压的作用下导通，所述第四晶体管在所述第三晶体管产生的偏置电压的作用下导通，以使所述第二电源经所述第四晶体管输出至所述稳压电路。

5.根据权利要求4所述的双电源供电系统，其特征在于，所述第三晶体管和所述第四晶体管都为PMOS晶体管，所述第三晶体管和所述第四晶体管的输入端对应于所述PMOS晶体管的源极，所述第三晶体管和所述第四晶体管的控制端对应于所述PMOS晶体管的栅极，所述第三晶体管和所述第四晶体管的输出端对应于所述PMOS晶体管的漏极。

6.根据权利要求1所述的双电源供电系统，其特征在于，所述稳压电路包括第一电阻、第二电阻、运算放大器，第五晶体管，所述第一电阻和所述第二电阻串联于所述第二晶体管和所述第四晶体的输出端与所述第二电压之间，所述运算放大器的第一输入端连接于所述第一电阻与所述第二电阻之间，所述运算放大器的第二输入端接收参考电压，所述运算放大器的输出端与所述第五晶体管的控制端连接，所述第五晶体管的输入端与所述第二晶体管和所述第四晶体的输出端连接，所述第五晶体管的输出端与所述第二电压连接。

7.根据权利要求6所述的双电源供电系统，其特征在于，所述电流镜电路包括第六晶体管和第七晶体管，所述第六晶体管的控制端和所述第七晶体管的控制端连接，所述第六晶体管的输入端接收参考电流并与所述第六晶体管的控制端连接，所述第六晶体管的输出端与所述第二电压连接，所述第七晶体管的输入端与所述第一晶体管和所述第三晶体管的输出端连接，所述第七晶体管的输出端与所述第二电压连接。

8.根据权利要求7所述的双电源供电系统，其特征在于，所述第五晶体管为NMOS晶体管，所述第五晶体管的输入端对应于所述NMOS晶体管的漏极，所述第五晶体管的控制端对应于所述NMOS晶体管的栅极，所述第五晶体管的输出端对应于所述NMOS晶体管的源极，所述运算放大器的第一输入端为正相输入端，所述运算放大器的第二输入端为反相输入端，所述第六晶体管和第七晶体管都为NMOS晶体管，所述第六晶体管和第七晶体管的输入端对应于所述NMOS晶体管的漏极，所述第六晶体管和第七晶体管的控制端对应于所述NMOS晶体管的栅极，所述第六晶体管和第七晶体管的输出端对应于所述NMOS晶体管的源极。