CN104076341B - 基于fpga和dsp的雷达回波实时模拟方法 - Google Patents

Abstract

本发明属于雷达回波模拟技术领域，特别涉及基于FPGA和DSP的雷达回波实时模拟方法。该方法包括以下步骤：步骤1，在FPGA芯片中预先存储以下数据：每个方位时刻雷达的位置坐标、矩形面目标场景中每个像素点的坐标和灰度值、距离向匹配函数的共轭项，根据FPGA芯片预先存储的数据，得出每个方位时刻矩形面目标场景中每个像素点对应的距离单元序号和方位向回波数据；步骤2，FPGA芯片将在步骤1中计算得到的两部分数据传输至DSP芯片，DSP芯片对来自FPGA芯片的数据进行数据整合，得出矩阵Η；步骤3，DSP芯片将矩阵Η传输至FPGA芯片，FPGA芯片根据矩阵Η的每列元素和距离向匹配函数的共轭项，得出雷达回波数据矩阵。

Description

基于FPGA和DSP的雷达回波实时模拟方法

技术领域

本发明属于雷达回波模拟技术领域，特别涉及基于FPGA和DSP的雷达回波实时模拟方法，可为成像系统设计和指标评估提供精确的回波数据并对SAR成像处理系统进行测试和检验。

背景技术

传统的SAR(Synthetic Aperture Radar合成孔径雷达)应用于侦查领域，回波数据只需要在单次仿真任务确定后生成即可，对回波仿真的时间没有严格的要求。大多数的回波模拟器都是基于PC(Personal Computer)平台的模拟，主要目的是为系统设计、成像和指标评估提供精确的回波数据。随着SAR应用领域的不断扩展，特别是在组合导航控制中的应用，SAR仿真参与闭环仿真实验中。SAR模拟器需要根据实时提供的雷达飞行航迹，实时地提供回波信号，以供闭环仿真中的反馈控制使用。在传统的PC机和工作站平台的SAR模拟系统中，由于其在模拟效率、数据传输和数据形式上的劣势，无法应用在实时仿真的环境中。

发明内容

本发明的目的在于提出基于FPGA和DSP的雷达回波实时模拟方法，以此实现实时模拟高速机动平台对自然场景录取回波。

为实现上述技术目的，本发明采用如下技术方案予以实现。

基于FPGA和DSP的雷达回波实时模拟方法包括以下步骤：

步骤1，利用FPGA芯片预先存储以下数据：每个方位时刻雷达的位置坐标、矩形面目标场景中每个像素点的坐标、矩形面目标场景中每个像素点的灰度值、距离向匹配函数的共轭项、雷达的载波波长、雷达回波第一个距离单元对应的斜距、雷达相邻两个距离单元对应的斜距差，根据FPGA芯片预先存储的数据，得出每个方位时刻矩形面目标场景中每个像素点对应的距离单元序号、以及每个方位时刻矩形面目标场景中每个像素点的方位向回波数据；

步骤2，FPGA芯片将每个方位时刻矩形面目标场景中每个像素点对应的距离单元序号、以及每个方位时刻矩形面目标场景中每个像素点的方位向回波数据传输至DSP芯片，DSP芯片对来自FPGA芯片的数据进行数据整合，得出矩阵Η；

步骤3，DSP芯片将矩阵Η传输至FPGA芯片，FPGA芯片根据矩阵Η的每列元素、以及距离向匹配函数的共轭项，得出雷达回波数据矩阵。

本发明的特点和进一步改进在于：

所述步骤1的具体子步骤为：

(1.1)利用FPGA芯片预先存储以下数据：第1方位时刻至第nan方位时刻雷达的位置坐标、矩形面目标场景中每个像素点的坐标、矩形面目标场景中每个像素点的灰度值、距离向匹配函数的共轭项、雷达的载波波长、雷达回波第一个距离单元对应的斜距、雷达相邻两个距离单元对应的斜距差，nan表示雷达方位点数；

每个方位时刻雷达的位置坐标包括：对应方位时刻雷达的横坐标、纵坐标和竖坐标，对应方位时刻雷达的竖坐标指对应方位时刻雷达的高度；矩形面目标场景中每个像素点的坐标包括：矩形面目标场景中对应像素点的横坐标、纵坐标和竖坐标，矩形面目标场景中对应像素点的竖坐标指：矩形面目标场景中对应像素点在雷达观测场景中的对应高度；

(1.2)FPGA芯片根据每个方位时刻雷达的位置坐标、矩形面目标场景中每个像素点的坐标，并按照以下公式计算出每个方位时刻矩形面目标场景中每个像素点相对雷达的斜距：

$R_{a,i}=\sqrt{{({\mathrm{AntX}}_a-x_i)}^2+{({\mathrm{AntY}}_a-y_i)}^2+{({\mathrm{AntZ}}_a-z_i)}^2}$

其中，R_a,i表示第a个方位时刻矩形面目标场景内第i个像素点相对雷达的斜距，a为整数且a∈[1,nan]，i为整数且i∈[1,N]，N为矩形面目标场景内像素点的个数；AntX_a表示第a个方位时刻雷达的横坐标，AntY_a表示第a个方位时刻雷达的纵坐标，AntZ_a表示第a个方位时刻雷达的竖坐标；x_i表示矩形面目标场景内第i个像素点的横坐标，y_i表示矩形面目标场景内第i个像素点的纵坐标，z_i表示矩形面目标场景内第i个像素点的竖坐标；

(1.3)FPGA芯片根据以下公式计算每个方位时刻矩形面目标场景中每个像素点的方位向相位、以及每个方位时刻矩形面目标场景中每个像素点对应的距离单元序号：

$P_{a,i}=\exp (-j\frac{4\mathrm{\π}}{{\mathrm{\λ}}_c}{R}_{a,i})$

M_a,i＝(R_a,i-R_min)/Δr

其中，P_a,i表示第a个方位时刻矩形面目标场景内第i个像素点的方位向相位，λ_c为雷达的载波波长；M_a,i表示第a个方位时刻矩形面目标场景内第i个像素点对应的距离单元序号，R_min表示雷达回波第一个距离单元对应的斜距，Δr表示雷达相邻两个距离单元对应的斜距差；

(1.4)FPGA芯片根据以下公式得出每个方位时刻矩形面目标场景中每个像素点的方位向回波数据：

A_a,i＝P_a,i×amp_i

其中，A_a,i表示第a个方位时刻矩形面目标场景内第i个像素点的方位向回波数据，amp_i为矩形面目标场景中第i个像素点的灰度值。

在步骤1中，第a个方位时刻矩形面目标场景内第i个像素点对应的距离单元序号为M_a,i，a为整数且a∈[1,nan]，nan表示雷达方位点数，i为整数且i∈[1,N]，N为矩形面目标场景内像素点的个数；第a个方位时刻矩形面目标场景内第i个像素点的方位向回波数据为A_a,i；

所述步骤2的具体子步骤为：

FPGA芯片将子步骤(1.3)得出的每个方位时刻矩形面目标场景中每个像素点对应的距离单元序号、以及子步骤(1.4)得出的每个方位时刻矩形面目标场景中每个像素点的方位向回波数据传输至DSP芯片；DSP芯片对来自FPGA芯片的数据进行数据整合；

DSP芯片对来自FPGA芯片的数据进行数据整合的过程为：在第a个方位时刻矩形面目标场景中第1个像素点的方位向回波数据A_a,1至第N个像素点的方位向回波数据A_a,N中，将具有距离单元序号的方位向回波数据进行相加，根据相加结果将第a个方位时刻矩形面目标场景中N个像素点的方位向回波数据整合为nrn个数据，按顺序将整合后的nrn个数据组成长度为nrn的列向量，所述长度为nrn的列向量为矩阵Η的第a列；将a从1至nan进行遍历，从而得出矩阵Η的每列元素。

所述步骤3的具体子步骤为：

(3.1)DSP芯片将矩阵Η传输至FPGA芯片，FPGA芯片对矩阵Η的每列元素作FFT运算，得出对应的变化后的列向量，矩阵Η第a列元素作傅里叶变换后变为列向量Η′(:,a)；a为整数且a∈[1,nan]，nan表示雷达方位点数；

(3.2)FPGA芯片根据距离向匹配函数的共轭项，得出第1列频域数据Ε′(:,1)至第nan列频域数据Ε′(:,nan)，第a列频域数据Ε′(:,a)为：

Ε′(:,a)＝Η′(:,a)×s

其中，s表示距离向匹配函数的共轭项；

分别对第1列频域数据Ε′(:,1)至第nan列频域数据Ε′(:,nan)进行逆傅里叶变换，得出第1列时域数据Ε(:,1)至第nan列时域数据Ε(:,nan)；利用第1列时域数据Ε(:,1)至第nan列时域数据Ε(:,nan)组成雷达回波数据矩阵Ε。

本发明的有益效果为：第一，在计算各像素点的斜距及方位向相位时使用FPGA芯片，这是由于FPGA芯片有丰富的内部资源，在数据处理过程中可调用FPGA芯片内部的IP核实现数据的读入、复乘、相位计算等功能，运算速度快；且FPGA芯片具有并行处理度高、处理速度快的特点；更重要的是在FPGA芯片中可实现模块复用，这样，同一片FPGA芯片中可并行运行同一模块，实现模块间的并行来提高效率，有利于实现回波的实时模拟。

第二，本发明采用FPGA和DSP两种芯片共同完成回波模拟。FPGA芯片虽然在进行简单数学运算时相对其它芯片有优势，但是在实现较复杂算法时，DSP芯片相对FPGA芯片有更多的运算优势。因此，在进行数据整合时，采用DSP芯片而不是FPGA芯片，否则会耗用FPGA芯片内部大量的RAM资源，不利于其它模块的复用，不利于回波模拟的实时实现。并且，DSP芯片是TI公司的C6678，其包含八个核，可并行运算，核间并行运算将会给算法实现带来更高的效率。

第三，多芯片共同工作其实是另一种方式的并行。例如本发明中，当FPGA芯片计算完一个方位时刻的信息后将数据传送给DSP芯片，此时DSP芯片进行数据重新整合，而FPGA芯片可重新开始计算下一方位时刻的数据。这样的“并行”工作模式无疑也有利于模拟的实时实现。总之，FPGA芯片与DSP芯片之间的并行、FPGA芯片内部模块间的并行和DSP芯片内部的核间并行都提高了效率。

第四，相比传统用PC机模拟雷达回波相比，本发明无疑大大提高了回波模拟的速度。

附图说明

图1为本发明的基于FPGA和DSP的雷达回波实时模拟方法的流程图；

图2为为仿真实验使用的矩形面目标场景的示意图；

图3为本发明和传统的PC模拟方法来获取的雷达回波数据的实部差示意图；

图4为仿真实验中使用本发明得出的带有四个点目标的成像结果示意图；

图5为仿真实验中独立点目标的成像质量图。

具体实施方式

下面结合附图对本发明作进一步说明：

由于SAR成像原理复杂，数据获取及成像设备庞大、昂贵，成像和误差校正处理有很大的难度和复杂度。由于飞行成本太高，雷达系统的测试成本较高，通过模拟来获得所需的回波数据是一个重要的方法。为了降低成本，研制出一种SAR回波信号模拟源是一种有效的途径。实时的SAR回波信号模拟源不仅可以实时得产生所需要的SAR回波数据为SAR系统设计提供有力的参考依据，还可以对SAR成像处理系统进行测试和检验。因此，研制实时的SAR回波模拟系统具有很好的背景和实际需求。

为实现以上技术目的，本发明提出了一种基于FPGA和DSP的雷达回波实时模拟方法。参照图1，为本发明的基于FPGA和DSP的雷达回波实时模拟方法的流程图，该基于FPGA和DSP的雷达回波实时模拟方法包括以下步骤：

步骤1，利用FPGA芯片预先存储以下数据：每个方位时刻雷达的位置坐标、矩形面目标场景中每个像素点的坐标、矩形面目标场景中每个像素点的灰度值、距离向匹配函数的共轭项、雷达的载波波长、雷达回波第一个距离单元对应的斜距、雷达相邻两个距离单元对应的斜距差，根据FPGA芯片预先存储的数据，得出每个方位时刻矩形面目标场景中每个像素点对应的距离单元序号、以及每个方位时刻矩形面目标场景中每个像素点的方位向回波数据。

其具体子步骤为：

(1.1)首先获取以下数据：第1方位时刻至第nan方位时刻雷达的位置坐标、矩形面目标场景中每个像素点的坐标、矩形面目标场景中每个像素点的灰度值、以及设置的距离向匹配函数的共轭项，nan表示雷达方位点数(由雷达参数确定)，距离向匹配函数的共轭项同样由雷达参数确定。每个方位时刻雷达的位置坐标包括：对应方位时刻雷达的横坐标、纵坐标和竖坐标，对应方位时刻雷达的竖坐标指对应方位时刻雷达的高度；矩形面目标场景中每个像素点的坐标包括：矩形面目标场景中对应像素点的横坐标、纵坐标和竖坐标，矩形面目标场景中对应像素点的竖坐标指：矩形面目标场景中对应像素点在雷达观测场景中的对应高度。

本发明实施例中，雷达为机载合成孔径雷达或星载合成孔径雷达。在获取以上数据后，将对应数据在Matlab中量化为16bit有符号数据，然后将量化后的16bit有符号数据存储在FPGA芯片的RAM(Random-Acess Memory随机存取存储器)中。

优选地，在获取矩形面目标场景中每个像素点的横坐标和纵坐标时，本发明仅获取矩形面目标场景中任一列(例如为第一列)像素点的横坐标和任一行(例如为第一行)像素点的纵坐标，这样在FPGA芯片中通过控制地址跳变就可表示出矩形面目标场景内每个像素点的横坐标和纵坐标。

本发明实施例中，在FPGA芯片中还存储有雷达的载波波长、雷达回波第一个距离单元对应的斜距(根据雷达参数计算出来)、雷达相邻两个距离单元对应的斜距差(根据雷达参数计算出来)。

(1.2)FPGA芯片根据每个方位时刻雷达的位置坐标、矩形面目标场景中每个像素点的坐标，计算出每个方位时刻矩形面目标场景中每个像素点相对雷达的斜距。

具体地说，FPGA芯片通过控制地址，正确读出每个方位时刻雷达的位置坐标、矩形面目标场景中每个像素点的坐标。下面举例说明FPGA芯片读出矩形面目标场景中每个像素点的坐标的过程，矩形面目标场景共有128×256像素点，此时在FPGA的RAM中只存储256个纵坐标(第一行像素点的纵坐标)和128个横坐标(第一列像素点的横坐标)。FPGA芯片读出矩形面目标场景中每个像素点的坐标的过程中，开始时控制横坐标的地址不变(第一列像素点的第一个横坐标)，使纵坐标地址由1加到256，这样就表示出矩形面目标场景内第一行256个像素点的坐标；然后，横坐标地址加1，纵坐标地址再依次从1加到256，表示出第二行256个像素点的坐标。重复此过程，当横坐标地址依次由1加到128，便表示出所有像素点的坐标。

本发明实施例中，按照以下公式计算出每个方位时刻矩形面目标场景中每个像素点相对雷达的斜距：

$R_{a,i}=\sqrt{{({\mathrm{AntX}}_a-x_i)}^2+{({\mathrm{AntY}}_a-y_i)}^2+{({\mathrm{AntZ}}_a-z_i)}^2}$

其中，R_a,i表示第a个方位时刻矩形面目标场景内第i个像素点相对雷达的斜距，a为整数且a∈[1,nan]，i为整数且i∈[1,N]，N为矩形面目标场景内像素点的个数。AntX_a表示第a个方位时刻雷达的横坐标，AntY_a表示第a个方位时刻雷达的纵坐标，AntZ_a表示第a个方位时刻雷达的竖坐标。x_i表示矩形面目标场景内第i个像素点的横坐标，y_i表示矩形面目标场景内第i个像素点的纵坐标，z_i表示矩形面目标场景内第i个像素点的竖坐标。

需要说明的是，FPGA芯片在计算每个方位时刻矩形面目标场景中每个像素点相对雷达的斜距时，减法、加法和开根号运算均通过调用FPGA芯片内部的IP核实现。

(1.3)FPGA芯片根据以下公式计算每个方位时刻矩形面目标场景中每个像素点的方位向相位、以及每个方位时刻矩形面目标场景中每个像素点对应的距离单元序号(每个方位时刻矩形面目标场景中每个像素点回波所在的距离单元数)：

$P_{a,i}=\exp (-j\frac{4\mathrm{\π}}{{\mathrm{\λ}}_c}{R}_{a,i})$

M_a,i＝(R_a,i-R_min)/Δr

其中，P_a,i表示第a个方位时刻矩形面目标场景内第i个像素点的方位向相位，λ_c为雷达的载波波长；M_a,i表示第a个方位时刻矩形面目标场景内第i个像素点对应的距离单元序号，R_min表示雷达回波第一个距离单元对应的斜距，Δr表示雷达相邻两个距离单元对应的斜距差。

需要说明的是，FPGA芯片在计算每个方位时刻矩形面目标场景中每个像素点的方位向相位时，是通过调用FPGA内部的CORDIC IP核实现的，涉及的减法、加法和开根号运算均通过调用FPGA芯片内部的IP核实现。

(1.4)FPGA芯片通过控制地址，正确读出矩形面目标场景中每个像素点的灰度值，然后根据以下公式得出每个方位时刻矩形面目标场景中每个像素点的方位向回波数据：

A_a,i＝P_a,i×amp_i

其中，A_a,i表示第a个方位时刻矩形面目标场景内第i个像素点的方位向回波数据，amp_i为矩形面目标场景中第i个像素点的灰度值。

步骤2，FPGA芯片将每个方位时刻矩形面目标场景中每个像素点对应的距离单元序号、以及每个方位时刻矩形面目标场景中每个像素点的方位向回波数据传输至DSP芯片，DSP芯片对来自FPGA芯片的数据进行数据整合，得出nrn×nan维的矩阵Η。

其具体子步骤为：

FPGA芯片将子步骤(1.3)得出的每个方位时刻矩形面目标场景中每个像素点对应的距离单元序号、以及子步骤(1.4)得出的每个方位时刻矩形面目标场景中每个像素点的方位向回波数据传输至DSP芯片，传输是通过RapidIo(一种开放式互连技术标准)实现的。DSP芯片对来自FPGA芯片的数据进行数据整合，得出nrn×nan维的矩阵Η，nan表示雷达方位点数，nrn表示雷达的距离向回波点数。

DSP芯片对来自FPGA芯片的数据进行数据整合的过程为：在第a个方位时刻矩形面目标场景中第1个像素点的方位向回波数据A_a,1至第N个像素点的方位向回波数据A_a,N中，将具有距离单元序号的方位向回波数据进行相加，根据相加结果将第a个方位时刻矩形面目标场景中N个像素点的方位向回波数据整合为nrn个数据，按顺序将整合后的nrn个数据组成长度为nrn的列向量，所述长度为nrn的列向量为矩阵Η的第a列；将a从1至nan进行遍历，从而得出矩阵Η的每列元素。由于本发明中DSP芯片为TI公司的C6678芯片，该DSP芯片包含8个核，可以并行工作，为提高工作效率带来贡献。

步骤3，DSP芯片将矩阵Η传输至FPGA芯片，FPGA芯片根据矩阵Η的每列元素、以及距离向匹配函数的共轭项，得出雷达回波数据矩阵。

其具体子步骤为：

(3.1)利用Rapid Io(一种开放式互连技术标准)将将矩阵Η从DSP芯片传输至FPGA芯片，FPGA芯片对矩阵Η的每列元素作傅里叶变换(FFT运算)，得出对应的变化后的列向量。矩阵Η第a列元素作傅里叶变换后变为列向量Η′(:,a)；Η′(:,a)的第一个右标为“：”，表示包含一整列数据，在子步骤(3.1)中，FFT运算是通过调用FPGA内部的FFT IP核实现的。

(3.2)FPGA芯片通过控制地址，正确读出距离向匹配函数的共轭项，然后得出第1列频域数据Ε′(:,1)至第nan列频域数据Ε′(:,nan)，第a列频域数据Ε′(:,a)为：

Ε′(:,a)＝Η′(:,a)×s

其中，s表示距离向匹配函数的共轭项；

然后分别对第1列频域数据Ε′(:,1)至第nan列频域数据Ε′(:,nan)进行逆傅里叶变换，得出第1列时域数据Ε(:,1)至第nan列时域数据Ε(:,nan)。也就是说，Ε(:,a)＝IFFT(Ε′(:,a))，a取1至nan。

利用第1列时域数据Ε(:,1)至第nan列时域数据Ε(:,nan)组成nrn×nan维的雷达回波数据矩阵Ε。

本发明的效果可以通过以下仿真实验进一步说明：

仿真内容，矩形面目标场景包含128×256个像素点，参照图2，为仿真实验使用的原始图像。然后分别使用本发明和传统的PC模拟方法来获取对应的雷达回波数据，仿真实验中采用对比方法为将两种方法得到的回波数据进行比较，若差距足够小，说明本发明有效。参照图3，为本发明和传统的PC模拟方法来获取的雷达回波数据的实部差示意图，横轴代表65536个点目标，纵轴表示对应的雷达回波数据的实部差，由图3可见，两种方法得出的回波数据的实部差的数量级仅为10e^-5量级，由此说明了本发明的有效性。

为更好得分析仿真效果，在图2所示的面目标场景中独立的放置四个点目标，然后分别使用本发明和传统的PC模拟方法来获取对应的雷达回波数据，对两种方法得出的回波数据进行成像。利用四个点目标成像质量评估雷达回波数据的仿真质量。参照图4，为仿真实验中使用本发明得出的带有四个点目标的成像结果示意图。图4中，横轴表示方位向，纵轴表示距离向。图4中矩形面目标场景正下方用长方形框出来的点目标是我们将要分析的点目标，由图4看出，待分析的点目标聚焦良好。然后针对图4中长方形框中的点画dB图，得出仿真实验中独立点目标的成像质量图，如图5所示。图5中，横轴表示距离向的512点，纵轴表示位于每一距离向的功率与最大功率的比值，单位为dB。由图5可见，待分析的点目标对应旁瓣的幅度在-40dB以下，说明该点目标成像质量很好，进而可说明本发明的有效性。

对于仿真实验，对使用两种方法得出雷达回波数据的时间进行统计，本发明得出雷达回波数据需要50微秒，而传统的PC模拟方法得出雷达回波数据需要84分钟，也就是说本发明的运算速度大概为传统的PC模拟方法的一亿倍。

显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (4)

1.基于FPGA和DSP的雷达回波实时模拟方法，其特征在于，包括以下步骤：

步骤1，利用FPGA芯片预先存储以下数据：每个方位时刻雷达的位置坐标、矩形面目标场景中每个像素点的坐标、矩形面目标场景中每个像素点的灰度值、距离向匹配函数的共轭项、雷达的载波波长、雷达回波第一个距离单元对应的斜距、雷达相邻两个距离单元对应的斜距差，根据FPGA芯片预先存储的数据，得出每个方位时刻矩形面目标场景中每个像素点对应的距离单元序号、以及每个方位时刻矩形面目标场景中每个像素点的方位向回波数据；

步骤2，FPGA芯片将每个方位时刻矩形面目标场景中每个像素点对应的距离单元序号、以及每个方位时刻矩形面目标场景中每个像素点的方位向回波数据传输至DSP芯片，DSP芯片对来自FPGA芯片的数据进行数据整合，得出矩阵H；

DSP芯片对来自FPGA芯片的数据进行数据整合的过程为：在第a个方位时刻矩形面目标场景中第1个像素点的方位向回波数据A_a，1至第N个像素点的方位向回波数据A_a，N中，将具有距离单元序号的方位向回波数据进行相加，根据相加结果将第a个方位时刻矩形面目标场景中N个像素点的方位向回波数据整合为nrn个数据，按顺序将整合后的nrn个数据组成长度为nrn的列向量，所述长度为nrn的列向量为矩阵H的第a列；将a从1至nan进行遍历，从而得出矩阵H的每列元素；

步骤3，DSP芯片将矩阵H传输至FPGA芯片，FPGA芯片根据矩阵H的每列元素、以及距离向匹配函数的共轭项，得出雷达回波数据矩阵。

2.如权利要求1所述的基于FPGA和DSP的雷达回波实时模拟方法，其特征在于，所述步骤1的具体子步骤为：

(1.1)利用FPGA芯片预先存储以下数据：第1方位时刻至第nan方位时刻雷达的位置坐标、矩形面目标场景中每个像素点的坐标、矩形面目标场景中每个像素点的灰度值、距离向匹配函数的共轭项、雷达的载波波长、雷达回波第一个距离单元对应的斜距、雷达相邻两个距离单元对应的斜距差，nan表示雷达方位点数；

每个方位时刻雷达的位置坐标包括：对应方位时刻雷达的横坐标、纵坐标和竖坐标，对应方位时刻雷达的竖坐标指对应方位时刻雷达的高度；矩形面目标场景中每个像素点的坐标包括：矩形面目标场景中对应像素点的横坐标、纵坐标和竖坐标，矩形面目标场景中对应像素点的竖坐标指：矩形面目标场景中对应像素点在雷达观测场景中的对应高度；

(1.2)FPGA芯片根据每个方位时刻雷达的位置坐标、矩形面目标场景中每个像素点的坐标，并按照以下公式计算出每个方位时刻矩形面目标场景中每个像素点相对雷达的斜距：

$R_{a,i}=\sqrt{{({\mathrm{AntX}}_a-x_i)}^2+{({\mathrm{AntY}}_a-y_i)}^2+{({\mathrm{AntZ}}_a-z_i)}^2}$

其中，R_a，i表示第a个方位时刻矩形面目标场景内第i个像素点相对雷达的斜距，a为整数且a∈[1，nan]，i为整数且i∈[1，N]，N为矩形面目标场景内像素点的个数；AntX_a表示第a个方位时刻雷达的横坐标，AntY_a表示第a个方位时刻雷达的纵坐标，AntZ_a表示第a个方位时刻雷达的竖坐标；x_i表示矩形面目标场景内第i个像素点的横坐标，y_i表示矩形面目标场景内第i个像素点的纵坐标，z_i表示矩形面目标场景内第i个像素点的竖坐标；

(1.3)FPGA芯片根据以下公式计算每个方位时刻矩形面目标场景中每个像素点的方位向相位、以及每个方位时刻矩形面目标场景中每个像素点对应的距离单元序号：

$P_{a,i}=\exp (-j\frac{4\mathrm{\π}}{{\mathrm{\λ}}_c}{R}_{a,i})$

M_a，i＝(R_a，i-R_min)/Δr

其中，P_a，i表示第a个方位时刻矩形面目标场景内第i个像素点的方位向相位，λ_c为雷达的载波波长；M_a，i表示第a个方位时刻矩形面目标场景内第i个像素点对应的距离单元序号，R_min表示雷达回波第一个距离单元对应的斜距，Δr表示雷达相邻两个距离单元对应的斜距差；

(1.4)FPGA芯片根据以下公式得出每个方位时刻矩形面目标场景中每个像素点的方位向回波数据：

A_a，i＝P_a，i×amp_i

其中，A_a，i表示第a个方位时刻矩形面目标场景内第i个像素点的方位向回波数据，amp_i为矩形面目标场景中第i个像素点的灰度值。

3.如权利要求2所述的基于FPGA和DSP的雷达回波实时模拟方法，其特征在于，在步骤1中，第a个方位时刻矩形面目标场景内第i个像素点对应的距离单元序号为M_a，i，a为整数且a∈[1，nan]，nan表示雷达方位点数，i为整数且i∈[1，N]，N为矩形面目标场景内像素点的个数；第a个方位时刻矩形面目标场景内第i个像素点的方位向回波数据为A_a，i；

所述步骤2的具体子步骤为：

FPGA芯片将子步骤(1.3)得出的每个方位时刻矩形面目标场景中每个像素点对应的距离单元序号、以及子步骤(1.4)得出的每个方位时刻矩形面目标场景中每个像素点的方位向回波数据传输至DSP芯片；DSP芯片对来自FPGA芯片的数据进行数据整合。

4.如权利要求1所述的基于FPGA和DSP的雷达回波实时模拟方法，其特征在于，所述步骤3的具体子步骤为：

(3.1)DSP芯片将矩阵H传输至FPGA芯片，FPGA芯片对矩阵H的每列元素作FFT运算，得出对应的变化后的列向量，矩阵H第a列元素作傅里叶变换后变为列向量H′(：，a)；a为整数且a∈[1，nan]，nan表示雷达方位点数；

(3.2)FPGA芯片根据距离向匹配函数的共轭项，得出第1列频域数据E′(：，1)至第nan列频域数据E′(：，nan)，第a列频域数据E′(：，a)为：

E′(：，a)＝H′(：，a)×s

其中，s表示距离向匹配函数的共轭项；

分别对第1列频域数据E′(：，1)至第nan列频域数据E′(：，nan)进行逆傅里叶变换，得出第1列时域数据E(：，1)至第nan列时域数据E(：，nan)；利用第1列时域数据E(：，1)至第nan列时域数据E(：，nan)组成雷达回波数据矩阵E。