CN104067555A - 同步处理设备、同步处理方法和程序 - Google Patents

Abstract

本技术属于涉及使得可能在更短时间段中实现频率同步的同步处理设备、同步处理方法和程序。抖动量计算单元基于包含时间信息的同步分组，计算抖动量。抖动累积单元计算由所述抖动量计算单元计算的抖动量的累积值。比较单元从计算的抖动量的累积值输出频率误差校正值。控制电压生成单元输出基于所述频率误差校正值的频率控制电压。本技术例如可以应用于与发送设备时间同步的接收器设备。

Description

同步处理设备、同步处理方法和程序

技术领域

本技术涉及同步处理设备、同步处理方法和程序。具体地，其涉及使得可能在更短时间段中实现频率同步的同步处理设备、同步处理方法和程序。

背景技术

已知接收器设备通过利用要从发送设备发送并且包含关于发送侧的时间信息的同步分组，与发送设备时间同步(专利文献1、2)。

图1示出与发送设备时间同步的接收器设备的传统配置的示例。注意到，图1的接收器设备代表在接收器设备的总体配置的同步处理中涉及的一部分的配置，并且可以被视为(可以说)同步处理设备的配置。

图1的接收器设备包括NIC(网络接口卡)1、同步分组处理单元2、频率误差检测单元3、时钟生成单元4、计数器5、时钟单元6和同步信号生成单元7。

NIC1连接到作为非同步网络的LAN(局域网)，接收寻址到NIC1的分组，并且输出分组到随后级。当从发送设备接收同步分组时，NIC1输出接收的同步分组到同步处理单元2。同步分组包含指示发送设备输出该同步分组时的时间(发送时间)的发送时间信息。

同步分组处理单元2包括同步分组接收单元11、接收时间记录单元12、发送时间记录单元13和抖动量计算单元14。

同步分组接收单元11获取(接收)从NIC1提供的同步分组，并且输出该同步分组到接收时间记录单元12和发送时间记录单元13。

接收时间记录单元12记录在由同步分组接收单元11接收同步分组时计数器5的计数值作为接收时间。发送时间记录单元13提取和记录包含在从同步分组接收单元11提供的同步分组中的发送时间。接收时间记录单元12记录(保持)接收最后两个同步分组时的接收时间，同时发送时间记录单元13记录(保持)最后两个同步分组的发送时间。

抖动量计算单元14基于在接收时间记录单元12和发送时间记录单元13 中记录的两个相邻同步分组的接收时间和发送时间，计算抖动量。具体地，抖动量计算单元14计算作为接收时间的差别的第一差别与作为两个相邻同步分组的发送时间的差别的第二差别之间的差别作为抖动量。

具体地，取同步分组的接收时间和发送时间为t(a)和s(a)，并且其之后的同步分组的接收时间和发送时间为t(b)和s(b)，抖动量计算单元14用以下表达式计算抖动量：

抖动量＝(t(b)–t(a))–(s(b)–s(a)) (1)

在表达式(1)中，括号中的a和b代表同步分组的样本号。在抖动量不受网络上同步分组的延迟时间的变化影响的条件下，在此要确定的抖动量对应于发送侧和接收侧之间的时钟频率误差。此外，在抖动量受网络上同步分组的延迟时间的变化影响的条件下，抖动量对应于时钟频率误差和延迟时间的变化的影响的复合。

频率误差检测单元3包括滤波器单元21、累积单元22、量化单元23和DAC&LPF24。

由抖动量计算单元14计算的抖动量提供到滤波器单元21。滤波器单元21执行诸如平滑滤波的滤波，其移除提供的抖动量中的噪声。滤波器单元21将已从其移除噪声之后的抖动量输出到累积单元22。

累积单元22累积来自滤波器单元21的输出，并且将累积结果输出到量化单元23。累积单元22具有当抖动＝0时保持控制电压的功能。

量化单元23量化累积单元22的输出。DAC&LPF24D/A转换作为通过量化单元23的量化结果的量化值，并且进一步使其经历低通滤波。来自DAC&LPF24的输出是用于控制频率误差的校正的VCO控制电压(信号)。

时钟生成单元4基于来自频率误差检测单元3的VCO控制电压，产生(生成)预定频率(时钟频率)的时钟CLK，并且输出时钟CLK到计数器单元5、时钟单元6、同步信号生成单元7等。时钟生成单元4包括例如诸如VCXO等的电压可变型的晶体振荡器。

计数器5基于要在时钟生成单元4中生成的时钟CLK计数时钟值。计数器5的计数值提供到同步分组处理单元2的接收时间记录单元12。

时钟单元6基于要在时钟生成单元4中生成的时钟CLK计数时钟值。在频率同步之后，时钟单元6的计数值重写到要从发送时间记录单元13提供的发送时间，并且作为时间信息提供到同步信号生成单元7。

同步信号生成单元7基于从时钟生成单元4提供的时钟CLK生成同步信号，并且将同步信号提供到接收器设备中的各个单元。来自时钟单元6的时间信息用于将接收侧和发送侧的同步信号置于相同相位。

将简要描述通过图1的接收器设备的同步处理。

首先，在同步分组处理单元2中，用表达式(1)计算抖动量。然后，在频率误差检测单元3中，从计算的抖动量移除噪声，以生成用于校正频率误差的VCO控制电压，并且将VCO控制电压提供到时钟生成单元4。时钟生成单元4通过基于VCO控制电压生成时钟CLK，校正时钟频率的频率误差。校正的时钟频率的时钟CLK提供到计数器5，并且作为接收时间记录单元12记录接收时间时的计数值的参考。因此，频率锁定环电路包括接收时间记录单元12、抖动量计算单元14、频率误差检测单元3、时钟生成单元4和计数器5。

未示出的接收器设备的同步判断单元判断是否已经建立频率同步。如果确定对于预定时间段作为如上所述的频率锁定环的执行的结果已经建立频率同步，则同步判断单元允许时钟单元6基于从发送时间记录单元13提供的同步分组的发送时间重写计数值。当允许时钟单元6重写计数值时，其开始计数值的重写并且将重写之后的计数值提供到同步信号生成单元7。

引用列表

专利文献

专利文献1：JP2004-304809A

专利文献2：JP2010-232845A

发明内容

技术问题

在如上所述的频率同步控制处理中，频率同步的精度和引入(entrainment)时间严重依赖于用于从抖动量移除噪声的滤波器单元21的滤波器特性。因为由于在LAN中出现的同步分组的到达延迟时间中的分散生成抖动量，所以取决于网络拓扑、构成网络的交换机的性能或者通信量条件，抖动量广泛地变化。因为当噪声不能完全移除时频率误差残留，所以鉴于应该尽可能多地移除噪声，最好增加滤波器单元21中滤波器级的数目。然而，由于滤波器级的增加的数目导致更长的引入时间，如果在标准等中存在的话， 那么对于引入时间的限制可能不能被满足。

已经鉴于这样的情况作出本技术，并且使得能够在更短时间段内实现频率同步。

对于问题的解决方案

根据本公开的实施例，提供一种同步处理设备，包括：抖动量计算单元，用于基于包含时间信息的同步分组，计算抖动量；累积单元，用于计算由所述抖动量计算单元计算的抖动量的累积值；频率误差校正单元，用于根据由所述累积单元计算的抖动量的累积值，输出频率误差校正值；以及控制电压输出单元，用于输出基于所述频率误差校正值的频率控制电压。

根据本公开的实施例，提供一种由同步处理设备执行的同步处理方法，包括以下步骤：基于包含时间信息的同步分组，计算抖动量；计算计算的抖动量的累积值；根据计算的抖动量的累积值，输出频率误差校正值；以及输出基于所述频率误差校正值的频率控制电压。

根据本公开的实施例，提供一种程序，用于使得计算机用作：抖动量计算单元，用于基于包含时间信息的同步分组，计算抖动量；累积单元，用于计算由所述抖动量计算单元计算的抖动量的累积值；频率误差校正单元，用于根据由所述累积单元计算的抖动量的累积值，输出频率误差校正值；以及控制电压输出单元，用于输出基于所述频率误差校正值的频率控制电压。

在本技术的一个方面中，基于包含时间信息的同步分组，计算抖动量；计算计算的抖动量的累积值；从计算的抖动量的累积值，输出频率误差校正值；以及输出基于所述频率误差校正值的频率控制电压。

同步处理设备可以是独立设备或构成一个设备的内部块。

本发明的有益效果

根据本技术的一个方面，可以在更短时间段内实现频率同步。

附图说明

图1是示出传统接收器设备的配置的框图。

图2是示出对其应用本技术的接收器设备的第一实施例的配置示例的框图。

图3是描述抖动累积值和到达延迟时间的关系的图示。

图4是描述抖动累积值和到达延迟时间的关系的图示。

图5是示出第一实施例的频率误差检测单元的操作示例的图示。

图6是图示通过第一实施例的频率同步控制处理的流程图。

图7是示出对其应用本技术的接收器设备的第二实施例的配置示例的框图。

图8是示出第二实施例的频率误差检测单元的操作示例的图示。

图9是描述第一实施例和第二实施例的上限DH和下限DL的设置中的差别的图示。

图10是图示根据第二实施例的频率同步控制处理的流程图。

图11是示出对其应用本技术的接收器设备的第三实施例的配置示例的框图。

图12是示出第三实施例的频率误差检测单元的操作示例的图示。

图13是示出第三实施例的频率误差检测单元的操作示例的图示。

图14是图示根据第三实施例的频率同步控制处理的流程图。

图15是示出对其应用本技术的计算机的一个实施例的配置示例的框图。

具体实施方式

下文中，将描述用于执行本技术的说明性实施例(下文中称为实施例)。注意，将按以下顺序给出描述。

1.接收器设备的第一实施例

2.接收器设备的第二实施例

3.接收器设备的第三实施例

(1.第一实施例)

[接收器设备的配置框图]

图2是示出接收器设备的第一实施例的框图。

类似于图1，图2中的接收器设备100代表在总体配置的同步处理中涉及的一部分的配置。对应于图1中的那些部分的图2中的部分分配相同的符号，并且适当地省略重复的描述。

图2的接收器设备100包括NIC1、同步分组处理单元2、频率误差检测单元111、时钟生成单元4、计数器5、时钟单元6和同步信号生成单元7。具体地，类似于图1中的接收器设备配置接收器设备100，除了频率误差检 测单元111。

频率误差检测单元111包括抖动累积单元121、比较单元122、增益调整单元123、控制电压生成单元124和DAC&LPF125。

抖动累积单元121累积从抖动量累积单元14顺序提供的抖动量，并且输出作为累积结果的抖动累积值到比较单元122。

通过比较来自抖动累积单元121的抖动累积值与上限阈值DH(下文中称为上限DH)和下限阈值DL(下文中称为下限DL)，比较单元122判断抖动累积值是否已经到达上限DH或下限DL。在此，到达上限DH或下限DL意味着抖动累积值等于或超过上限DH或下限DL。上限DH和下限DL已经预先在比较单元122中设置。

当抖动累积值已经到达上限DH时，比较单元122输出对应于上限DH的控制值到增益调整单元123。当抖动累积值已经到达下限DL时，比较单元122输出对应于下限DL的控制值到增益调整单元123。这些控制值用作用于校正频率误差的校正值，并且对应于上限DH的控制值和对应于下限DL的控制值具有不同符号。例如，当对应于上限DH的控制值是“-1”时，对应于下限DL的控制值是“+1”。

增益调整单元123执行增益调整，该增益调整是将作为比较单元122的输出的控制值乘以预定增益的处理。如果希望通过曾经到达上限DH或下限DL的控制值显著地改变VOC控制电压，那么增益设为大的值。如果希望改变一点，那么增益设为小的值。用户可以通过输入增益值将增益调整单元123的增益值设为希望的值。

控制电压生成单元124通过累积作为增益调整单元123的输出的增益调整之后的控制值，生成用于校正频率误差的VOC控制电压，并且将VOC控制电压输出到DAC&LPF125。

类似于图1中的DAC&LPF24，DAC&LPF125将来自控制电压生成单元124的数字VCO控制电压转换为模拟信号(D/A转换)，进一步使得VCO控制电压经历低通滤波，并且输出VCO控制电压。

如果抖动累积值没有已经到达上限DH也没有已经到达下限DL，换句话说，如果抖动累积值是上限DH和下限DL之间的值，那么没有什么从比较单元122输出到增益调整单元123。因此，如果抖动累积值没有已经到达上限DH也没有已经到达下限DL，那么增益调整单元123或DAC&LPF125的 操作不改变，并且作为最后一个的相同的VCO控制电压连续输出。

[抖动累积值和到达延迟时间的关系]

在图2的接收器设备100中，频率误差检测单元111计算抖动累积值，并且检测计算的抖动值是否已经到达上限DH或下限DL。

现在，将参照图3和图4描述抖动累积值和在网络上出现的到达的延迟时间(下文中称为到达延迟时间)的关系。注意，尽管到达延迟时间依赖于LAN线缆长度、诸如交换机等的网络配置、以及同步分组的大小，但是在以下，简化为仅依赖于交换机。

将参照图3描述同步分组Δ(1),Δ(2),…的到达延迟时间的特性。注意到，()中的数字代表同步分组的样本号。

在这样配置的网络中，同步分组和除了它们外的任何分组(例如，视频信号)从交换机的相同输出端口发送，如果同步分组的发送没有与其他分组的发送重叠，那么立刻直接执行同步分组的发送。然而，如果同步分组的发送与其他分组的发送重叠，那么推迟同步分组的发送，并且其输出等待时间依赖于其他分组的发送所需的时间，并且不是固定的。因此，将在接收侧观察到由以下表达式(2)表示的延迟变化以及在发送中的固定延迟。

t(1)-s(1)＝Δ(1)+offset(1)

t(2)-s(2)＝Δ(2)+offset(2)

t(3)-s(3)＝Δ(3)+offset(3)

t(4)-s(4)＝Δ(4)+offset(4)

…

(2)

因为在发送和接收侧的时钟在它们的计数值(＝时间)和它们如何进展(＝一秒的长度)上两者不同，所以offset(1),offset(2),offset(3),offset(4),…取不同值。然而，如果在特定条件下满足offset(1)≈offset(2)≈offset(3)≈offset(4)≈…，那么在接收侧将观察到由以下表达式(3)表达的抖动量。特定条件包括诸如在时间同步之前实现时钟频率的频率锁定，或者在每个样本中的差别变得足够小的这样短时间间隔生成同步分组的那些。

t(2)-s(2)-(t(1)-s(1))＝Δ(2)-Δ(1)

t(3)-s(3)-(t(2)-s(2))＝Δ(3)-Δ(2)

t(4)-s(4)-(t(3)-s(3))＝Δ(4)-Δ(3)

…

(3)

由上面表达式(3)表达的抖动量的累积相加导致以下表达式(4)。

{t(2)-s(2)-(t(1)-s(1))}+{t(3)-s(3)-(t(2)-s(2))}

＝{Δ(2)-Δ(1)}+{Δ(3)-Δ(2)}

＝Δ(3)-Δ(1)

{t(2)-s(2)-(t(1)-s(1))}+{t(3)-s(3)-(t(2)-s(2))}

+{t(4)-s(4)-(t(3)-s(3)}

＝{Δ(2)-Δ(1)}+{Δ(3)-Δ(2)}+{Δ(4)-Δ(3)}

＝Δ(4)-Δ(1)

…

(4)

如从表达式(4)明显的，在抖动量的累积相加的情况下，可以获得仅偏移Δ(1)的每个样本的到达延迟时间的变化，如由以下表达式(5)所示。

[算式1]

$\begin{array}{c}\underset{i=2}{\overset{n}{\mathrm{\Σ}}}\{t\left(i\right)-s\left(i\right)-(t(i-1)-s(i-1))\}\\ =\mathrm{\Δ}\left(n\right)-\mathrm{\Δ}\left(1\right)\end{array}...\left(5\right)$

图4示出在发送侧和接收侧的时钟的偏差是0的状态下的抖动量、抖动累积值和到达延迟时间的测量示例。

可以在接收侧测量的抖动量在以A＝0微秒为中心的同步分组的每个样本上变化。通过累积抖动量获得的累积值取最小值B，并且类似于取最小值C的到达延迟时间变化。在该示例中，因为B＝-5微秒和C＝大约+4微秒，所以在所有样本中仅校正(偏移)+9微秒的抖动累积值是每个样本的到达延迟时间。

如在图1的描述中陈述的，在要由抖动量计算单元14计算的抖动量受网络上同步分组的到达延迟时间的变化影响的条件下，抖动量对应于时钟频率误差对发送侧和接收侧的影响和到达延迟时间变化的复合。

换句话说，作为累积抖动量的抖动累积值分为对应于发送侧和接收侧的累积时钟频率误差的值，以及对应于累积到达延迟时间的值。然后，如从图 4可见，对应于累积到达延迟时间的值具有保持在值的特定范围中的特性。

因此，如果即使已经设置对应于其中对应于累积到达延迟时间的值保持的范围的上限DH和下限DL，其中抖动累积值超过上限DH或下限DL的状态出现，这是由于对应于发送侧和接收侧的累积时钟频率误差的值

在上面的情况下，如果存在发送侧和接收侧的时钟频率误差，那么出现其中通过抖动累积计算的抖动累积值超过上限DH和下限DL的限制的状态。另一方面，如果不存在发送侧和接收侧的时钟频率误差，那么通过抖动累积单元121计算的抖动累积值不超过上限DH和下限DL的限制。

换句话说，如果在发送侧和接收侧不存在时钟频率误差，那么在发送侧和接收侧的时钟的偏差已经到达其中offset(1)＝offset(2)＝offset(3)＝offset(4)＝…的情况。

如果在发送侧和接收侧存在时钟频率误差，然而，情况是offset(1)<offset(2)<offset(3)<offset(4)<…或offset(1)>offset(2)>offset(3)>offset(4)>...，当offset(1)<offset(2)<offset(3)<offset(4)<…的情况出现时，由抖动累积单元121计算的抖动累积值在预定时间过去之后到达上限DH。此外，当offset(1)>offset(2)>offset(3)>offset(4)>…的情况出现时，由抖动累积单元121计算的抖动累积值在预定时间过去之后到达下限DL。

在上面的情况下，可以通过VCO控制电压的调节移除时钟频率误差，使得其中通过抖动累积单元121计算的抖动累积值不超过上限DH和下限DL的预定限制的情况出现。具体地，可以实现移除取决于网络拓扑、构成网络的交换机的性能或者通信量条件广泛地变化的抖动的任何影响的高精度频率同步。

[第一实施例的操作的描述]

图5示出接收器设备100的频率误差检测单元111的操作的示例。

频率锁定环电路包括接收时间记录单元12、抖动量计算单元14、频率误差检测单元111、时钟生成单元4和计数器5。

如上所述，已经在频率误差检测单元111的比较单元122中预先设置上限DH和下限DL。依赖于由接收器设备100(的同步处理设备)确保多少延迟时间和延迟波动确定上限DH和下限DL。注意到，不仅可以通过在比较单元122中设置预定值，而且利用使用抖动量的测量结果设置上限DH和下限DL。例如，抖动累积单元121根据要从抖动量计算单元14提供的预定数目 的样本的抖动量确定抖动量的最大值和最小值，以计算抖动宽度J(＝最大值-最小值)，并且可以基于计算的抖动宽度J设置上限DH和下限DL。

当抖动累积量到达上限DH时，比较单元122输出用于降低时钟频率的控制值。当抖动累积量到达下限DL时，比较单元122输出用于增加时钟频率的控制值。因此，当抖动累积量到达上限DH或下限DL时，执行用于提供在相反方向位移时钟频率的VCO控制电压的频率锁定环控制。

在到达上限DH或下限DL时重复反向，在特定时间过去之后抖动累积值稳定。因为接收器设备100的频率误差在每次重复反向时变小，所以在其期间VCO控制电压保持特定值的时段逐渐变长。

[第一实施例的频率同步控制处理的流程]

图6是图示通过接收器设备100的第一实施例的频率同步控制处理的流程图。例如，每次由接收器设备100的同步分组接收单元11接收同步分组时执行该处理。

当由同步分组接收单元11接收同步分组时，在步骤S1中，接收时间记录单元12和发送时间记录单元13记录接收时间和发送时间。具体地，接收时间记录单元12记录在接收同步分组时计数器5的计数器值。发送时间记录单元13提取和记录从同步分组接收单元11提供的同步分组中包含的发送时间。

在步骤S2中，抖动量计算单元14基于在接收时间记录单元12和发送时间记录单元13中记录的相邻的最后两个同步分组的接收时间和发送时间，用表达式(1)计算抖动量。计算的抖动量输出到抖动累积单元121。

在步骤S3中，抖动累积单元121累积从抖动量计算单元14提供的抖动量，并且输出作为累积的结果的抖动累积值到比较单元122。

在步骤S4中，比较单元122判断来自抖动累积单元121的抖动累积值是否已经到达上限HD或下限DL。

在步骤S4中，如果判断抖动累积值还没有到达上限DH或下限DL，则处理结束。

另一方面，在步骤S4中，如果判断抖动累积值已经到达上限DH或下限DL，则处理进到步骤S5

在步骤S5中，比较单元122输出对应于上限DH或下限DL的控制值到增益调整单元123。具体地，如果抖动累积值已经到达上限DH，则比较单元 122输出对应于上限DH的控制值到增益调整单元123。另一方面，如果抖动累积值已经到达下限DL，则比较单元122输出对应于下限DL的控制值到增益调整单元123。

在步骤S6中，增益调整单元123执行用于将从比较单元122输出的控制值乘以预定增益的增益调整。

在步骤S7中，控制电压生成单元124通过累积作为增益调整单元123的输出的增益调整之后的控制值，生成用于校正频率误差的VCO控制电压，并且将VCO控制电压输出到DAC&LPF125。

在步骤S8中，DAC&LPF125执行用于将由控制电压生成单元124生成的数字VCO控制电压转换为模拟信号的D/A转换处理，并且低通滤波D/A转换处理之后的VCO控制电压。

在步骤S9中，时钟生成单元4生成作为基于来自DAC&LPF125的VCO控制电压调整的时钟频率的时钟CLK。调整的时钟频率输出到计数器5、时钟单元6、同步信号生成单元7等，并且处理结束。

每次由图2中的接收器设备100接收同步分组时，执行上述处理。

不同于传统接收器设备，接收器设备100不具有噪声减少滤波器，并且可以通过比较作为计算的抖动量的累积的抖动累积值与上限DH和下限DL，生成VCO控制电压。因此，在接收器设备100中，可以在传统接收器设备中网络噪声大并且噪声减小困难以及除非提供大量滤波器级引入时间变得更长的情况下，可以有效地建立频率同步。具体地，根据接收器设备100，可以在更短时间段并且以高精度实现频率同步。

(2.第二实施例)

[接收器设备的配置框图]

图7是示出接收器设备的第二实施例的框图。注意，对应于图2中的那些部分的图7中的部分分配相同的符号，并且适当地省略重复的描述。

当与如上所述的图2中的接收器设备100比较时，图7中的接收器设备100不同仅在于频率误差检测单元141的配置。此外，当与图2中的频率误差检测单元111比较时，频率误差检测单元141不同仅在于抖动累积单元161和比较单元162。

类似于图2中的抖动累积单元121，抖动累积单元161累积从抖动量计算单元14顺序提供的抖动量，并且输出作为累积的结果的抖动量累积值到比 较单元162。

此外，当从比较单元162提供DL控制信号时，抖动累积单元161将其中存储的抖动累积值重置为0(偏移抖动累积值直到它是0)。

类似于图2中的比较单元122，比较单元162比较抖动累积值与上限DH或下限DL，并且如果抖动累积值已经到达上限DH或下限DL，则输出相应的控制值到增益调整单元123。

此外，当抖动累积值到达下限DL时，比较单元162输出DL控制信号到抖动累积单元161。

如参照图4所述，抖动累积值是从真实到达延迟时间偏移特定常量的值。此外，取决于接收侧的频率误差的符号、开始抖动累积值的计算的定时等，抖动累积值可以从真实到达延迟时间偏移到负侧。然而，因为真实到达延迟时间应该具有正号，所以如果其偏移到负侧，则抖动值可以偏移到正侧。

然后，在图7中的接收器设备100中，比较单元162设置下限DL＝0，并且输出对应于下限DL的控制值到增益调整单元123，并且当抖动累积值到达下限DL时，提供DL控制信号到抖动累积单元161。

当从比较单元162提供DL控制信号时，抖动累积单元161将其中存储的抖动累积值重置为0。因为抖动累积单元161执行0重置操作，所以不再需要考虑负侧。因此，由比较单元162设置的上限DH到下限DL的宽度可以设置小于上述第一实施例。如果从上限DH到下限DL的宽度可以设置更小，则可以减小作为用于频率同步控制的死区(dead zone)的时间，其从而使得可能比第一实施例更多减少频率引入花费的时间。

[第二实施例的操作的描述]

图8示出第二实施例的频率误差检测单元141的操作的示例。

在第二实施例中，下限DL可以设为0，并且上限DH可以设为网络中的到达抖动J的α倍的值，也就是说，J xα。在此，α是α>0的系数，其代表操作余量，并且可以设为例如α＝1.2或1.3等。

将参照图9描述第一实施例和第二实施例中上限DH和下限DL的设置的差别。

图9示出接收侧的时钟频率与发送侧的时钟频率同步之后，抖动累积值和真实到达延迟时间的关系。

在图9中，以灰色示出的区域对应于图4的抖动累积值或者到达延迟时 间的虚线的范围，并且指示到达延迟时间或抖动累积值的操作范围。此外，假设图9中真实到达延迟时间已知。

在图9中，真实到达延迟时间的最大值是delay_max，并且真实到达延迟时间的最小值是delay_min。在此情况下，每个样本的抖动累积值从(delay_min–delay_max)偏移到delay_max的范围中的某处，同时保持真实到达延迟时间的轮廓。因此，在其中不执行0重置操作的第一实施例中，为了覆盖该范围以控制频率锁定环，上限DH和下限DL需要分别设为上限DH＝(delay_max)xα并且下限DL＝(delay_min–delay_max)＝-J。

例如，假设其中抖动宽度J是70[ns]，并且真实到达延迟时间的最大值是delay_max＝100[ns]，并且真实到达延迟时间的最小值是delay_min＝30[ns]的情况。在第一实施例中，在上述表达式的情况下，上限DH＝100[ns]xα并且下限DL＝-70[ns]的范围的设置变为必须，并且当α＝1时，死区具有170[ns]的宽度。

与此相比，在第二实施例中，上限DH＝J xα＝70[ns]xα并且下限DL＝0的范围的设置是可能的。当α＝1时，死区是70[ns]。具体地，因为下限DL可以设为对应于0重置的0，并且上限DH可以设为对应于抖动宽度J的70[ns]xα，所以从上限DH到下限DL的宽度可以设为小于上述第一实施例。

[第二实施例的频率同步控制处理的流程]

图10是图示通过接收器设备100的第二实施例的频率同步控制处理的流程图。例如，每次由接收器设备100的同步分组接收单元11接收同步分组时执行该处理。

因为从S21到S24的步骤是与如上所述的图6中的步骤S1到S4类似的处理，所以将省略其描述。

在图10的步骤S24中，如果判断抖动累积值已经到达上限DH或下限DL，则处理进到步骤S25，其中比较单元162判断是否已经到达下限DL。

在步骤S25中，如果判断抖动累积值已经到达下限DL，则处理进到步骤S26，其中比较单元162输出DL控制信号到抖动累积单元161。然后，在步骤S27中，抖动累积单元161基于提供的DL控制信号，将其中存储的抖动累积值重置为0。

另一方面，在步骤S25中，如果判断抖动累积值还没有到达下限DL，也就是说，抖动累积值已经到达上限DH，则省略步骤S26和步骤S27的处 理。

因为从S28到S32的步骤是与如上所述的图6中的步骤S5到S9类似的处理，所以将省略其描述。

每次由图7中的接收器设备100接收同步分组时，执行上述处理。

在图7中的接收器设备100中，类似于第一实施例，可以在更短时间段并且以高精度实现频率同步。此外，因为从上限DH到下限DL的宽度(死区)可以设为比图2中的接收器设备100更小，所以可以比第一实施例更多减少频率引入花费的时间。

注意，在如上所述的第二实施例的示例中，设计抖动累积单元161在抖动累积值到达下限DL并且提供DL控制信号时，设置其中存储的抖动累积值为0。

然而，当提供DL控制信号时设置的值可以是除了0之外的任何预定值。例如，在其中抖动宽度是70[ns]的图9的示例中，当提供DL控制信号时设置的值可以是“20”。在此情况下，下限DL＝20[ns]并且上限DH＝90[ns]的范围的设置变得必要，并且当α＝1时死区具有类似于0重置的情况下的70[ns]的宽度。

然而，当抖动累积值设为预定值时，抖动累积单元161进一步需要具有将抖动累积值相加并且保持直到它变为预定值的加法器。于此相比，当抖动累积值设为0时，可以利用保持抖动累积值的内部存储器的重置操作。因此，可以通过使用0重置用更简单的配置实现该实施例。

(3.第三实施例)

[接收器设备的配置框图]

图11是示出接收器设备的第三实施例的框图。同样在图11中，对应于图2和图7中的那些部分的部分分配相同的符号，并且适当地省略重复的描述。

与如上所述的图7中的接收器设备100相比，图11中的接收器设备100不同仅在于频率误差检测单元181的配置。此外，当与图7中的频率误差检测单元141比较时，频率误差检测单元181不同不但在于抖动累积单元201和比较单元203，而且在于新提供有最小值侧样本检测单元202和样本数计数器204。

类似于图7中的抖动累积单元161，抖动累积单元201执行累积要提供 的抖动量的处理。此外，当从比较单元203提供DL控制信号时，抖动累积单元201设置其中存储的抖动累积值为第一值。在此，第一值可以设为0，类似于如上所述的第二实施例。

在第三实施例中，存在一些情况，其中除了DL控制信号外，比较单元203提供DH控制信号到抖动累积单元201。当从比较单元203提供DH控制信号时，抖动累积单元201设置其中存储的抖动累积值为第二值。在此，第二值可以是上限DH和下限DL之间的任何值，并且可以例如是上限DH和下限DL的平均值。

由抖动累积单元201运算的抖动累积值提供到最小值侧样本检测单元202。最小值侧样本检测单元202执行从要从抖动累积单元201提供的抖动宽度J的抖动累积值检测最小值侧的抖动累积值，并且将其输出到比较单元203的操作。

类似于图7中的比较单元162，比较单元203比较要提供的抖动累积值与上限DH和下限DL，并且当抖动累积值已经到达上限DH或下限DL时，输出相应的控制值到增益调整单元123。

此外，当抖动累积值到达下限DL时，比较单元203提供DL控制信号到抖动累积单元201。

此外，使用样本数计数器204，比较单元203计数抖动累积值已经到达上限DH的连续出现的数目(连续到达的数目)。然后，当在上限DH处连续到达的数目超过预定阈值N_TH时，比较单元203提供DH控制信号到抖动累积单元201。

现在，将用图9中示出的第二实施例的示例给出描述，其中当α＝1时下限DL＝0并且上限DH＝70[ns]，并且抖动宽度J＝70[ns]。最小值侧样本检测单元202仅输出从-10[ns]到20[ns]的范围中的抖动累积值到比较单元203作为最小值侧的样本。假设下限DL＝-5[ns]，上限DH＝15[ns]，并且在比较单元203中设置连续到达的数目的阈值N_TH＝10。在此情况下，比较单元203在抖动累积值到达下限DL＝-5时提供DL控制信号到抖动累积单元201，并且当连续10次抖动累积值到达上限DH＝10时提供DH控制信号到抖动累积单元201。

在比较单元203的控制下，样本数计数器204计数并且存储比较单元203中抖动累积值的连续到达的数目(同步分组的样本的数目)。样本数计数器 204可以是用于测量时间的定时器，或者可以是替代抖动累积值已经连续到达上限DH的次数，计数在其期间抖动累积值到达上限值DH的状态已经持续的时间段的计数器。在此情况下，当其中抖动累积值到达上限DH的状态已经持续超过固定时间时，比较单元203提供DH控制信号到抖动累积单元201。

在第三实施例中，将描述为何从要从抖动累积单元201提供的抖动累积值仅使用最小值侧的抖动累积值的原因。

当同步分组在网络上立刻直接发送而没有与其他分组的发送重叠时，抖动累积值变为最小值。因此，固定其中抖动累积值变为最小值的状态(情况)并且最小值稳定。鉴于在图4中的抖动累积值的最小值B和到达延迟时间的最小值C，这是明显的。

与此相比，当同步分组的发送与其他分组的发送重叠时，推迟同步分组的发送，并且其输出等待时间依赖于其他分组的发送所需的时间并且是不固定的。这是因为抖动累积值的最大值侧的值依赖于包含该时间以及不确定元件的数目的状态。因此，在第三实施例中，提供最小值侧样本检测单元202以使用更加稳定的最小值侧的抖动累积值。在此情况下，要由比较单元203设置的下限DL和上限DH可以按照作为最小值侧样本检测单元202的输出的最小值侧的样本，设为更窄范围(死区)。

[第三实施例的操作的描述]

将参照图12和13描述第三实施例的频率误差检测单元181的操作。

图12示出其中抖动累积值到达下限DL的操作的示例。

在落入要从抖动累积单元201提供的抖动宽度J中的抖动累积值中，接近由虚线示出的一侧的抖动累积值代表最小值侧的样本，并且接近由实线示出的一侧的抖动累积值代表最大值侧的样本。要从最小值侧样本检测单元202输出到比较单元203的抖动累积值是在距虚线特定高度的范围中的抖动宽度J的样本。

在图12中，计算的抖动累积值在抖动宽度J的范围中逐渐减小。然后，当抖动累积值到达下限DL时，DL控制信号提供到抖动累积单元201，并且重置保持在抖动累积单元201中的抖动累积值(偏移为0)。

此外，随着比较单元203在抖动累积值到达下限DL时输出对应于下限DL的控制值，控制值改变VCO控制电压以便增加时钟频率。

此外，如图12所示，当抖动累积值第一次到达下限DL时，仅执行重置抖动累积值的操作，并且VCO控制电压不改变。然后，如果抖动累积值第二次并且随后次到达下限DL，则执行重置抖动累积值并且改变VCO控制电压的操作，其增加时钟频率。这是因为这样设计比较单元203，使得当第一次到达下限DL时，不输出对应于下限DL的控制值。如上所述，尽管由于开始抖动累积值的计算的定时等，抖动累积值是从真实到达延迟时间偏移的值，但是其偏移的量或偏移的方向是未知的。因此，当第一次到达下限DL时，比较单元203仅执行将抖动累积值校正为下限DL和上限DH之间的范围的处理。这可以减小更多的频率引入时间。

注意，在第三实施例中，当第一次到达下限DL时可以改变VCO控制电压，如在第二实施例的情况下，或者可替代地，像第三实施例，甚至在第二实施例中，当第一次检测到到达下限DL时，不输出对应于下限DL的控制值。具体地，可以适当地设置第一次检测到到达下限DL时是否输出控制值。

图13示出当抖动累积值到达上限DH时的操作示例。

在图13中，计算的抖动累积值在抖动宽度J的范围中逐渐增加。然后，当高于上限DH的抖动累积值已经持续N_TH次时，也就是说，当高于上限DH的抖动累积值在时间方面已经持续TH小时时，比较单元203提供DH控制信号到抖动累积单元201。当DH控制信号提供到抖动累积单元201时，抖动累积单元201中保持的抖动累积值偏移到下限DL和上限DH的平均值。在图13的示例中，由于下限DL为0，抖动累积单元201中保持的抖动累积值偏移到DH/2。

当高于上限DH的抖动累积值已经持续TH小时时，比较单元203输出对应于上限DH的控制值到增益调整单元123。然后，控制值改变VCO控制电压，以便降低时钟频率。在此情况下，然而，类似于当到达下限DL时，如在图12所述的，比较单元203在第一次检测时不输出用于改变VCO控制电压的控制值，并且从第二检测或随后检测输出对应于上限DH的控制值到增益调整单元123。

在第三实施例中，因为仅检测和输出最小值侧的样本到比较单元203，所以可以独立于抖动宽度设置下限DL和上限DH的宽度(死区)。与此相比，在如上所述的第一和第二实施例中，下限DL和上限DH的宽度需要按照抖动宽度J设置。因此，根据第三实施例，可以比第一和第二实施例减少更多 的频率引入时间。

[第三实施例的频率同步控制处理的流程]

图14是图示通过接收器设备100的第三实施例的频率同步控制处理的流程图。例如，每次由接收器设备100的同步分组接收单元11接收同步分组时执行该处理。

图14中步骤S41到S43的每个是与如上所述的图6中的步骤S1到S3类似的处理。具体地，在抖动量计算单元14中，基于两个同步分组(接收的同步分组和其之前接收的同步分组)的发送时间和接收时间计算抖动量。然后，在抖动量累积单元201中，计算抖动累积值并且提供到最小值侧样本检测单元202。

接下来，在步骤S44中，最小值侧样本检测单元202从最小值判断从抖动累积单元201提供的抖动累积值是否是在特定范围中的最小值侧的样本。

在步骤S44中，如果判断提供的抖动累积值不是最小值侧的样本，则处理结束。

另一方面，在步骤S44中，如果判断提供的抖动累积值是最小值侧的样本，则处理进到步骤S45，其中最小值侧样本检测单元202输出抖动累积值到比较单元203。

在步骤S46中，比较单元203判断来自最小值侧样本检测单元202的抖动累积值是否已经到达上限DH或下限DL。

在步骤S46中，如果判断抖动累积值没有到达上限DH或下限DL，则处理结束。

另一方面，在步骤S46中，如果确定抖动累积值已经到达上限DH或下限DL，则处理进到步骤S47，其中比较单元203判断是否已经检测到到达下限DL。

在步骤S47中，如果判断已经检测到到达下限DL，则处理进到步骤S48，其中比较单元302提供DL控制信号到抖动累积单元201。然后，在步骤S49中，抖动累积单元201基于提供的DL控制信号将其中存储的抖动累积值重置为0。

另一方面，在步骤S47中，如果判断没有到达下限DL，也就是说，如果已经检测到到达上限DH，则处理进到步骤S50，其中比较单元203判断高于上限DH的状态是否已经持续出现TH小时。

如果高于上限DH的抖动累积值已经持续至少N_TH次，并且在步骤S50中判断高于上限DH的状态已经持续出现TH小时，则处理进到步骤S51。在步骤S51中，比较单元203重置作为样本数计数器204的计数值的持续到达上限DH的数目，并且输出DH控制信号到抖动累积单元201。

在步骤S52中，抖动累积单元201将其中存储的抖动累积值设为上限DH和下限DL之间的预定值(例如，DH/2)。

另一方面，在步骤S50中，如果判断高于上限DH的状态没有持续出现TH小时，则处理进到步骤S53。在步骤S53中，比较单元203将计数持续到达上限DH的数目的样本数计数器204的计数值递增1，并且结束处理。

在步骤S49或步骤S52的处理之后，比较单元203在步骤S54中判断到达下限DL或上限DH或更高的持续状态的检测是第二检测或随后检测。如果在步骤S54中判断不是第二检测或随后检测，也就是说，是第一次检测，则处理结束。

另一方面，在步骤S54中，如果判断是第二检测或随后检测，则处理进到步骤S55，其中接收器设备100顺序执行从步骤S55到步骤S59的处理。因为从步骤S55到步骤S59的处理类似于图6中步骤S5到步骤S9的处理，所以省略描述。

每次由图11中的接收器设备100接收同步分组时执行上述处理。

因为在图11的接收器设备100中，可以比图2或图7的接收器设备100将从上限DH到下限DL的宽度设置更小，所以可以比第一和第二实施例减少更多的频率引入花费的时间。

[计算机的配置示例]

上述一系列处理可以由硬件执行，但是也可以由软件执行。当由软件执行该系列处理时，构造这样的软件的程序安装在计算机中。在此，表达“计算机”包括其中并入专用硬件的计算机和在安装各种程序时能够执行各种功能的通用个人计算机等。

图15是示出根据程序执行之前描述的一系列处理的计算机的硬件的配置示例的框图。

在该计算机中，中央处理单元(CPU)301、只读存储器(ROM)302和随机存取存储器(RAM)303通过总线304相互连接。

输入/输出接口305也连接到总线304。输入单元306、输出单元307、存 储单元308、通信单元309和驱动器310连接到输入/输出接口305。

输入单元306从键盘、鼠标、麦克风等配置。输出单元307从显示器、扬声器等配置。存储单元308从硬盘、非易失性存储器等配置。通信单元309从网络接口等配置。驱动器310驱动诸如磁盘、光盘、磁光盘、半导体存储器等的可移除记录介质311。

在如上所述配置的计算机中，CPU301将例如存储单元308中存储的程序经由输入/输出接口305和总线304加载到RAM303上，并且执行程序。因此，执行上述一系列处理。

在计算机中，通过将可移除记录介质311加载到驱动器310中，程序可以经由输入/输出接口305安装到存储单元308中。还可能使用通信单元309从有线或无线传送介质(诸如局域网、因特网、数字卫星广播等)接收程序，并且将程序安装到存储单元308中。作为另一替代，程序可以预先安装到ROM302或存储单元308中。

注意到，在伴随本说明书的流程图中写出的步骤当然可以以图示顺序按时间序列执行，但是这样的步骤不需要以时间序列执行，并且可以并行地或者在需要的定时(诸如当调用处理时)执行。

本公开的实施例不限于上述实施例，并且可以进行各种改变和修改而不背离本公开的范围。

此外，本公开还可以如下配置。

(1)一种同步处理设备，包括：

抖动量计算单元，用于基于包含时间信息的同步分组，计算抖动量；

累积单元，用于计算由所述抖动量计算单元计算的抖动量的累积值；

频率误差校正单元，用于根据由所述累积单元计算的抖动量的累积值，输出频率误差校正值；以及

控制电压输出单元，用于输出基于所述频率误差校正值的频率控制电压。

(2)如(1)所述的同步处理设备，其中所述频率误差校正单元比较由所述累积单元计算的抖动量的累积值与上限阈值和下限阈值，并且当由所述累积单元计算的抖动量的累积值超过所述上限阈值或下限阈值时，输出所述频率误差校正值。

(3)如(2)所述的同步处理设备，其中所述频率误差校正单元在所述抖动量的累积值超过所述上限阈值时输出用于降低频率的所述频率误差校正 值，并且在所述抖动量的累积值超过所述下限阈值时输出用于增加频率的所述频率误差校正值。

(4)如(2)或(3)所述的同步处理设备，其中在所述抖动量的累积值超过所述下限阈值时，所述累积单元设置所述抖动量的累积值为预定值。

(5)如(4)所述的同步处理设备，其中所述下限阈值和所述预定值为0。

(6)如(4)或(5)所述的同步处理设备，还包括：

最小值侧样本检测单元，用于仅检测和输出能够由所述累积单元获得的所述抖动量的累积值的最小值侧的样本，

其中在检测到超过所述上限阈值的所述抖动量的累积值的状态已经持续预定时间时，所述累积单元设置所述抖动量的累积值为所述上限阈值和所述下限阈值之间的值。

(7)如(4)到(6)的任一所述的同步处理设备，其中如果其中由所述累积单元计算的所述抖动量的累积值超过所述下限阈值或所述上限阈值的状态已经持续预定时间的检测是第二检测或随后检测，则所述频率误差校正单元输出所述频率误差校正值。

(8)如(1)到(7)的任一所述的同步处理设备，还包括：

增益调整单元，用于调整对于要由所述频率误差校正单元输出的所述频率误差校正值的增益。

(9)一种由同步处理设备执行的同步处理方法，包括以下步骤：

基于包含时间信息的同步分组，计算抖动量；

计算计算的抖动量的累积值；

从计算的抖动量的累积值，输出频率误差校正值；以及

输出基于所述频率误差校正值的频率控制电压。

(10)一种程序，用于使得计算机用作：

抖动量计算单元，用于基于包含时间信息的同步分组，计算抖动量；

累积单元，用于计算由所述抖动量计算单元计算的抖动量的累积值；

频率误差校正单元，用于从由所述累积单元计算的抖动量的累积值，输出频率误差校正值；以及

控制电压输出单元，用于输出基于所述频率误差校正值的频率控制电压。

参考符号列表

2 同步分组处理单元

14 抖动量计算单元

100 接收器设备

111 频率误差检测单元

121 抖动累积单元

122 比较单元

123 增益调整单元

124 控制电压生成单元

141 频率误差检测单元

161 抖动累积单元

162 比较单元

181 抖动累积单元

201 抖动累积单元

202 最小值侧样本检测单元

203 比较单元

204 样本数计数器 。

Claims (10)

1.一种同步处理设备，包括：

抖动量计算单元，用于基于包含时间信息的同步分组，计算抖动量；

累积单元，用于计算由所述抖动量计算单元计算的抖动量的累积值；

频率误差校正单元，用于根据由所述累积单元计算的抖动量的累积值，输出频率误差校正值；以及

控制电压输出单元，用于输出基于所述频率误差校正值的频率控制电压。

2.如权利要求1所述的同步处理设备，其中所述频率误差校正单元比较由所述累积单元计算的抖动量的累积值与上限阈值和下限阈值，并且当由所述累积单元计算的抖动量的累积值超过所述上限阈值或下限阈值时，输出所述频率误差校正值。

3.如权利要求2所述的同步处理设备，其中所述频率误差校正单元在所述抖动量的累积值超过所述上限阈值时输出用于降低频率的所述频率误差校正值，并且在所述抖动量的累积值超过所述下限阈值时输出用于增加频率的所述频率误差校正值。

4.如权利要求2所述的同步处理设备，其中在所述抖动量的累积值超过所述下限阈值时，所述累积单元设置所述抖动量的累积值为预定值。

5.如权利要求4所述的同步处理设备，其中所述下限阈值和所述预定值为0。

6.如权利要求4所述的同步处理设备，还包括：

最小值侧样本检测单元，用于仅检测和输出能够由所述累积单元获得的所述抖动量的累积值的最小值侧的样本，

其中在检测到超过所述上限阈值的所述抖动量的累积值的状态已经持续预定时间时，所述累积单元设置所述抖动量的累积值为所述上限阈值和所述下限阈值之间的值。

7.如权利要求6所述的同步处理设备，其中如果其中由所述累积单元计算的所述抖动量的累积值超过所述下限阈值或所述上限阈值的状态已经持续预定时间的检测是第二检测或随后检测，则所述频率误差校正单元输出所述频率误差校正值。

8.如权利要求1所述的同步处理设备，还包括：

增益调整单元，用于调整对于要由所述频率误差校正单元输出的所述频率误差校正值的增益。

9.一种由同步处理设备执行的同步处理方法，包括以下步骤：

基于包含时间信息的同步分组，计算抖动量；

计算计算的抖动量的累积值；

根据计算的抖动量的累积值，输出频率误差校正值；以及

输出基于所述频率误差校正值的频率控制电压。

10.一种程序，用于使得计算机用作：

抖动量计算单元，用于基于包含时间信息的同步分组，计算抖动量；

累积单元，用于计算由所述抖动量计算单元计算的抖动量的累积值；

频率误差校正单元，用于根据由所述累积单元计算的抖动量的累积值，输出频率误差校正值；以及

控制电压输出单元，用于输出基于所述频率误差校正值的频率控制电压。