WO2010058831A1 - パケットフィルタを用いたクロック同期システム、装置、方法およびそのプログラム - Google Patents

パケットフィルタを用いたクロック同期システム、装置、方法およびそのプログラム Download PDF

Info

Publication number
WO2010058831A1
WO2010058831A1 PCT/JP2009/069684 JP2009069684W WO2010058831A1 WO 2010058831 A1 WO2010058831 A1 WO 2010058831A1 JP 2009069684 W JP2009069684 W JP 2009069684W WO 2010058831 A1 WO2010058831 A1 WO 2010058831A1
Authority
WO
WIPO (PCT)
Prior art keywords
packet
clock
node
delay
time stamp
Prior art date
Application number
PCT/JP2009/069684
Other languages
English (en)
French (fr)
Inventor
厩橋　正樹
珍龍 崔
高木　和男
Original Assignee
日本電気株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本電気株式会社 filed Critical 日本電気株式会社
Priority to JP2010539256A priority Critical patent/JP5440880B2/ja
Priority to US13/129,755 priority patent/US8731036B2/en
Publication of WO2010058831A1 publication Critical patent/WO2010058831A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0638—Clock or time synchronisation among nodes; Internode synchronisation
    • H04J3/0658—Clock or time synchronisation among packet nodes
    • H04J3/0661—Clock or time synchronisation among packet nodes using timestamps
    • H04J3/0664—Clock or time synchronisation among packet nodes using timestamps unidirectional timestamps
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/062—Synchronisation of signals having the same nominal but fluctuating bit rates, e.g. using buffers
    • H04J3/0632—Synchronisation of packets and cells, e.g. transmission of voice via a packet network, circuit emulation service [CES]

Definitions

  • the present invention relates to a system, apparatus, method, and program for synchronizing clocks between apparatuses via a packet network, and more particularly to a clock synchronization system, apparatus, method, and program for improving clock synchronization accuracy between apparatuses. .
  • TDM time division multiplexing
  • IP Internet protocol
  • Some traffic transferred within the network requires accurate clock synchronization between the sending node and the receiving node. For example, in order to exchange high-quality real-time data such as voice and video, it is necessary to reproduce the data at a predetermined timing, and thus an accurate clock is required.
  • each base station device on the mobile network is required to have highly accurate clock synchronization of 50 parts per billion (ppb) with the wireless network control device. If the clock synchronization accuracy of the base station device exceeds this required value during service, handover between cells may fail, data may be lost, and communication quality may deteriorate.
  • ppb parts per billion
  • the receiving node can extract the clock information of the transmitting node via the transmission path, it was possible to realize highly accurate clock synchronization between the transmitting and receiving nodes.
  • data is transferred asynchronously in a network using the IP method. Therefore, there is a fluctuation in the data arrival interval at the receiving side node, and it is difficult to extract highly accurate clock information from the received data. Therefore, the receiving side node needs to find the clock interval of the transmitting side node by some method and adjust the clock interval to the transmitting side node.
  • matching the clock interval of the receiving side node with the clock interval of the transmitting side node means that the receiving side node regenerates the clock of the transmitting side node.
  • a time stamp method has been proposed as a technique for realizing highly accurate clock recovery via a packet network represented by an IP network or the like.
  • This time stamp method is described in Patent Document 1, for example.
  • a block diagram of the time stamp method is shown in FIG. FIG. 1 shows a state in which a master node 100 that is a transmission side node transmits a packet 120 to a slave node 110 that is a reception side node via a packet network 130. Note that the section from the master node 100 to the packet network 130 and the section from the packet network 130 to the slave node 110 are both connected by a network using the TDM method.
  • a time stamp method is used to perform synchronization control of the TDM flow between the master node located at the ingress edge and the slave node located at the egress edge via the packet network 130.
  • the master node 100 corresponding to the transmission side node transmits the packet 120 storing the time stamp (hereinafter referred to as “TS”) to the slave node 110 corresponding to the reception side node.
  • TS is a value indicating time information generated based on the clock of the master node 100 or the slave node 110.
  • it is a numerical value that increases by 1 in the minimum time unit (for example, 125 usec) of the clock of the master node 100, and it can be said that the numerical value in this minimum time unit is the clock width.
  • the clocks being synchronized means that the clock width of the master node is equal to the clock width of the slave node.
  • the above-mentioned minimum time unit of the clock can also be regarded as the clock speed. In this case, it can be said that the clock is synchronized when the clock speed of the master node is equal to the clock speed of the slave node.
  • a packet 120 is a packet group transmitted from the master node 100 at a certain interval, and packets 120-1, 120-2, 120-3, 120-4, 120- are transmitted in the order transmitted from the master node. 5
  • Each packet of the packet 120 stores the TS at the master node at the time of transmission, the TS of the packet 120-1 is 1, the TS of the packet 120-2 is 2, the TS of the packet 120-3 is 3, The TS of 120-4 is 4, and the TS of the packet 120-5 is 5.
  • the packet 120 arrives at the slave node 110 via the packet network 130 (see the upper part of FIG. 1).
  • the slave node 110 attempts to synchronize the clock of the slave node 110 with the clock of the master node 100 by adjusting the clock width according to the interval of the packets 120 received from the master node 100. For example, consider a case where TS increases by 1 every 125 usec in the clock of the master node 100 in FIG. That is, the clock width of the master node 100 is 125 usec. However, the clock width of the slave node 110 is not necessarily 125 usec and may be different.
  • the TSs of the packets 120-1 and 120-2 are 1 and 2, respectively, and the interval between both packets is 1 in TS, which is equal to 125 usec, which is the clock width of the master node 100.
  • the slave node 110 recognizes 1 which is the difference between the TSs of the packet 120-1 and the packet 120-2 as the minimum time unit of the clock of the master node 100, that is, 125 usec. Therefore, even when the clock width of the slave node 110 is different from the clock width of the master node 100 (125 usec in this example), the slave node 110 synchronizes with the clock width of the master node 100 (125 usec in this example). be able to.
  • a delay occurs in the reception timing at the slave node 110 due to the packet 120 passing through the packet network 130.
  • the TS in the clock of the slave node when passing through the packet network 130 and arriving at the slave node 110 is 1 for the packet 120-1 and 3 for the packet 120-2.
  • the packet 120-2 is delayed by 1 from the TS.
  • the slave node 110 recognizes that the difference between TSs of the packet 120-1 and the packet 120-2 is 250 usec in the minimum time unit of the clock of the master node 100. Therefore, the slave node 110 adjusts the clock width so that the minimum time unit of the clock is 250 usec.
  • the clock width of the master node 100 is 125 usec, whereas the clock width of the slave node 110 is 250 usec, and the clock width is different. At this time, it is said that the master node 100 and the slave node 110 are not synchronized.
  • the TS method is a method in which the slave node 110 that has received the packet 120 synchronizes with the clock of the master node 100 by adjusting its own clock using the stored TS as described above. While describing the configuration of the slave node 110, the clock synchronization operation in the TS method will be described in more detail.
  • the slave node 110 includes a packet receiving unit 146 and a phase locked loop (PLL) 140.
  • the packet receiving unit 146 receives the packet 120 transferred from the master node 100 via the packet network 130.
  • the received packet 120 is sent to the PLL 140.
  • the PLL 140 generates a TS (hereinafter referred to as “generated TS”) based on the clock of the slave node 110 when receiving the packet 120 from the master node 100 and a TS (
  • the difference from the “received TS” is calculated, and the PLL 140 adjusts its own clock based on the difference, thereby realizing clock synchronization.
  • generated TS hereinafter, the difference from the “received TS” is calculated, and the PLL 140 adjusts its own clock based on the difference, thereby realizing clock synchronization.
  • a phase comparator 141 a low pass filter (Low Pass Filter: LPF) 142 , a proportional / integration (Proportion Integration: PI) circuit 143 , a voltage controlled oscillator (Voltage)
  • VCO control Oscillator
  • the phase comparator 141 calculates a difference signal between the received TS and the TS generated from the clock of the slave node 110. This difference signal is input to the LPF 142.
  • the LPF 142 attenuates a frequency signal higher than a specific threshold value and blocks it, and passes only a low frequency as a signal, thereby removing jitter and noise generated in the differential signal by passing through the packet network 130.
  • the differential signal smoothed by the LPF 142 is input to the PI circuit 143.
  • the PI circuit 143 calculates a control signal that finally converges the difference signal to zero and outputs the control signal to the VCO 144.
  • the VCO 144 outputs a clock having a frequency determined by a control signal from the PI circuit 143.
  • the clock width (interval) on the slave side is adjusted.
  • the counter 145 generates a TS on the slave side based on the adjusted clock and passes it to the phase comparator 141.
  • the slave node 110 can reproduce the clock of the master node 100 and synchronize with the master node 100 even via the packet network 130.
  • the amount of delay D generated in the network is the received TS (generated TS: Ts) generated based on the clock of the slave node when the packet arrives at the slave node. It is obtained by the difference from the TS (received TS: Tm) stored in the packet. Therefore, at the time of arrival of the packet that arrives at the slave node by passing through the fluctuating network, a delay occurs between the received TS and the TS at which the packet actually arrives at the slave node, Some packets have a large delay until reaching the slave node.
  • the LPF in the slave node performs a process for leveling the randomness of the generated delay amount, and a process for reducing the influence thereof.
  • a packet filter function that performs packet filtering processing according to the delay amount of packets arriving at the slave node from the master node is used. This packet filter function is described in Patent Document 3, for example.
  • FIG. 2 shows an example of the delay amount distribution.
  • the delay amount is distributed from almost zero to several hundred microseconds.
  • a filtering process is performed in which a threshold value is set for the delay amount, a TS of a packet whose delay amount is smaller than the threshold value is adopted, and a TS of a large packet is not adopted.
  • FIG. 3 shows a slave node 310 having a packet filter unit.
  • a packet filter unit 350 is added to the slave node 110 in FIG.
  • the packet filter unit 350 receives a packet arriving from the master node from the packet receiving unit 146, and receives a received TS (hereinafter referred to as “Tm”) stored in the packet, and a slave node when the packet arrives.
  • Tm received TS
  • the delay amount D is obtained from the TS generated by itself (hereinafter referred to as “Ts”).
  • Ts the delay amount D is smaller than the predetermined threshold Dth, the TS of the packet is adopted, and when it is larger, the TS of the packet is not adopted.
  • a process of passing the TS of the packet to the PLL 140 is performed.
  • FIG. 4 shows a packet timing flow when the packet filter function is used.
  • a time axis 401 indicates a time axis indicating packet transmission timing to the slave node in the master node.
  • a packet 405 is transmitted.
  • a clock 402 (hereinafter referred to as “master clock 402”) in the master node is shown below the time axis 401.
  • master clock 402 in the master node is shown below the time axis 401.
  • the packet 405 is transmitted at the timing when the TS of the master clock 402 is 55. Therefore, the packet 405 stores a value of 55 as TS.
  • a time axis 403 in the slave node and a clock 404 of the slave node (hereinafter referred to as “slave clock 404”) are shown below.
  • the TS of the master clock 402 and the TS of the slave clock 404 are different at a certain same time.
  • the TS of the master clock 402 is 70
  • the TS is different such that the slave clock 404 is 67.
  • the master clock 402 and the slave clock 404 have the same clock width.
  • the clock in a state like the slave clock 404 is hereinafter referred to as “synchronized slave clock”.
  • slave clock 404 In order for the slave clock to be in a synchronized state, it is necessary that the clock width of the slave clock and the clock width of the master clock match.
  • the operation of the slave clock that is not synchronized with the master clock in the TS method will be described with reference to the clock of the slave node in a synchronized state (indicated as “slave clock 404” in FIG. 4).
  • the packet 405 transmitted by the master node when the TS of the master clock 402 is 55 is transmitted at the slave node.
  • the slave clock 404 arrives when TS is 55.
  • a packet 407 indicates a packet that arrives when the above-described TS is 59 in the slave clock 404 due to the addition of the delay amount 4 via the packet network.
  • the value of the time stamp of the clock of the slave node when the packet transmitted by the master slave arrives at the slave node is referred to as packet arrival timing.
  • the delay amount D is obtained from the difference between the received TS and the generated TS, and the filtering process is executed under the condition including the threshold value Dth. It is possible to perform clock synchronization control by selectively adopting only TS of smaller packets.
  • the clock synchronization control can be performed using the packet filter function by the method described with reference to FIG.
  • FIG. 4 the case where the master clock 402 and the slave clock 404 are completely synchronized and the slave clock 404 is in the synchronized state has been described as an example.
  • the purpose is to synchronize by applying synchronization control from the situation that is not.
  • the master node clock and the slave node clock are not synchronized, there are the following problems.
  • FIG. 5 shows that when the master clock 402 and the slave node clock 501 (hereinafter referred to as “slave clock 501”) are not synchronized with the timing flow shown in FIG.
  • FIG. 10 is a diagram in which a timing flow in the case of being smaller than a master clock 402 is added.
  • the slave node in addition to the master node time axis 401, master clock 402, slave node time axis 403, and synchronized slave clock 404 shown in FIG. 4, the slave node is not synchronized with the master node.
  • a slave clock 501 is added.
  • the slave clock 501 has a smaller clock width than the slave clock 404. Therefore, the slave node is not synchronized with the master node.
  • the slave clock 404 is in a synchronized state, as described above, the TS of the master clock 402 and the TS of the slave clock 404 are different at a certain same time. As an example, when the TS of the master clock 402 is 70, the TS is different such that the TS of the slave clock 404 is 67.
  • the TS value of the slave clock 501 not in the synchronized state is 64 at the time of the TS value 55 (illustrated as the packet 406) when the packet is received from the master node. ing.
  • timestamp deviation (hereinafter referred to as“ TS deviation ”) in the present invention.
  • TS deviation ⁇ the TS deviation ⁇ is ⁇ 9.
  • the slave clock 601 is not synchronized with the master node by the slave node, and the slave clock 601 has a larger clock width than the slave clock 404.
  • the delay amount D is not included in the slave clock 404 in the synchronized state (packet 406, TS is 55)
  • TS is 49.
  • the slave clock when the clocks of the master node and the slave node are not synchronized, the slave clock includes a TS deviation ⁇ with respect to the synchronized slave clock. Therefore, since the TS deviation ⁇ is also included in the generated TS (Ts) generated at the timing when the packet arrives at the slave node, the delay amount cannot be calculated appropriately on the slave node side. As a result, when performing packet filter processing, filter processing that appropriately adopts TS of packets whose delay amount exceeds a predetermined threshold cannot be performed, and as a result, the master clock and the slave clock are synchronized. There is a problem that it cannot be done.
  • the object of the present invention is the above-described problem.
  • a master node transmits a packet to a slave node via a packet network and performs packet filter processing on the slave node side, a packet whose delay amount exceeds a predetermined threshold value.
  • a clock synchronization system, method, apparatus, and program for solving the problem that filter processing that appropriately employs TS cannot be performed and, as a result, master clock and slave clock cannot be synchronized. There is.
  • the clock synchronization system of the present invention is a clock synchronization system that synchronizes the clock of the slave node with the clock of the master node.
  • the master node includes packet transmission means for transmitting a packet including a time stamp to the slave node.
  • the slave node includes packet reception means, packet filter means, and phase synchronization means.
  • the packet receiving means receives the packet transmitted from the master node.
  • the packet filter means calculates a difference between a clock time stamp of the slave node at the time of reception of the packet and a time stamp of the received packet as a delay value of the packet, and the delay value of the packet or the packet And a filtering process is performed on the packet received from the packet receiving unit based on the packet delay value and the packet delay threshold.
  • the phase synchronization means outputs a clock of the slave node based on a time stamp included in the packet adopted by the packet filter means.
  • the node of the present invention is a node that synchronizes the clock of its own node with the clock of the master node.
  • the node includes packet reception means, packet filter means, and phase synchronization means.
  • the packet receiving means receives a packet including a time stamp from the master node via a network.
  • the packet filter means calculates a difference between a time stamp of a clock of the own node at the time of reception of the packet and a time stamp of the received packet as a delay value of the packet, and the delay value of the packet or the packet And a filtering process is performed on the packet received from the packet receiving unit based on the packet delay value and the packet delay threshold.
  • the phase synchronization means outputs a clock of its own node based on a time stamp included in the packet adopted by the packet filter means.
  • the clock synchronization method of the present invention is a clock synchronization method for synchronizing the clock of the slave node with the clock of the master node, and includes a packet reception step, a delay calculation step, a correction step, and a packet filter step.
  • a packet receiving step a packet including a time stamp is received via the network.
  • a delay calculating step a difference between the time stamp of the clock of the slave node at the time of receiving the packet and the time stamp of the received packet is calculated as a delay value of the packet.
  • the correction step a delay value of the packet or a threshold value related to the delay of the packet is corrected.
  • a filtering process is performed on the packet received from the packet receiving unit based on a delay value of the packet and a threshold value related to the delay of the packet.
  • the clock of the slave node is output based on the time stamp included in the packet adopted in the packet filter step.
  • the program of the present invention is a program for synchronizing the clock of the slave node with the clock of the master node, and includes a packet reception process, a packet filter process, and a phase synchronization process.
  • the packet reception process executes a process of receiving a packet including a time stamp from the master node via a network.
  • the packet filtering process calculates a difference between the time stamp of the slave node clock at the time of reception of the packet and the time stamp of the received packet as a delay value of the packet, and the packet delay value or the packet And a filter processing is performed based on the corrected delay value of the packet and the threshold value of the packet delay.
  • the phase synchronization process executes a process of outputting a clock of the slave node based on a time stamp included in the packet adopted in the packet filter step.
  • the delay amount of the packet arriving on the slave node side is accurately calculated, and the packet whose delay amount exceeds a predetermined threshold
  • the packet filter process appropriately adopting the TS can be performed, and the master clock and the slave clock can be synchronized.
  • FIG. 3 is an example of a detailed configuration diagram of a general packet filter unit 350.
  • FIG. It is an example of the detailed block diagram of the packet filter part 912 in the case of using the 1st correction method of this invention. It is an example of the detailed block diagram of the packet filter part 912 in the case of using the 2nd correction method of this invention.
  • the slave node performs TS processing based on the timing under the slave clock including the TS deviation ⁇ , not the synchronized slave clock. is there. Therefore, in the present invention, in consideration of the TS shift ⁇ of the slave clock that is not synchronized with respect to the slave clock that is synchronized, the delay of the arrival timing of the packet of the slave clock that is not synchronized with respect to the arrival timing of the packet of the slave clock that is not synchronized.
  • the above-mentioned problem is solved by correcting the threshold of the amount or delay amount set in advance and matching the arrival timing of the slave clock packet with the arrival timing of the slave clock packet in the synchronized state.
  • FIG. 7 shows an example where the clock width of the slave clock 501 is smaller than the clock width of the master clock 402 as in FIG. 5, and the slave node and the master node are not synchronized.
  • the TS of the arrival timing of the packet 406 at the synchronized slave clock 404 is 55, and the TS of the packet 706 under the slave clock 501 that is not synchronized at the same time is 64, and the arrival timing of the packet 406 The shift is -9.
  • This packet 706 indicates a packet whose arrival timing is the same as the arrival timing of the packet 406 in the slave clock 404.
  • the packet filtering process can be performed with the same filter width as that of the slave clock 404.
  • FIG. 8 shows an example in which the clock width of the slave node is larger than the clock width of the master node as in FIG. 6, and the slave node and the master node are not synchronized.
  • the arrival timing TS of the packet 406 at the slave clock 404 in the synchronized state is 55, and the arrival timing TS of the packet 806 under the slave clock 601 that is not in the synchronized state at the same time is 49. +6 shift from the arrival timing.
  • This packet 806 indicates a packet whose arrival timing is the same as the arrival timing of the packet 406 in the slave clock 404. This packet 806 indicates a packet whose arrival timing is the same as the arrival timing of the packet 406 in the slave clock 404.
  • the overall configuration of the embodiment of the present invention includes a master node 900, a slave node 910, and a packet network 130.
  • the master node 900 and the slave node 910 are configured as follows.
  • the master node 900 includes a packet generation unit 901 and a packet transmission unit 902.
  • the packet generation unit 901 generates a packet 120 in which a TS for performing clock synchronization is stored.
  • the packet transmission unit 902 periodically transmits the packet 120 generated by the packet generation unit 801 to the slave node 910.
  • the slave node 910 includes a packet reception unit 911, a packet filter unit 912, a PLL (Phased Locked Loop) 140, a filter control unit 914, a synchronization accuracy monitor unit 915, and a packet counter 916.
  • the packet receiving unit 146 receives the packet 120 transferred from the master node 900 via the packet network 130.
  • the received packet 120 is sent simultaneously to the packet filter unit 912 and the packet counter 916 (a copy of the packet 120 may be sent to one side).
  • the packet filter unit 912 calculates the delay amount D from the difference between the received TS stored in the packet 120 received from the packet receiving unit 146 and the generated TS generated by the counter 145, and sets a preset threshold Dth and delay amount D.
  • the TS of the received packet 120 is decided to be adopted or discarded, and the packet 120 adopting the TS is sent to the PLL 140. Further, by adjusting the delay amount D or the threshold value Dth according to the control information received from the filter control 914, more appropriate packet discard processing is performed.
  • the packet filter unit 912 may be activated from the start of transmission / reception of the packet 120 with the master node 600. In order to reduce the time until stabilization, all packets are captured without being activated at first, You may start it after it stabilizes to some extent. Generally, when the number of packets taken into the PLL 140 is reduced, it takes time until stabilization. When the packet filter unit 912 is activated, packets with a delay greater than a certain value are discarded, and the number of adopted packets is reduced. However, if a packet with a large delay is captured, there is a possibility that sufficient synchronization accuracy cannot be obtained as described above.
  • the packet filter unit 912 captures all the packets without being activated until a certain level of stability is obtained, and when the level is stabilized to a certain extent, the packet filter unit 912 is activated to discard a packet with a large delay, so that the synchronization accuracy is not changed. Can be shortened.
  • the PLL 140 includes a phase comparator 141, a low pass filter (LPF) 142, a proportional / integration (Proportion Integration: PI) circuit 143, a voltage controlled oscillator (Voltage Control Oscillator: VCO) 144, and a counter 145.
  • the configuration is the same as that of the PLL 140 included in the slave node of FIG. This configuration is merely an example. Even if the configuration is different from this, the difference between the TS generated from the clock of the slave node 910 itself and the TS received from the master node 900 is calculated, and the clock of the slave node 910 itself is adjusted based on the difference. If possible, the configuration is not limited to this configuration.
  • the phase comparator 141 calculates a difference signal between the received TS stored in the packet 120 received from the packet filter unit 912 and the TS generated by the counter 145 and outputs the difference signal to the LPF 142.
  • the LPF 142 leveles the differential signal, suppresses jitter and noise, and outputs the result to the PI circuit 143.
  • the PI circuit 143 generates a control signal such that the leveled difference signal finally becomes zero and outputs the control signal to the VCO 144.
  • the VCO 144 generates a clock having a frequency determined by the input control signal and outputs it to the counter 145. Further, the counter value of the packet counter 916 is decreased according to the generated frequency clock.
  • the counter 145 generates a TS based on the clock and transfers it to the phase comparator 141 and the packet filter unit 912.
  • the packet counter 916 increases the counter value by a predetermined value every time the packet 120 is received from the packet receiving unit 146. At the same time, the counter value is decreased according to the frequency determined by the VCO 144.
  • the packet counter 916 may be a packet buffer. In the case of the packet buffer, when the packet 120 is received from the packet receiving unit 146, the packet 120 is accumulated in the buffer, and at the same time, the accumulated packet is output according to the frequency determined by the VCO 144.
  • the synchronization accuracy monitor unit 915 includes a synchronization accuracy measurement unit 915-1 and a counter value increase / decrease information acquisition unit 915-2.
  • the synchronization accuracy measuring unit 915-1 measures the synchronization accuracy between the master node 900 and the slave node 910.
  • any method such as a method using a packet counter, which will be described later, or a method using a device for measuring the synchronization accuracy may be used.
  • a method using a packet counter will be described as an example of a method for measuring synchronization accuracy.
  • the operation of the synchronization accuracy measuring unit 915-1 in this method will be described below.
  • the synchronization accuracy measuring unit 915-1 monitors the counter value of the packet counter 916. Then, the maximum counter value Counter_Max [t] in the interval t is obtained.
  • the synchronization accuracy measuring unit 915-1 that has obtained the counter maximum value Counter_Max [t] calculates the difference amount Deviation [t] between the counter maximum value Counter_Max [t] and the counter reference value Counter_Ref in the interval.
  • the formula at this time is as follows.
  • Deviation [t] Counter_Max [t] ⁇ Counter_Ref
  • This difference amount Deviation [t] represents the variation amount of the above-mentioned counter maximum value.
  • the counter reference value Counter_Ref is a value indicating a counter value at the start of measurement, a predetermined counter value, or both.
  • the counter value increase / decrease information acquisition unit 915-2 monitors the increase / decrease status of the counter value of the packet counter 916. Thereafter, the synchronization accuracy information and the counter value increase / decrease information obtained by the synchronization accuracy measuring unit 915-1 and the counter value increase / decrease information acquiring unit 915-2 are notified to the filter control unit 914.
  • the filter control unit 914 corrects the threshold value Dth of the packet filter unit 912 or the delay amount D calculated by the packet filter unit 912 based on the synchronization accuracy information received from the synchronization accuracy monitor unit 915 and the increase / decrease information of the packet counter 916.
  • the shift ⁇ is calculated, and the result is notified to the packet filter unit 912. A method for calculating the TS deviation ⁇ will be described below.
  • the arrival of the packet at the slave clock that is not synchronized with respect to the arrival timing of the packet at the slave clock that is synchronized is corrected.
  • the packet TS filtering process is performed at the same timing as the arrival timing of the packet in the synchronized slave clock by matching the arrival timing of the packet in the slave clock with the arrival timing of the synchronized slave clock. Yes.
  • step S11 the filter control unit 914 receives synchronization accuracy information between the master / slave nodes from the synchronization accuracy monitoring unit 915 at predetermined intervals.
  • the increase / decrease information of the counter value of the packet counter 916 is received.
  • the acquisition method of the synchronization accuracy information in the synchronization accuracy measurement unit 915-1 of the synchronization accuracy monitor unit 915 is not particularly limited as described above.
  • An example of a method for acquiring the increment / decrement information of the counter value in the counter value increase / decrease information acquisition unit 915-2 will be described later.
  • the filter control unit 914 first receives the synchronization accuracy and counter value increase / decrease information (step S11). Subsequently, the filter control unit 914 calculates a TS deviation ⁇ from the synchronization accuracy received in step S12.
  • the synchronization accuracy obtained by the synchronization accuracy measuring unit 915-1 is Xppb
  • the preset time stamp value per 1 sec is L (TS) in the clock of the master node, and the synchronization is determined in advance. If the interval for calculating the accuracy is Y sec, a deviation occurs at a rate of X ppb with respect to L ⁇ Y (TS). Therefore, the TS deviation can be expressed by the following equation.
  • step S12 the filter control unit 914 that has calculated the TS deviation ⁇ determines the sign of the TS deviation ⁇ as shown in (1) and (2) below from the increment / decrement information of the counter value received in step S11. (Step S13). Details of the following (1) and (2) will be described later.
  • the filter control unit 914 that has determined the sign of the TS deviation ⁇ in step S13 finally transmits the TS deviation amount + ⁇ or ⁇ to the packet filter unit 912 in step S14.
  • the packet filter unit 912 will be described.
  • the packet filter unit 350 as shown in FIG. 3 executes packet filtering under the condition of 0 ⁇ D ⁇ Dth.
  • the packet filter unit 912 of the present invention corrects the TS of the packet received from the master node by using the TS deviation ⁇ received from the filter control unit 914.
  • the present invention proposes two methods, a method of correcting the delay amount D and a method of correcting the delay threshold value Dth. In the present embodiment, a method for correcting the delay amount D will be described.
  • the correction method in the present embodiment is a method for correcting the delay amount D.
  • a flowchart of this method is shown in FIG.
  • step S21 the packet filter unit 912 obtains a delay D considering the TS deviation by adding a TS deviation ⁇ to the generated TS (Ts).
  • D (Ts + ⁇ ) ⁇ Tm
  • the packet filter unit 912 determines whether or not the delay amount D obtained in step S21 is not less than 0 and not more than the threshold value Dth (step S22).
  • step S22 if the delay amount D is not less than 0 and not more than the threshold value (Yes in step S22), the packet filter unit 912 proceeds to step S23 and performs a process of adopting the TS of the packet. On the other hand, if the delay amount D does not satisfy the condition of step S22 (No in step S22), the packet filter unit 912 proceeds to step S24 and performs a process of not adopting the TS of the packet.
  • the correction method in the present embodiment is a method of correcting the delay amount D.
  • a packet TS is adopted when the following condition is satisfied. 0 ⁇ (Ts + ⁇ ) ⁇ Tm ⁇ Dth
  • a configuration of the packet filter unit 912 for realizing the correction method will be described.
  • the packet filter unit 350 includes a subtractor 1101 and a comparator 1100.
  • the subtractor 1101 the difference between the generated TS (Ts) input from the counter 145 and the received TS (Tm) input from the master node 100 is calculated and input to the comparator 1100.
  • Comparator 1100 performs comparison calculation according to the following filter conditions (1) to (3) consisting of threshold value Dth and difference information Ts ⁇ Tm set by a setting interface (hereinafter referred to as “setting IF”).
  • the filtering process is performed in accordance with the filter condition corresponding to the TS of the packet.
  • the setting IF refers to an interface for performing various settings of the slave node such as an interval for calculating synchronization accuracy and a threshold Dth on a GUI (Graphical User Interface), for example.
  • the packet TS is adopted and transferred to the PLL 140.
  • FIG. 12 shows the configuration of the packet filter unit 912 of the correction method.
  • the packet filter unit 912 includes a subtractor 1101, a comparator 1100, and an adder 1200.
  • the difference from the packet filter unit 350 is that the adder 1200 adds the TS deviation ⁇ received from the filter control unit 914 to the generated TS (Ts).
  • Ts the generated TS
  • the addition information (Ts + ⁇ ) is input to the subtractor 1101, and the difference between the addition information (Ts + ⁇ ) and the received TS (Tm) input from the master node 100 is calculated and input to the comparator 1100.
  • the comparator 1100 performs comparison calculation according to the following filter conditions (1) to (3) consisting of the threshold value Dth set by the setting IF and the difference information (Ts + ⁇ ) ⁇ Tm, and the TS of the packet follows the corresponding filter condition And filter processing.
  • the counter value increase / decrease information acquisition method of the packet counter 916 in the counter value increase / decrease information acquisition unit 915-2 will be described with two examples. Note that, as described above, the acquisition method described below is an example, and any method may be used for acquiring the increase / decrease information of the counter value.
  • the simplest method is a method of acquiring the counter value of the packet counter 916 at the timing of acquiring the synchronization accuracy information in the synchronization accuracy monitor unit 915 and comparing it with the previously acquired counter value.
  • a method may be used in which an average value of counter values during an interval of timing for acquiring synchronization accuracy information is calculated and compared with the previous average value.
  • Counter value increase / decrease information acquisition method second method> If the first method is used as the counter value increase / decrease information acquisition method of the counter value increase / decrease information acquisition unit 915-1 in FIG. 9, the influence of the delay added when the packet 120 is transferred through the packet network 130. Therefore, there arises a problem that the increase or decrease in the counter value may not accurately represent the difference in clock width. Therefore, a method that is less susceptible to delay will be described below, including the problems of the first method.
  • FIG. 14 shows the counter value of the packet counter 916 when the clock of the slave node is accurately synchronized with the clock of the master node and the amount of delay added to the packet is always 0 in the packet network. Yes.
  • the horizontal axis direction is the elapsed time, and the vertical axis direction is the counter value.
  • FIG. 15 shows the counter value when the slave clock and the master clock are accurately synchronized but there is a delay added to the packet in the packet network.
  • FIGS. 16 and 17 show counter values when the slave clock and the master clock are not synchronized and there is a delay added to the packet in the packet network.
  • FIG. 16 as an example where the slave clock and the master clock are not synchronized, a case where the clock width of the slave clock is smaller than the clock width of the master clock is shown.
  • FIG. 17 shows a case where the clock width of the slave clock is larger than the clock width of the master clock.
  • the maximum value of the counter value is a constant value.
  • the counter value When the packet arrives at the packet counter 916, the counter value increases by a predetermined value. On the other hand, the counter value is subtracted according to the speed at which the VCO 144 outputs a clock. In this example, a predetermined counter value for one packet is subtracted according to the interval at which the packets arrive. In the example of FIG. 14, since the slave clock and the master clock are synchronized, the counter value is repeatedly increased and decreased at regular intervals of the packet arrival interval, and the maximum value of the counter when increased and the minimum value of the counter when decreased The value is constant.
  • FIG. 15 shows a case where the slave clock and the master clock are synchronized and a delay is added in the packet network. Since the delay is added, the arrival of the packet is delayed, and the subtraction amount of the counter value is increased by the delay amount, and the lower limit value of the counter value is smaller than the example of FIG. Therefore, the counter value at the time of packet arrival is not constant as in the example of FIG. 14, and there are places where it is smaller than the others. However, when a packet without delay arrives, the counter value reaches the value that should be originally reached (the maximum value of the counter). If it is considered that a packet without a delay is received during an interval (for example, 10 seconds), the maximum value of the counter value is constant during the interval.
  • an interval for example, 10 seconds
  • the slave clock and the master clock are synchronized, for example, at a certain interval (for example, a time when one non-delayed packet is expected to arrive).
  • a certain interval for example, a time when one non-delayed packet is expected to arrive.
  • the counter value fluctuates depending on the delay of the received packet at the timing of the boundary of the interval for acquiring the synchronization accuracy information. Therefore, regarding the amount of change in the counter value compared to the time when the previous synchronization accuracy measurement was performed, the effect of the difference due to the delay amount is greater than the difference due to the clock width difference (speed difference) between the master clock and the slave clock. There is a big possibility. Therefore, the difference (speed difference) between the clock widths of the master clock and the slave clock may not be reflected in the fluctuation of the counter value.
  • an average value of counter values in a certain interval can be adopted and a method can be used that uses only the received packet at the boundary timing. According to the method, although the influence of the delay amount can be reduced compared with the above-described method, for example, if the delay amount tends to be large in a certain interval, the average value becomes lower as a whole. The amount of delay may be affected.
  • FIGS. 16 and 17 are cases in which the slave clock and the master clock are not synchronized.
  • FIG. 16 shows a case where the clock width of the slave clock is smaller than the clock width of the master clock. Similar to the example of FIG. 15, there is a portion where the counter value does not reach the maximum value when the packet arrives due to delay of packet arrival due to the delay. However, the maximum value is reached when a packet without delay arrives. The difference from FIG. 15 is that the counter maximum value for each interval fluctuates.
  • the clock width of the slave clock is smaller than the clock width of the master clock. This is synonymous with the fact that the output speed of the slave clock is slower than the output speed of the master clock. Therefore, since the subtraction speed of the packet counter existing in the slave node is slower than the increase speed, the counter value gradually increases. Therefore, the maximum value of the counter value for each interval increases with time.
  • FIG. 17 shows a case where the clock width of the slave clock is larger than the clock width of the master clock. This is synonymous with the speed of the slave clock being higher than the speed of the master clock. Therefore, regarding the fluctuation of the counter maximum value for each interval, which is the difference from FIG. 15, the counter value gradually decreases because the subtraction speed of the packet counter is faster than the increase speed. Therefore, the maximum value of the counter value for each interval decreases with time.
  • the maximum counter value is monitored, and it can be seen from the fluctuation of the maximum value for each interval whether the slave clock and master clock are synchronized. That is, it can be seen that if the counter maximum value is constant, it is synchronized, and if it is fluctuated, it is not synchronized. If the counter maximum value is increasing, the slave clock width is smaller than the master clock, and if the counter maximum value is decreasing, the slave clock width is the master clock clock. It can be seen that it is larger than the width. When this method is used, the influence of delay can be eliminated, so that the situation of the speed difference can be grasped more accurately.
  • the synchronization accuracy monitoring unit 915 measures the maximum counter value of the packet counter 916 at every interval, and notifies the filter control unit 914 of the increase / decrease information of the maximum counter value.
  • the influence of delay can be eliminated and the TS deviation between the master clock and the slave clock can be grasped more accurately.
  • the filter control unit calculates the TS deviation by using the synchronization accuracy information acquired by the synchronization accuracy monitor unit and the increase / decrease information of the counter value of the packet counter.
  • the packet filter unit corrects the arrival timing of the slave clock to the arrival timing of the synchronized slave clock by correcting the delay amount D by using the TS deviation.
  • the slave node processes the generated TS and received TS, calculates the delay amount of the packet that arrived on the slave node side, and appropriately selects the TS of the packet according to the set threshold Can be hired.
  • the synchronization accuracy can be improved by adopting only the TS of the packet with a small delay amount into the clock synchronization circuit without adopting the TS of the packet with a large delay amount.
  • the counter value increase / decrease information acquisition unit by using the second method of the counter value increase / decrease information acquisition method described above, it is possible to eliminate the influence of delay, and more accurately between the master clock and the slave clock. There is an effect that TS deviation can be grasped.
  • the packet filter unit 912 further obtains a delay amount D considering the TS deviation by subtracting a value obtained by subtracting the TS deviation ⁇ from the received TS (Tm) from the generated TS (Ts).
  • D Ts ⁇ (Tm ⁇ )
  • the packet filter unit 912 determines whether or not the delay amount D obtained in step S31 is not less than 0 and not more than the threshold value Dth (step S32).
  • step S32 if the delay amount D is greater than or equal to 0 and less than or equal to the threshold (Yes in step S32), the packet filter unit 912 proceeds to step S33 and performs a process of adopting the TS of the packet. On the other hand, if the delay amount D does not satisfy the condition of step S32 (No in step S32), the packet filter unit 912 proceeds to step S34 and performs a process of not adopting the TS of the packet.
  • the TS of the packet 606 is adopted according to step S33.
  • a method of correcting the delay amount D different from that in the first embodiment is used.
  • a packet TS is adopted when the following condition is satisfied.
  • the configuration of the packet filter unit 912 for realizing the above correction method will be described with reference to FIG.
  • the packet filter unit 912 includes subtracters 1101 and 1102 and a comparator 1100.
  • the difference from the packet filter unit 350 is that the subtractor 1101 calculates the difference between the TS deviation ⁇ received from the filter control unit 914 and the received TS, and the subtractor 1102 subtracts the difference obtained from the generated TS. It is. By this process, the generated TS is corrected.
  • the subtraction information (Tm ⁇ ) is input to the subtractor 1101, and the difference between the subtraction information (Tm ⁇ ) and the generated TS (Ts) input from the master node 100 is calculated and input to the comparator 1100.
  • the comparator 1100 performs a comparison calculation according to the following filter conditions (1) to (3) including the threshold value Dth set by the setting IF and the difference information Ts ⁇ (Tm ⁇ ), and the filter to which the TS of the packet corresponds Filtering is performed according to the conditions.
  • the filter control unit calculates the TS deviation using the synchronization accuracy information acquired by the synchronization accuracy monitor unit and the increase / decrease information of the counter value of the packet counter.
  • the packet filter unit corrects the arrival timing of the slave clock to the arrival timing of the synchronized slave clock by correcting the delay amount D by using the TS deviation.
  • the slave node processes the generated TS and received TS, calculates the delay amount of the packet that arrived on the slave node side, and appropriately selects the TS of the packet according to the set threshold Can be hired.
  • the synchronization accuracy can be improved by adopting only the TS of the packet with a small delay amount into the clock synchronization circuit without adopting the TS of the packet with a large delay amount.
  • the correction method in the present embodiment is a method for correcting the threshold value Dth in the packet filter unit. By subtracting the TS deviation ⁇ from the threshold Dth, the threshold Dth considering the TS deviation can be obtained.
  • the packet filter unit 912 corrects the delay amount threshold value Dth.
  • a packet TS is adopted when the following condition is satisfied. ⁇ ⁇ Ts ⁇ Tm ⁇ Dth ⁇
  • FIG. 13 shows the configuration of the packet filter unit 912 of the present embodiment.
  • the packet filter unit 912 includes a subtractor 1101, a comparator 1100, and a subtracter 1300.
  • the difference from the general packet filter unit 350 is that the subtractor 1300 subtracts the TS deviation ⁇ received from the filter control unit 914 from the threshold value Dth. This operation indirectly corrects the generated TS.
  • the generated TS (Ts) received from the counter 145 and the received TS (Tm) received from the packet receiving unit 911 are input to the subtractor 1101, and a difference Ts ⁇ Tm is calculated and input to the comparator 1100.
  • the threshold value Dth set by the setting IF and the TS deviation ⁇ input from the filter control unit 914 are input to the subtractor 1200, and the difference Dth ⁇ is calculated and input to the comparator 1100.
  • the comparator 1100 performs a comparison calculation according to the following filter conditions (1) to (3) consisting of the difference information Dth ⁇ relating to the threshold Dth and the difference information Ts ⁇ Tm relating to TS, and the filter condition to which the TS of the packet corresponds.
  • the filter process is performed according to the above.
  • the filter control unit calculates the TS deviation using the synchronization accuracy information acquired by the synchronization accuracy monitor unit and the increase / decrease information of the counter value of the packet counter.
  • the packet filter unit corrects the arrival timing of the slave clock to the arrival timing of the synchronized slave clock by correcting the delay amount D by using the TS deviation.
  • the slave node processes the generated TS and received TS, calculates the delay amount of the packet that arrived on the slave node side, and appropriately selects the TS of the packet according to the set threshold Can be hired.
  • the synchronization accuracy can be improved by adopting only the TS of the packet with a small delay amount into the clock synchronization circuit without adopting the TS of the packet with a large delay amount.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

　スレーブノードのクロックをマスタノードのクロックに同期させるクロック同期システムにおいて、パケットフィルタ処理を適切に行えず、同期をとることができない。 　マスタノードは、タイムスタンプ（ＴＳ）を含むパケットをスレーブノードに送るパケット送信手段を備える。スレーブノードは、マスタノードから送信されたパケットを受信するパケット受信手段と、パケット受信時におけるスレーブノードのクロックのＴＳと受信したパケットのＴＳとの差分をパケットの遅延の値として算出し、パケットの遅延の値またはパケットの遅延に関する閾値を補正し、パケット受信手段から受信したパケットに対して、パケットの遅延の値及びパケットの遅延に関する閾値に基づきフィルタ処理を行うパケットフィルタ手段と、採用されたパケットに含まれるＴＳに基づきスレーブノードのクロックを出力する位相同期手段とを備える。

Description

パケットフィルタを用いたクロック同期システム、装置、方法およびそのプログラム
　本発明は、パケットネットワークを介して装置間のクロックを同期させるシステム、装置、方法、プログラムに関し、より詳細には、装置間のクロック同期精度を向上させるクロック同期システム、装置、方法およびそのプログラムに関する。
　ネットワーク内で転送されるデータ量の増大に伴い、通信事業者にとって、高速データ通信網を安価に実現する必要性が増している。そのため、時分割多重（Ｔｉｍｅ　Ｄｉｖｉｓｉｏｎ　Ｍｕｌｔｉｐｌｅｘｉｎｇ：　ＴＤＭ）方式を用いた高コストなネットワークからインターネットプロトコル（Ｉｎｔｅｒｎｅｔ　Ｐｒｏｔｏｃｏｌ：　ＩＰ）方式を用いた低コストかつ高効率なネットワークへの移行が進められつつある。
　ネットワーク内で転送されるトラヒックの中には、送信ノード側と受信ノード側で正確なクロック同期が必要とされるものがある。例えば音声やビデオなどのリアルタイムデータを高品質にやり取りするためには、あらかじめ決められたタイミングでデータを再生する必要があり、そのために正確なクロックが必要となる。
　また、他の例としては、モバイルネットワークサービスでは、セル間のハンドオーバを滞りなく実現するために正確なクロック同期が求められている。具体的には、モバイルネットワーク上の各基地局装置は無線ネットワーク制御装置との間で、５０　ｐａｒｔｓ　ｐｅｒ　ｂｉｌｌｉｏｎ（ｐｐｂ）という非常に高精度のクロック同期が求められている。サービス中に基地局装置のクロック同期精度がこの要求値を超えてしまうと、セル間のハンドオーバが失敗してしまう可能性があり、データが欠落し、通信品質が劣化する恐れがある。
　一般的なＴＤＭ方式を用いたネットワークでは、受信ノードは伝送路を介して送信ノードのクロック情報を抽出することができるため、送受信ノード間で高精度のクロック同期を実現可能だった。これに対して、ＩＰ方式を用いたネットワーク内では、データは非同期に転送される。そのため、受信側ノードでのデータの到着間隔には揺らぎがあり、受信データから高精度のクロック情報を抽出することは困難であった。よって、受信側ノードは送信側ノードのクロックの間隔を何らかの方法で求め、送信側ノードにクロックの間隔を合わせる必要がある。このように、送信側ノードのクロックの間隔に受信側ノードのクロックの間隔を合わせることを、受信側ノードが送信側ノードのクロックを再生するという。
　ＩＰネットワーク等に代表されるパケットネットワークを介して高精度のクロック再生を実現する技術として、タイムスタンプ方式が提案されている。このタイムスタンプ方式については、例えば特許文献１に記載されている。タイムスタンプ方式の構成図を図１に示す。図１は、送信側ノードであるマスタノード１００が、パケットネットワーク１３０を介して受信側ノードであるスレーブノード１１０へパケット１２０を送信する様子を表している。なお、マスタノード１００からパケットネットワーク１３０までの区間及びパケットネットワーク１３０からスレーブノード１１０までの区間は、ともにＴＤＭ方式を用いたネットワークにより接続されている。以下、図１の構成において、パケットネットワーク１３０を介し、その入口側エッジに位置するマスタノードと出口側エッジに位置するスレーブノードとのＴＤＭフローの同期制御を行うためにタイムスタンプ方式を使用する。
　タイムスタンプ方式では、送信側ノードにあたるマスタノード１００がタイムスタンプ（以下、「ＴＳ」と称呼する。）を格納したパケット１２０を受信側ノードにあたるスレーブノード１１０に向けて送信する。ここで、ＴＳとはマスタノード１００またはスレーブノード１１０のクロックを基にして生成される時間情報を示す値である。例えば、マスタノード１００のクロックの最小時間単位（例えば１２５ｕｓｅｃ）に１ずつ増加する数値であり、この最小時間単位の数値がクロックの幅であるといえる。以下、クロックが同期しているとは、マスタノードのクロック幅と、スレーブノードのクロック幅が等しいことをいう。なお、前述のクロックの最小時間単位をクロックの速度と捉えることもできる。この場合にはマスタノードのクロックの速度とスレーブノードのクロックの速度が等しいときに同期しているといえる。
　図１において、パケット１２０は、マスタノード１００からある一定間隔で送信されるパケット群であり、マスタノードから送信された順にパケット１２０－１、１２０－２、１２０－３、１２０－４、１２０－５となっている。パケット１２０の各パケットは、送信される時のマスタノードにおけるＴＳを格納しており、パケット１２０－１のＴＳは１、パケット１２０－２のＴＳは２、パケット１２０－３のＴＳは３、パケット１２０－４のＴＳは４、パケット１２０－５のＴＳは５となっている。
　その後、パケット１２０はパケットネットワーク１３０を経由して、スレーブノード１１０に到着する（図１上部分参照）。スレーブノード１１０は、マスタノード１００から受信したパケット１２０の間隔に合わせてクロック幅を調整することで、スレーブノード１１０のクロックをマスタノード１００のクロックに同期させようとする。例えば、図１のマスタノード１００のクロックにおいて、ＴＳが１２５ｕｓｅｃごとに１ずつ増加する場合を考える。つまり、マスタノード１００のクロック幅は１２５ｕｓｅｃとなっている。しかし、スレーブノード１１０のクロック幅は必ずしも１２５ｕｓｅｃとは限らず、異なっている可能性がある。このとき、図１においてパケット１２０－１とパケット１２０－２のＴＳは、それぞれ１と２であり、両パケットの間隔はＴＳにして１であり、マスタノード１００のクロック幅である１２５ｕｓｅｃに等しい。
　仮に、マスタノード１００がスレーブノード１１０へパケット１２０を送信する際に遅延が生じなかったとすると、スレーブノード１１０に到着した際の、スレーブノードのクロックにおけるＴＳは、それぞれパケット１２０－１が１、パケット１２０－２が２となる。このとき、スレーブノード１１０は、パケット１２０－１とパケット１２０－２のＴＳの差分である１を、マスタノード１００のクロックの最小時間単位、つまり１２５ｕｓｅｃであると認識する。したがって、スレーブノード１１０は、スレーブノード１１０のクロック幅がマスタノード１００のクロック幅（この例では１２５ｕｓｅｃ）と異なる場合でも、マスタノード１００のクロック幅（この例では１２５ｕｓｅｃ）に合わせることで同期をとることができる。
　しかし、実際にはパケット１２０がパケットネットワーク１３０を経由したことによりスレーブノード１１０における受信タイミングに遅延が生じる。パケットネットワーク１３０を通過し、スレーブノード１１０に到着した際のスレーブノードのクロックにおけるＴＳが、それぞれパケット１２０－１が１、パケット１２０－２が３であったとする。このとき、パケット１２０－２はＴＳにして１遅れたこととなる。このような場合に、スレーブノード１１０はパケット１２０－１とパケット１２０－２のＴＳの差分である２を、マスタノード１００のクロックの最小時間単位で、その値は２５０ｕｓｅｃだと認識してしまう。よってスレーブノード１１０は、クロックの最小時間単位が２５０ｕｓｅｃとなるようにクロック幅の調整を行う。その結果、マスタノード１００のクロック幅が１２５ｕｓｅｃであるのに対し、スレーブノード１１０のクロック幅は２５０ｕｓｅｃとなり、クロック幅が異なってしまう。このとき、マスタノード１００とスレーブノード１１０は同期していない状態であるという。
　したがって、パケットネットワーク１３０を経由したパケット１２０がスレーブノード１１０に到着する間隔は、マスタノード１００から送信された直後の間隔とは異なっている。そのため、スレーブノード１１０において、受信したパケット１２０のＴＳから換算したクロックの間隔をそのままマスタノード１００のクロックの間隔として制御を行うことはできない。そこで、パケット１２０を受信したスレーブノード１１０は、前述のように、格納されたＴＳを利用して自身のクロックを調整することにより、マスタノード１００のクロックと同期するという方法がＴＳ方式である。スレーブノード１１０の構成を説明しながら、より詳細にＴＳ方式におけるクロック同期の動作を説明する。
　スレーブノード１１０は、パケット受信部１４６と位相同期ループ（Ｐｈａｓｅ　Ｌｏｃｋｅｄ　Ｌｏｏｐ：　ＰＬＬ）１４０を有している。パケット受信部１４６は、マスタノード１００からパケットネットワーク１３０を経由して転送されてきたパケット１２０を受信する。受信したパケット１２０はＰＬＬ１４０に送られる。ＰＬＬ１４０は、マスタノード１００からパケット１２０を受信したときにスレーブノード１１０のクロックをもとに生成するＴＳ（以下、「生成ＴＳ」と称呼する。）とマスタノード１００から受信したパケット１２０のＴＳ（以下、「受信ＴＳ」と称呼する。）との差分を計算し、ＰＬＬ１４０において、その差分を元に自身のクロックを調整することにより、クロック同期を実現する。ＰＬＬ１４０の構成の一例としては、図１に示したように、位相比較器１４１、ローパスフィルタ（Ｌｏｗ　Ｐａｓｓ　Ｆｉｌｔｅｒ：　ＬＰＦ）１４２、比例・積分（Ｐｒｏｐｏｒｔｉｏｎ・Ｉｎｔｅｇｒａｔｉｏｎ：　ＰＩ）回路１４３、電圧制御発振器（Ｖｏｌｔａｇｅ　Ｃｏｎｔｒｏｌ　Ｏｓｃｉｌｌａｔｏｒ：　ＶＣＯ）１４４、カウンタ１４５からなる構成が挙げられる。
　位相比較器１４１は、受信ＴＳとスレーブノード１１０のクロックから生成するＴＳとの差分信号を計算する。この差分信号はＬＰＦ１４２に入力される。ＬＰＦ１４２では、特定の閾値よりも高い周波数信号を減衰させて遮断し、低域周波数のみを信号として通過させることで、パケットネットワーク１３０を通過することにより差分信号に生じるジッタやノイズが除去される。ＬＰＦ１４２において平滑化された差分信号は、ＰＩ回路１４３に入力される。ＰＩ回路１４３では、差分信号を最終的にゼロに収束させる制御信号を計算し、ＶＣＯ１４４に出力する。ＶＣＯ１４４はＰＩ回路１４３からの制御信号によって決定される周波数のクロックを出力する。これにより、スレーブ側のクロックの幅（間隔）が調整される。また、カウンタ１４５は調整されたクロックに基づき、スレーブ側のＴＳを生成し、位相比較器１４１に渡す。このようなＰＬＬ１４０の動作により、スレーブノード１１０では、パケットネットワーク１３０を経由しても、マスタノード１００のクロックを再生し、マスタノード１００と同期することができる。
　パケットネットワークを介し、その入口側エッジに位置するマスタノードと出口側エッジに位置するスレーブノードが、以上説明した構成を有することにより、パケットネットワークを経由するＴＤＭフローの同期制御を行うことができる。
　現実的なネットワークにおいては、データがパケットネットワーク内で転送される際にルータやスイッチにおいてキューイング遅延を受けてしまう。特許文献２にも紹介されているように、一般に、ネットワーク内で発生する遅延量Ｄは、パケットがスレーブノードに到着したときにスレーブノードのクロックに基づき生成したＴＳ（生成ＴＳ：Ｔｓ）と受信したパケットに格納されているＴＳ（受信ＴＳ：Ｔｍ）との差分で求めるものである。したがって、揺らぎのあるネットワークを通過したことによってスレーブノードに到着するパケットの到着する時刻には、受信ＴＳに対して、実際にスレーブノードにパケットが到着するＴＳまでの間に遅延が生じており、中にはスレーブノードに到着するまでの遅延量が大きいパケットも存在する。スレーブノード内のＬＰＦにより、発生する遅延量のランダム性を平準化する処理が行われ、その影響を軽減する処理が施される。しかし、ネットワークの輻輳等が原因で遅延量が大きいパケットが到着し、ＬＰＦにおいて遅延の影響を十分に軽減できない場合には、クロック同期回路に対してある種のノイズが入力されることになり、同期精度の劣化をもたらしてしまう。これを回避するために、マスタノードからスレーブノードに到着したパケットの遅延量に応じてパケットのフィルタ処理を行う、パケットフィルタ機能を用いることが行われている。このパケットフィルタ機能については、例えば特許文献３に記載されている。
　図２は、遅延量の分布の一例を示している。この例では遅延量がほぼゼロから数１００μ秒まで分布している。パケットフィルタ機能では、遅延量に関して閾値を設定し、遅延量がこの閾値よりも小さいパケットのＴＳは採用し、大きいパケットのＴＳは採用しないというフィルタ処理を行う。
　このように、遅延量が閾値を超過するパケットのＴＳを選択的に用いることにより、遅延量が小さいパケットのＴＳのみを用いてクロック同期制御を行うことが可能になるため、同期精度の向上が期待できる。
　図３は、パケットフィルタ部を備えたスレーブノード３１０を示している。図１におけるスレーブノード１１０に対して、パケットフィルタ部３５０が追加されている。パケットフィルタ部３５０は、マスタノードから到着したパケットをパケット受信部１４６から受信し、パケットに格納されている受信ＴＳ（以下、「Ｔｍ」と称呼する。）と、パケットが到着したときにスレーブノード自身で生成したＴＳ（以下、「Ｔｓ」と称呼する。）とから遅延量Ｄを求める。遅延量Ｄが所定の閾値Ｄｔｈよりも小さい場合にそのパケットのＴＳを採用し、大きい場合にはそのパケットのＴＳを採用しない。パケットのＴＳを採用した場合には、そのパケットのＴＳをＰＬＬ１４０に渡す、という処理を行う。
　図４は、パケットフィルタ機能を使用する際のパケットのタイミングフローを示している。時間軸４０１はマスタノードにおける、スレーブノードへのパケット送信タイミングを示す時間軸を示している。この例では、パケット４０５が送信されている。また、時間軸４０１の下部にマスタノードにおけるクロック４０２（以下、「マスタクロック４０２」と称呼する。）が示されている。マスタノードにおいては、パケット４０５がマスタクロック４０２のＴＳが５５のタイミングで送信されている。そのためパケット４０５にはＴＳとして５５という値が格納されている。
　続いて、その下部にはスレーブノードにおける時間軸４０３とスレーブノードのクロック４０４（以下、「スレーブクロック４０４」と称呼する。）が示されている。この例では、ある同じ時刻において、マスタクロック４０２のＴＳと、スレーブクロック４０４のＴＳとは異なっている。一例として、マスタクロック４０２のＴＳが７０のとき、スレーブクロック４０４は６７、といったようにＴＳが異なっている。同時刻のときにＴＳは違うものの、マスタクロック４０２とスレーブクロック４０４のクロック幅は同一である。このスレーブクロック４０４のような状態のクロックを以下、「同期状態のスレーブクロック」と呼称する。スレーブクロックが同期状態であるためには、スレーブクロックのクロック幅と、マスタクロックのクロック幅とが一致していることが必要である。以下、同期状態のスレーブノードのクロック（図４では「スレーブクロック４０４」と表記する。）を基準として、ＴＳ方式におけるマスタクロックと同期していないスレーブクロックの動作について説明する。
　仮に、パケットネットワークを介さずネットワークがＴＤＭ方式のみで構成されていたならば、ネットワークに揺らぎがないため、マスタノードがマスタクロック４０２のＴＳが５５のときに送信したパケット４０５は、スレーブノードにおいて、スレーブクロック４０４でもＴＳが５５のときに到着する。パケット４０６は、このネットワークに遅延がないと仮定したときのＴＳ（５５）で到着したパケットを示している。しかし、マスタ／スレーブ間においてパケットネットワークでは遅延量Ｄ（図４の例では遅延量Ｄ＝４）が付加されることにより、パケットはスレーブクロック４０４のタイミング５９で到着している。パケット４０７は、パケットネットワークを経由し、遅延量４が付加されたことでスレーブクロック４０４において前述のＴＳが５９のとき到着したパケットを示している。以下、マスタスレーブが送信したパケットが、スレーブノードに到着したときのスレーブノードのクロックのタイムスタンプの値をパケットの到着タイミングと呼ぶ。
　上述したように、遅延量Ｄは、一般的に生成ＴＳと受信ＴＳとの差分によって求める。すなわち、遅延量＝生成ＴＳ－受信ＴＳ（Ｄ＝Ｔｓ－Ｔｍ）で表される。
　図４の例では、Ｄ＝Ｔｓ（＝５９）－Ｔｍ（＝５５）＝４となる。閾値Ｄｔｈ＝８と設定されているので、遅延量Ｄが０≦Ｄ≦Ｄｔｈを満たしているため、パケットのＴＳを採用する。Ｄ＞Ｄｔｈのパケットが到着した場合には、パケットのＴＳを採用しないこととなる。
　このように、受信ＴＳと生成ＴＳの差分から遅延量Ｄを求め、閾値Ｄｔｈからなる条件でフィルタ処理を実行することにより、遅延量が閾値Ｄｔｈよりも大きいパケットのＴＳを採用せず、閾値Ｄｔｈよりも小さいパケットのＴＳのみを選択的に採用してクロック同期制御を行うことが可能となる。
　上述した、図４を用いて説明した方法により、パケットフィルタ機能を用いてクロック同期制御を行うことが可能である。しかしながら、図４ではマスタクロック４０２とスレーブクロック４０４が完全に同期していて、スレーブクロック４０４が同期状態である場合を例として説明したが、現実には完全に同期している状況ではなく、同期していない状況から同期制御をかけることにより同期させることを目的としている。マスタノードのクロックとスレーブノードのクロックが同期していない場合には、下に示すような課題がある。
　図５は、図４で示したタイミングフローにマスタクロック４０２とスレーブノードのクロック５０１（以下、「スレーブクロック５０１」と称呼する。）が同期していない場合、特にスレーブクロック５０１のクロック幅が、マスタクロック４０２より小さい場合のタイミングフローを追加した図である。
　図５では、図４で示したマスタノードの時間軸４０１、マスタクロック４０２、スレーブノードの時間軸４０３、同期状態であるスレーブクロック４０４に加えて、スレーブノードがマスタノードに同期していない場合のスレーブクロック５０１が追加されている。この例では、スレーブクロック５０１は、スレーブクロック４０４に対して、クロック幅が小さい。よってスレーブノードはマスタノードに同期していない。
　図５では、マスタノードが受信ＴＳ、Ｔｍ＝５５を格納するパケット４０５をスレーブノードに送信する例を示している。スレーブノードは、仮にスレーブクロックが同期状態であるならば、パケット４０５を受信するタイミングは、パケット４０６として図示されているようにスレーブクロック４０４においてＴＳが５５のときとなる。ここで、同期状態でないスレーブクロック５０１においてのＴＳが５５のときのタイミング（パケット５０６）と、同期状態であるスレーブクロック４０４におけるＴＳが５５のときのタイミング（パケット４０６）との間でずれが生じている。以下、図４及び図５を参照して具体的に説明する。
　図４で説明したように、同期状態のスレーブクロック４０４においては、遅延量Ｄが含まれていない場合のパケット４０６の到着タイミングでの生成ＴＳの値はＴｓ＝５５で、実際に遅延量Ｄ（図４の例ではＤ＝４）が含まれる場合のパケット４０７の到着タイミングにおける生成ＴＳの値はＴｓ＝５９となっていた。
　スレーブクロック４０４は同期状態ではあるものの、前述したように、ある同じ時刻において、マスタクロック４０２のＴＳと、スレーブクロック４０４のＴＳは異なっている。一例として、マスタクロック４０２のＴＳが７０のとき、スレーブクロック４０４のＴＳは６７、といったようにＴＳが異なっている。
　同様に、図５においては、同期状態であるスレーブクロック４０４において、マスタノードからパケットを受信したＴＳ値５５（パケット４０６として図示）の時刻では、同期状態でないスレーブクロック５０１のＴＳ値は６４となっている。
　遅延量Ｄが含まれていない場合、生成ＴＳは受信ＴＳと等しくなるため、スレーブクロック４０４において遅延量Ｄが含まれていない場合（パケット４０６）の生成ＴＳはＴｓ＝５５であることを考慮すると、スレーブクロック５０１の下でのパケット５０６の到着タイミングはスレーブクロック４０４の下でのパケット４０６の到着タイミングに対して、ＴＳとして、５５－６４＝－９というずれが存在していることが分かる。つまり、スレーブクロック５０１における生成ＴＳがＴｓ＝５５であるパケット５０６は、スレーブクロック４０４におけるパケット４０６から－９シフトしている。このずれは、スレーブクロック５０１がマスタクロック４０２に同期していないことが原因で生じている。このように、ある時刻において、スレーブノードのクロックにおけるＴＳが、同期状態でのスレーブノードのクロックにおけるＴＳと異なることを、本発明では「タイムスタンプずれ（以下、「ＴＳずれ」と称呼する。）」と定義し、その値をΔで表す。上述の図５の例では、ＴＳずれΔは－９となっている。そして、スレーブノードのクロックがＴＳずれを含んでいることにより、適切なパケットフィルタ処理を行うことができないという問題がある。以下で具体的に説明する。
　図４で説明したように、同期状態では、パケット４０７の遅延量Ｄは、Ｄ＝Ｔｓ－Ｔｍ＝５９－５５＝４で、閾値Ｄｔｈ＝８と設定されている場合、０≦Ｄ≦Ｄｔｈを満たしているため、パケット４０７のＴＳは採用となった。
　これに対して、図５のようにマスタノードとスレーブノードが同期していない場合、スレーブノードに到着したパケット４０７の到着タイミングの生成ＴＳはＴｓ＝６９であるため、Ｄ＝Ｔｓ－Ｔｍ＝６９－５５＝１４となる。図５の例では、閾値Ｄｔｈ＝８と設定されているため、遅延量Ｄが、Ｄ＞Ｄｔｈとなり、遅延量が閾値よりも大きいと判断され、このパケット４０７のＴＳは採用されない。これはスレーブクロック５０１がスレーブクロック４０４に対してＴＳずれΔを含んでいる（この例ではΔ＝－９）ため、スレーブクロック４０４におけるパケット４０６の到着タイミングに対するスレーブクロック５０１におけるパケット４０７の到着タイミングの遅延量を適切に求めることができないからである。そのため、本来、パケットの到着に遅延がなければ採用するはずのＴＳを採用しないこととなってしまい、適切なパケットフィルタ処理を行うことができないという問題が生じる。
　スレーブノードのクロック幅がマスタノードのクロック幅に比べ大きい場合も同様の課題があることを、図６を参照して説明する。図６は、図５におけるスレーブノードのクロックであるスレーブクロック５０１をスレーブクロック６０１に変更したものである。スレーブクロック６０１は、スレーブノードがマスタノードに同期しておらず、スレーブクロック６０１はスレーブクロック４０４に対して、クロック幅が大きくなっている。
　スレーブクロック６０１において、遅延量Ｄが含まれる場合、パケット４０７の到着タイミングにおける生成ＴＳはＴｓ＝５２となっている。一方、同期状態のスレーブクロック４０４において、遅延量Ｄが含まれていないと仮定した場合（パケット４０６、ＴＳが５５）にパケット４０６が到着した時刻と同じ時刻には、同期状態でないスレーブクロック６０１のＴＳは、４９となっている。
　遅延量Ｄが含まれていない場合、生成ＴＳは受信ＴＳと等しくなるため、スレーブクロック４０４において生成ＴＳはＴｓ＝５５であることを考慮すると、スレーブクロック６０１の下でのパケット６０６の到着タイミングからスレーブクロック４０４の下でのパケット４０６の到着タイミングまで、ＴＳとして、５５－４９＝＋６というＴＳずれが存在していることが分かる。つまり、スレーブクロック６０１におけるパケット６０６の到着タイミングは５５であり、スレーブクロック４０４におけるパケット４０６の到着タイミングから＋６シフトしている。このずれは、スレーブクロック５０１がマスタクロック４０２に同期していないことが原因で生じている。このずれがパケットフィルタに及ぼす影響を以下に具体的に示す。
　図４で説明したように、同期状態では、パケット４０７は、Ｄ＝Ｔｓ－Ｔｍ＝５９－５５＝４で、閾値Ｄｔｈ＝８と設定されている場合、０≦Ｄ≦Ｄｔｈを満たしているため、採用となった。
　一方、図６のようにマスタノードとスレーブノードが同期していない場合、パケット４０７の到着タイミングでの生成ＴＳはＴｓ＝５２であるため、Ｄ＝Ｔｓ－Ｔｍ＝５２－５５＝－３となる。遅延量Ｄ＜０となり、０≦Ｄ≦Ｄｔｈを満たさないため、パケット４０７のＴＳは採用されない。これはスレーブクロック６０１がスレーブクロック４０４に対して、ＴＳずれΔを含んでいる（この例ではΔ＝＋６）ため、スレーブクロック４０４におけるパケット４０６の到着タイミングに対するスレーブクロック６０１におけるパケット４０７の到着タイミングの遅延量を適切に求めることができないからである。そのため、前述の図５の例と同様に、本来パケットの到着に遅延がなければ採用するはずのＴＳを採用しないこととなってしまい、適切なパケットフィルタ処理を行うことができない。その結果、マスタクロックとスレーブクロックとの同期をとることができないという問題が生じる。
特開２００４－２４８１２３号公報 特開２００４－２７４７８６号公報 特開２００７－１０４３４７号公報
　上述のように、マスタノードとスレーブノードのクロックが同期していない場合、スレーブクロックは同期している状態のスレーブクロックに対してＴＳずれΔを含んでしまう。そのため、スレーブノードにパケットが到着したタイミングで生成される生成ＴＳ（Ｔｓ）にもＴＳずれΔが含まれるので、スレーブノード側で遅延量を適切に算出することができない。その結果として、パケットフィルタ処理を行う際、遅延量が所定の閾値を超過するパケットのＴＳを適切に採用するフィルタ処理を行うことができず、その結果としてマスタクロックとスレーブクロックとの同期をとることができないという課題がある。
　本発明の目的は、上述した課題である、パケットネットワークを介してマスタノードがスレーブノードへパケットを送信し、スレーブノード側でパケットフィルタ処理を行う際、遅延量が所定の閾値を超過するパケットのＴＳを適切に採用するフィルタ処理を行うことができず、その結果としてマスタクロックとスレーブクロックとの同期をとることができないという課題を解決するためのクロック同期システム、方法、装置及びプログラムを提供することにある。
　本発明のクロック同期システムは、スレーブノードのクロックをマスタノードのクロックに同期させるクロック同期システムである。前記マスタノードは、タイムスタンプを含むパケットをスレーブノードに対して送信するパケット送信手段を備えている。前記スレーブノードは、パケット受信手段と、パケットフィルタ手段と、位相同期手段とを備えている。前記パケット受信手段は、前記マスタノードから送信された前記パケットを受信する。前記パケットフィルタ手段は、前記パケットの受信時におけるスレーブノードのクロックのタイムスタンプと受信した前記パケットのタイムスタンプとの差分を前記パケットの遅延の値として算出し、前記パケットの遅延の値または前記パケットの遅延に関する閾値を補正して、前記パケット受信手段から受信した前記パケットに対して、前記パケットの遅延の値及び前記パケットの遅延に関する閾値に基づいてフィルタ処理を行う。前記位相同期手段は、前記パケットフィルタ手段において採用された前記パケットに含まれるタイムスタンプに基づいてスレーブノードのクロックを出力する。
　本発明のノードは、自ノードのクロックをマスタノードのクロックに同期させるノードである。前記ノードは、パケット受信手段と、パケットフィルタ手段と、位相同期手段を備えている。前記パケット受信手段は、前記マスタノードからネットワークを介してタイムスタンプを含むパケットを受信する。前記パケットフィルタ手段は、前記パケットの受信時における自ノードのクロックのタイムスタンプと受信した前記パケットのタイムスタンプとの差分を前記パケットの遅延の値として算出し、前記パケットの遅延の値または前記パケットの遅延に関する閾値を補正して、前記パケット受信手段から受信した前記パケットに対して、前記パケットの遅延の値及び前記パケットの遅延に関する閾値に基づいてフィルタ処理を行う。前記位相同期手段は、前記パケットフィルタ手段において採用された前記パケットに含まれるタイムスタンプに基づいて自ノードのクロックを出力する。
　本発明のクロック同期方法は、スレーブノードのクロックをマスタノードのクロックに同期させるクロック同期方法であり、パケット受信ステップと、遅延算出ステップと、補正ステップと、パケットフィルタステップを含む。前記パケット受信ステップでは、ネットワークを介してタイムスタンプを含むパケットを受信する。前記遅延算出ステップでは、前記パケットの受信時における前記スレーブノードのクロックのタイムスタンプと受信した前記パケットのタイムスタンプとの差分を前記パケットの遅延の値として算出する。前記補正ステップでは、前記パケットの遅延の値または前記パケットの遅延に関する閾値を補正する。前記パケットフィルタステップでは、前記パケット受信手段から受信した前記パケットに対して、前記パケットの遅延の値及び前記パケットの遅延に関する閾値に基づいてフィルタ処理を行う。前記位相同期ステップでは、前記パケットフィルタステップにおいて採用された前記パケットに含まれるタイムスタンプに基づいてスレーブノードのクロックを出力する。
　本発明のプログラムは、スレーブノードのクロックをマスタノードのクロックに同期させるプログラムであり、パケット受信処理と、パケットフィルタ処理と、位相同期処理を含む。前記パケット受信処理は、前記マスタノードからネットワークを介してタイムスタンプを含むパケットを受信する処理を実行させる。前記パケットフィルタ処理は、前記パケットの受信時におけるスレーブノードのクロックのタイムスタンプと受信した前記パケットのタイムスタンプとの差分を前記パケットの遅延の値として算出し、前記パケットの遅延の値または前記パケットの遅延に関する閾値を補正して、補正した前記パケットの遅延の値及び前記パケットの遅延に関する閾値に基づいてフィルタ処理を行う処理を実行させる。前記位相同期処理は、前記パケットフィルタステップにおいて採用された前記パケットに含まれるタイムスタンプに基づいてスレーブノードのクロックを出力させる処理を実行させる。
　本発明によれば、パケットネットワークを介してマスタノードからスレーブノードへパケットを送信する際に、スレーブノード側で到着したパケットの遅延量を正確に算出し、遅延量が所定の閾値を超過するパケットのＴＳを適切に採用するパケットフィルタ処理を行うことができ、マスタクロックとスレーブクロックとの同期をとることができる。
タイムスタンプ方式を用いた場合のネットワーク構成並びにスレーブノード構成を示す図である。 遅延の確率分布を示す図である。 パケットフィルタ機能を用いた時のスレーブノード構成を示す図である。 マスタノードとスレーブノードが同期している場合の各ノードのクロック並びにパケットの転送／到着タイミングを示す図である。 マスタノードとスレーブノードが同期せず、スレーブノードが速い場合の各ノードのクロック並びにパケットの転送／到着タイミングを示す図である。 マスタノードとスレーブノードが同期せず、スレーブノードが遅い場合の各ノードのクロック並びにパケットの転送／到着タイミングを示す図である。 マスタノードとスレーブノードが同期せず、スレーブノードが速い場合の本発明の各ノードのクロック並びにパケットの転送／到着タイミングを示す図である。 マスタノードとスレーブノードが同期せず、スレーブノードが遅い場合の本発明の各ノードのクロック並びにパケットの転送／到着タイミングを示す図である。 本発明の実施の形態のマスタノード並びにスレーブノードの構成を示す図である。 本発明のフィルタ制御部９１４の処理フローを示す図である。 一般的なパケットフィルタ部３５０の詳細構成図の一例である。 本発明の第一の補正方法を用いる場合のパケットフィルタ部９１２の詳細構成図の一例である。 本発明の第二の補正方法を用いる場合のパケットフィルタ部９１２の詳細構成図の一例である。 スレーブノードのクロックがマスタノードのクロックに同期しており、パケットネットワークにおける遅延がない場合のパケットカウンタ９１６のカウンタ値を示す図である。 スレーブノードのクロックがマスタノードのクロックに同期しており、パケットネットワークにおける遅延がある場合のパケットカウンタ９１６のカウンタ値を示す図である。 スレーブノードのクロックがマスタノードのクロックよりも遅れており、パケットネットワークにおける遅延がある場合のパケットカウンタ９１６のカウンタ値を示す図である。 スレーブノードのクロックがマスタノードのクロックよりも進んでおり、パケットネットワークにおける遅延がある場合のパケットカウンタ９１６のカウンタ値を示す図である。 本発明の第一の実施の形態における遅延の補正方法を用いる場合のフローチャートである。 本発明の第二の実施の形態における遅延の補正方法を用いる場合のフローチャートである。
１００、９００　マスタノード
１１０、３１０　スレーブノード
１２０（１２０－１、２、３、４、５）、４０５、４０６、４０７、５０６、６０６、７０６、８０６　パケット
１３０　パケットネットワーク
１４０　ＰＬＬ
１４１　位相比較器
１４２　ＬＰＦ
１４３　ＰＩ回路
１４４　ＶＣＯ
１４５　カウンタ
１４６　パケット受信部
３５０、９１２　パケットフィルタ部
４０１　マスタノードの時間軸
４０２　マスタクロック
４０３　スレーブノードの時間軸
４０４、５０１、６０１　スレーブクロック
９０１　パケット生成部
９０２　パケット送信部
９１４　フィルタ制御部
９１５　同期精度モニタ部
９１６　パケットカウンタ
１１００　比較器
１１０１、１１０２、１３００　減算器
１２００　加算器
　本発明を実施するための最良の形態について、図面を参照して詳細に説明する。
　＜第一の実施の形態＞
　以下、本発明の第一の実施の形態について説明する。
＜実施の形態の動作概要＞
　上述したように、マスタノードのクロックとスレーブノードのクロックが同期していない場合は、スレーブノードのクロックは同期している状態のスレーブクロックに対してＴＳずれΔを含んでしまう。そのため、スレーブノードにパケットが到着したタイミングで生成される生成ＴＳ（Ｔｓ）にもＴＳずれΔが含まれるので、スレーブノード側で遅延量を適切に算出することができない。その結果として、パケットフィルタ処理を行う際、遅延量が所定の閾値を超過するパケットのＴＳを適切に採用するというフィルタ処理を行うことができないという課題があった。この課題を解決するための本発明の基本的な考え方について、図７及び図８を用いて説明する。
　背景技術において上述の課題が生じる原因は、スレーブノードにおいて、同期している状態のスレーブクロックではなく、ＴＳずれΔを含むスレーブクロックの下でのタイミングに基づいてＴＳの処理を行っていることにある。そこで、本発明では、同期状態のスレーブクロックに対する、同期状態でないスレーブクロックのＴＳずれΔを考慮して、同期状態のスレーブクロックのパケットの到着タイミングに対する同期状態でないスレーブクロックのパケットの到着タイミングの遅延量、もしくは、あらかじめ設定された遅延量の閾値を補正し、スレーブクロックのパケットの到着タイミングを同期状態のスレーブクロックのパケットの到着タイミングに合わせることにより、上記課題を解決する。
　図７を用いて、具体的に説明する。図７は、図５と同様にスレーブクロック５０１のクロック幅がマスタクロック４０２のクロック幅に対して小さく、スレーブノードとマスタノードが同期していない例を示している。図５で説明したように、スレーブクロック５０１はスレーブクロック４０４に対してΔ＝－９というＴＳずれを含んでいる。同期状態のスレーブクロック４０４でのパケット４０６の到着タイミングのＴＳは５５で、これと同時刻における同期状態でないスレーブクロック５０１の下でのパケット７０６のＴＳは６４となっており、パケット４０６の到着タイミングに対して、－９シフトしている。
　本発明では、このＴＳずれΔ＝－９を同期精度モニタ機能（詳細は後述する）などから算出し、算出したΔを用いてスレーブクロック５０１におけるパケット５０６の到着タイミングを補正する。具体的には、スレーブクロック４０４におけるパケット４０６の到着タイミングと同一の到着タイミングになるよう、スレーブクロック５０１におけるパケット５０６の到着タイミングを＋９シフトする。その結果、スレーブクロック５０１におけるパケット５０６の到着タイミングは５５から６４（パケット７０６の到着タイミング）へと補正される。このパケット７０６は、その到着タイミングがスレーブクロック４０４におけるパケット４０６の到着タイミングと同一となっているパケットを示している。
　この補正処理により、同期状態のスレーブクロック４０４におけるパケット４０６の到着タイミングと同じ時刻に、同期状態でないスレーブクロック５０１においてもマスタノードからパケットが到着したものとみなすことができる（パケット７０６に相当）。補正後は、スレーブクロック５０１におけるパケット７０６の到着タイミングＴｓ＝６４を基点としてフィルタ幅Ｄｔｈを定義できるため、スレーブクロック４０４の場合と同様のフィルタ幅でパケットのフィルタ処理を行うことができる。
　図８は、図６と同様にスレーブノードのクロック幅がマスタノードのクロック幅に対して大きくなっていて、スレーブノードとマスタノードが同期していない例を示している。図６で説明したように、スレーブクロック６０１がスレーブクロック４０４に対してΔ＝＋６というＴＳずれを含んでいる。同期状態のスレーブクロック４０４でのパケット４０６の到着タイミングのＴＳは５５で、これと同時刻における同期状態でないスレーブクロック６０１の下でのパケット８０６の到着タイミングのＴＳは４９となっており、パケット４０６の到着タイミングに対して、＋６シフトしている。
　図７の例と同様に、このＴＳずれΔ＝＋６を同期精度モニタ機能などから算出し、算出したΔを用いてスレーブクロック６０１におけるパケット６０６の到着タイミングを補正する。具体的には、スレーブクロック４０４におけるパケット４０６の到着タイミングと同一の到着タイミングになるよう、スレーブクロック６０１におけるパケット６０６の到着タイミングを－６シフトする。その結果、スレーブクロック６０１におけるパケット６０６の到着タイミングは５５から４９（パケット８０６の到着タイミング）へと補正される。このパケット８０６は、その到着タイミングがスレーブクロック４０４におけるパケット４０６の到着タイミングと同一となっているパケットを示している。このパケット８０６は、その到着タイミングがスレーブクロック４０４におけるパケット４０６の到着タイミングと同一となっているパケットを示している。
　この補正処理により、同期状態のスレーブクロック４０４におけるパケット４０６の到着タイミングと同じ時刻に、同期状態でないスレーブクロック５０１においてもマスタノードからパケットが到着したものとみなすことができる（パケット７０６に相当）。補正後は、スレーブクロック６０１におけるパケット８０６の到着タイミングＴｓ＝４９を基点としてフィルタ幅Ｄｔｈを定義できるため、スレーブクロック４０４の場合と同様のフィルタ幅でパケットのフィルタ処理を行うことができる。
　以上説明した解決方法を実現するネットワークとノードの構成及び動作について、以下に説明する。
　＜構成の説明＞
　図９の上部分を参照すると、本発明の実施の形態の全体構成は、マスタノード９００とスレーブノード９１０とパケットネットワーク１３０とからなる。マスタノード９００、スレーブノード９１０は以下のように構成される。
　＜マスタノード＞
　マスタノード９００は、パケット生成部９０１と、パケット送信部９０２とを備える。パケット生成部９０１は、クロック同期を行うためのＴＳが格納されたパケット１２０を生成する。パケット送信部９０２は、パケット生成部８０１で生成されたパケット１２０をスレーブノード９１０に対して、定期的に送信する。
　＜スレーブノード＞
　スレーブノード９１０は、パケット受信部９１１と、パケットフィルタ部９１２と、ＰＬＬ（Ｐｈａｓｅｄ　Ｌｏｃｋｅｄ　Ｌｏｏｐ）１４０と、フィルタ制御部９１４と、同期精度モニタ部９１５と、パケットカウンタ９１６とを備える。
　パケット受信部１４６は、マスタノード９００からパケットネットワーク１３０を経由して転送されてきたパケット１２０を受信する。受信したパケット１２０はパケットフィルタ部９１２とパケットカウンタ９１６に同時に送られる（片方にはパケット１２０のコピーを送れば良い）。
　パケットフィルタ部９１２は、パケット受信部１４６から受信したパケット１２０に格納される受信ＴＳとカウンタ１４５で生成される生成ＴＳの差分から遅延量Ｄを計算し、予め設定された閾値Ｄｔｈと遅延量Ｄの比較により、受信したパケット１２０のＴＳを採用するか、廃棄するかを決定し、ＴＳを採用するパケット１２０については、ＰＬＬ１４０に送る。また、フィルタ制御９１４から受信する制御情報により、遅延量Ｄもしくは閾値Ｄｔｈを調整することにより、より適切なパケット廃棄処理を実施する。
　なお、パケットフィルタ部９１２については、マスタノード６００とのパケット１２０の送受信開始時から起動してもかまわないし、安定までの時間を短縮するために初めのうちは起動せずに全パケットを取り込み、ある程度安定してから起動してもかまわない。一般的にＰＬＬ１４０に取り込まれるパケット数が減ると、その分、安定までの時間がかかる。パケットフィルタ部９１２を起動すると遅延が一定値以上のパケットは廃棄されるため、採用パケット数は減る。しかし、遅延の大きいパケットを取り込むと上述のように同期精度が十分に得られない可能性がある。そこで、ある程度安定するまではパケットフィルタ部９１２は起動せずに全パケットを取り込み、ある程度安定したらパケットフィルタ部９１２を起動して、遅延の大きいパケットを廃棄することで、同期精度を変えることなく安定までの時間を短縮できる。
　ＰＬＬ１４０は、位相比較器１４１、ローパスフィルタ（Ｌｏｗ　Ｐａｓｓ　Ｆｉｌｔｅｒ：　ＬＰＦ）１４２、比例・積分（Ｐｒｏｐｏｒｔｉｏｎ・Ｉｎｔｅｇｒａｔｉｏｎ：　ＰＩ）回路１４３、電圧制御発振器（Ｖｏｌｔａｇｅ　Ｃｏｎｔｒｏｌ　Ｏｓｃｉｌｌａｔｏｒ：　ＶＣＯ）１４４、カウンタ１４５を備え、背景技術で説明した図１のスレーブノードに含まれるＰＬＬ１４０と同一の構成となっている。なお、この構成はあくまでも一例である。これとは異なる構成であっても、スレーブノード９１０自身のクロックから生成するＴＳとマスタノード９００から受信したＴＳとの差分を計算し、その差分を元にスレーブノード９１０自身のクロックを調整することができれば、その構成は本構成に制限されない。
　位相比較器１４１は、パケットフィルタ部９１２から受信したパケット１２０に格納される受信ＴＳとカウンタ１４５で生成されるＴＳの差分信号を計算し、ＬＰＦ１４２に出力する。
　ＬＰＦ１４２は差分信号を平準化し、ジッタやノイズを抑圧するとともに、その結果をＰＩ回路１４３に出力する。
　ＰＩ回路１４３はこの平準化された差分信号が最終的にゼロとなるような制御信号を生成し、ＶＣＯ１４４に出力する。
　ＶＣＯ１４４は入力された制御信号によって決定される周波数のクロックを生成し、カウンタ１４５に出力する。また、生成した周波数のクロックに従い、パケットカウンタ９１６のカウンタ値を減少する。
　カウンタ１４５はクロックを元にＴＳを生成し、位相比較器１４１ならびにパケットフィルタ部９１２に転送する。
　パケットカウンタ９１６は、パケット受信部１４６からパケット１２０を受信する毎に、カウンタの値を所定の値分だけ増加させる。同時にＶＣＯ１４４で決定される周波数に従い、カウンタの値を減少させる。なお、パケットカウンタ９１６はパケットバッファでもかまわない。パケットバッファの場合、パケット受信部１４６からパケット１２０を受信すると、パケット１２０をバッファに蓄積し、同時にＶＣＯ１４４で決定される周波数に従い、蓄積しているパケットを出力する。
　同期精度モニタ部９１５は、同期精度計測部９１５－１と、カウンタ値増減情報取得部９１５－２より構成される。同期精度計測部９１５－１は、マスタノード９００とスレーブノード９１０との間の同期精度を計測する。同期精度を計測する方法としては、後述するパケットカウンタを用いた方法や、同期精度を計測する機器を用いる方法など、どのような方法をとってもよい。
　ここでは、同期精度を計測する方法の一例として、パケットカウンタを用いた方法について説明する。この方法における同期精度計測部９１５－１の動作を以下で説明する。
　まず、同期精度計測部９１５－１はパケットカウンタ９１６のカウンタ値をモニタする。そして、インターバルｔにおけるカウンタ値の最大値Ｃｏｕｎｔｅｒ＿Ｍａｘ［ｔ］を求める。
　続いて、カウンタ最大値Ｃｏｕｎｔｅｒ＿Ｍａｘ［ｔ］を求めた同期精度計測部９１５－１はそのインターバルにおけるカウンタ最大値Ｃｏｕｎｔｅｒ＿Ｍａｘ［ｔ］とカウンタ基準値Ｃｏｕｎｔｅｒ＿Ｒｅｆとの差分量Ｄｅｖｉａｔｉｏｎ［ｔ］を算出する。この際の式は以下の通りである。
　Ｄｅｖｉａｔｉｏｎ［ｔ］　＝　Ｃｏｕｎｔｅｒ＿Ｍａｘ［ｔ］　－　Ｃｏｕｎｔｅｒ＿Ｒｅｆ
　この差分量Ｄｅｖｉａｔｉｏｎ［ｔ］は、上述のカウンタ最大値の変動量を表す。なお、カウンタ基準値Ｃｏｕｎｔｅｒ＿Ｒｅｆとは、測定開始時のカウンタ値、予め決められたカウンタ値またはその双方を示す値である。
　カウンタ値増減情報取得部９１５－２では、パケットカウンタ９１６のカウンタ値の増減状況をモニタする。その後、同期精度計測部９１５－１とカウンタ値増減情報取得部９１５－２で求めた同期精度情報及びカウンタ値増減情報をフィルタ制御部９１４に通知する。
　フィルタ制御部９１４は同期精度モニタ部９１５から受け取った同期精度情報とパケットカウンタ９１６の増減情報を基にパケットフィルタ部９１２の閾値Ｄｔｈまたはパケットフィルタ部９１２で計算する遅延量Ｄを補正するためのＴＳずれΔを計算し、その結果をパケットフィルタ部９１２に通知する。ＴＳずれΔの計算方法については、以下で述べる。
　＜動作の詳細な説明＞
　前述したように、本発明では、同期状態のスレーブクロックに対する、同期状態でないスレーブクロックのＴＳずれΔを考慮して、同期状態のスレーブクロックにおけるパケットの到着タイミングに対する同期状態でないスレーブクロックにおけるパケットの到着タイミングの遅延量、もしくは、あらかじめ設定された遅延量の閾値を補正する。その後、スレーブクロックにおけるパケットの到着タイミングを同期状態のスレーブクロックの到着タイミングに合わせることにより、同期状態のスレーブクロックにおけるパケットの到着タイミングと同一のタイミングでパケットのＴＳのフィルタ処理を行うことを特徴としている。これを実現するために、図９の各部の中で特にパケットフィルタ部９１２とフィルタ制御部９１４と同期精度モニタ部９１５の動作がポイントとなる。以降では、フィルタ制御部９１４の動作を中心に各部の動作を説明する。
　フィルタ制御部９１４の処理フローを図１０に示す。フィルタ制御部９１４はステップＳ１１として、所定の間隔毎に、同期精度モニタ部９１５からマスタ／スレーブノード間の同期精度情報を受信する。また、あわせてパケットカウンタ９１６のカウンタ値の増減情報を受信する。
　ここで、同期精度モニタ部９１５の同期精度計測部９１５－１における同期精度情報の取得方法については、前述した通り特に限定しない。また、カウンタ値増減情報取得部９１５－２におけるカウンタ値の増減情報の取得方法については後ほど一例を説明する。
　上述したように、フィルタ制御部９１４は、まず、同期精度ならびにカウンタ値の増減情報を受け取る（ステップＳ１１）。続いて、フィルタ制御部９１４は、ステップＳ１２において受信した同期精度からＴＳのずれΔを計算する。
　同期精度計測部９１５－１で得られた同期精度をＸｐｐｂとする場合、マスタノードのクロックにおいて、あらかじめ設定された１ｓｅｃあたりに進むタイムスタンプ値がＬ（ＴＳ）であるとし、あらかじめ決められた同期精度を計算する間隔をＹ　ｓｅｃとすると、Ｌ×Ｙ（ＴＳ）に対してＸ　ｐｐｂの割合でずれが生じていることになるため、ＴＳずれは、以下の式で表すことができる。
Figure JPOXMLDOC01-appb-M000001
　続いて、ステップＳ１２において、ＴＳずれΔを計算したフィルタ制御部９１４は、ステップＳ１１で受信したカウンタ値の増減情報から、ＴＳずれΔの符号を以下の（１）、（２）のように決定する（ステップＳ１３）。なお、下記（１）、（２）の詳細については、後述する。
　（１）前回同期精度を計測したときのカウンタ値に比べて、カウンタ値が増加している場合、スレーブノードのクロックはマスタノードのクロックに比べて、そのクロック幅は大きくなっている。このとき、Δの符号をプラスとし、ＴＳずれは＋Δとなる。
　（２）前回同期精度を計測したときのカウンタ値に比べて、カウンタ値が減少している場合、スレーブノードのクロックはマスタノードのクロックに比べて、そのクロック幅は小さくなっている。このとき、Δの符号をマイナスとし、ＴＳずれは－Δとなる。
　ステップＳ１３において、ＴＳずれΔの符号を決定したフィルタ制御部９１４は、最後にステップＳ１４において、ＴＳずれ量＋Δまたは－Δをパケットフィルタ部９１２に送信する。
　続いて、パケットフィルタ部９１２について説明する。背景技術の欄において説明したように、図３に示すようなパケットフィルタ部３５０では、０　≦　Ｄ　≦　Ｄｔｈ　の条件でパケットのフィルタ処理を実行していた。
　図３のパケットフィルタ部３５０に対して、本発明のパケットフィルタ部９１２では、フィルタ制御部９１４から受信したＴＳずれΔを用いて、マスタノードから受信したパケットのＴＳに対して補正を行う。補正の方法として、本発明では、遅延量Ｄを補正する方法と、遅延の閾値Ｄｔｈを補正する方法の２つの方法を提案する。本実施の形態においては、遅延量Ｄを補正する方法について述べる。
　本実施の形態における補正方法は、遅延量Ｄを補正する方法である。この方法のフローチャートを図１８に示す。
　まず、パケットフィルタ部９１２は、ステップＳ２１において、生成ＴＳ（Ｔｓ）にＴＳずれΔを加えることにより、ＴＳずれを考慮した遅延Ｄを求める。式としては以下の通りである。
　Ｄ　＝　（Ｔｓ　＋　Δ）　－　Ｔｍ
　続いて、パケットフィルタ部９１２は、ステップＳ２１で求めた遅延量Ｄが０以上かつ閾値Ｄｔｈ以下であるかどうかを判定する（ステップＳ２２）。
　ここで、パケットフィルタ部９１２は、遅延量Ｄが０以上かつ閾値以下であれば（ステップＳ２２においてＹｅｓ）、ステップＳ２３に進み、パケットのＴＳを採用するという処理を行う。一方、パケットフィルタ部９１２は、遅延量ＤがステップＳ２２の条件を満たさないのであれば（ステップＳ２２においてＮｏ）、ステップＳ２４に進み、パケットのＴＳを採用しないという処理を行う。
　図７の例では、図１０のステップＳ１２に従うと、スレーブクロック５０１がマスタクロック４０２に比べてクロック幅が小さく、その分スレーブクロック５０１のＴＳ値は同時刻のマスタクロック４０２のＴＳ値と比べて大きくなっている。したがってΔの符号はマイナスとなる。よってＴＳずれは－Δ（＝－９）となる。そのため、パケット５０６の補正後の遅延Ｄは、ステップＳ２１の式により、
　Ｄ　＝　（６９　－　９）　－　５５　＝　５となる。そして、ステップＳ２２の条件、０≦Ｄ≦閾値Ｄｔｈ＝８を満たすため、ステップＳ２３に従いパケット５０６のＴＳは採用となる。一般的な方法では、Ｄ＝６９－５５＝１４となり、閾値Ｄｔｈ＝８よりも大きくなるため、ステップＳ２４に従いパケット５０６のＴＳは採用されなかった。これより、本実施の形態における補正により適切にフィルタ処理を行うことができることが分かる。
　同様に、図８の例では、図１０のステップＳ１２に従うと、スレーブクロック６０１がマスタクロック４０２に比べてクロック幅が大きく、その分スレーブクロック６０１のＴＳ値は同時刻のマスタクロック４０２のＴＳ値と比べて小さくなっている。したがってΔの符号はプラスとなる。よってＴＳずれは＋Δ（＝＋６）となる。そのため、パケット６０６の補正後の遅延量Ｄは、ステップＳ２１の式により、
　Ｄ　＝　（５２　＋　６）　－　５５　＝　３となる。そして、ステップＳ２２の条件、０≦Ｄ≦閾値Ｄｔｈ＝８を満たすため、ステップＳ２３に従いパケット６０６のＴＳは採用となる。一般的な方法では、Ｄ＝５２－５５＝－３となり、閾値０よりも小さくなるため、ステップＳ２４に従いパケット６０６のＴＳは採用されなかった。これより、本実施の形態における補正により適切にフィルタ処理を行うことができることが分かる。
　以上をまとめると、本実施の形態における補正の方法は、遅延量Ｄを補正する方法である。その際のフィルタ条件として、以下の条件を満たす時にパケットのＴＳを採用することとする。０≦（Ｔｓ　＋　Δ）　－　Ｔｍ　≦Ｄｔｈ
　上記補正方法を実現するためのパケットフィルタ部９１２の構成について説明する。
　はじめに、比較のために一般的なパケットフィルタ部３５０の構成を図１１に示す。パケットフィルタ部３５０は減算器１１０１と比較器１１００から構成される。減算器１１０１において、カウンタ１４５から入力される生成ＴＳ（Ｔｓ）とマスタノード１００から入力される受信ＴＳ（Ｔｍ）との差分が計算され、比較器１１００に入力される。比較器１１００では、設定インタフェース（以下、「設定ＩＦ」と称呼する。）より設定された閾値Ｄｔｈと差分情報Ｔｓ－Ｔｍとからなる以下のフィルタ条件（１）～（３）に従い比較計算を行い、パケットのＴＳが該当するフィルタ条件に従い、フィルタ処理を行う。なお、設定ＩＦとは、例えばＧＵＩ（Ｇｒａｐｈｉｃａｌ　Ｕｓｅｒ　Ｉｎｔｅｒｆａｃｅ）上で、同期精度を計算する間隔や閾値Ｄｔｈといった、スレーブノードの各種設定を行うためのインタフェースのことをいう。
（１）　０　≦　Ｔｓ　－　Ｔｍ　≦　Ｄｔｈ
→パケットのＴＳを採用し、ＰＬＬ１４０に転送する。
（２）　Ｔｓ　－　Ｔｍ　＜　０
→パケットのＴＳは採用しない。
（３）
　Ｄｔｈ　＜　Ｔｓ　－　Ｔｍ
→パケットのＴＳは採用しない。
　これに対して上記補正方法のパケットフィルタ部９１２の構成を図１２に示す。パケットフィルタ部９１２は減算器１１０１と比較器１１００と加算器１２００とから構成される。パケットフィルタ部３５０との差分は、加算器１２００において、生成ＴＳ（Ｔｓ）に対してフィルタ制御部９１４から受信するＴＳずれΔを加算する点である。この処理により、生成ＴＳの補正が行われている。加算情報（Ｔｓ＋Δ）は減算器１１０１に入力され、加算情報（Ｔｓ＋Δ）とマスタノード１００から入力される受信ＴＳ（Ｔｍ）の差分が計算され、比較器１１００に入力される。比較器１１００では、設定ＩＦより設定された閾値Ｄｔｈと差分情報（Ｔｓ＋Δ）－Ｔｍとからなる以下のフィルタ条件（１）～（３）に従い比較計算を行い、パケットのＴＳが該当するフィルタ条件に従い、フィルタ処理を行う。
（１）　０　≦　（Ｔｓ　＋　Δ）　－　Ｔｍ≦Ｄｔｈ
→パケットのＴＳを採用、ＰＬＬ１４０に転送する。
（２）
　（Ｔｓ　＋　Δ）　－　Ｔｍ　＜　０
→パケットのＴＳは採用しない。
（３）
　Ｄｔｈ　＜　（Ｔｓ　＋　Δ）　－　Ｔｍ
→パケットのＴＳは採用しない。
　最後に、カウンタ値増減情報取得部９１５－２におけるパケットカウンタ９１６のカウンタ値の増減情報取得方法について二つの例を挙げて説明する。なお、上述したように、以下に記載する取得方法は一例であり、カウンタ値の増減情報を取得する方法は、どのような方法でもかまわない。
　＜カウンタ値増減情報取得方法：第一の方法＞
　最も簡単な方法は、同期精度モニタ部９１５において同期精度情報を取得するタイミングにおけるパケットカウンタ９１６のカウンタ値を取得し、前回取得したカウンタ値と比較する方法である。また、この応用例として、同期精度情報を取得するタイミングのインターバルの間におけるカウンタ値の平均値を計算しておき、前回の平均値と比較するという方法をとっても良い。これらの方法を用いてカウンタ値の増減情報を得ることにより、マスタ側のクロックとスレーブ側のクロックの幅の大小の情報を得ることが可能である。なお、マスタクロックとスレーブクロックのクロック幅の大小関係は、マスタクロックとスレーブクロックのクロックの速度の大小関係と捉えることもできる。その場合は、クロック幅の差はクロックの速度差といえる。
　＜カウンタ値増減情報取得方法：第二の方法＞
　図９のカウンタ値増減情報取得部９１５－１のカウンタ値増減情報取得の方法として、上記の第一の方法を用いると、パケット１２０がパケットネットワーク１３０を転送される際に付加される遅延の影響により、カウンタ値の増減がクロック幅の差を正確に表さない場合があるという問題が生じる。そのため、遅延の影響を受けにくい方法について、上記の第一の方法の問題点を含めて、以下に説明する。
　図１４は、スレーブノードのクロックがマスタノードのクロックに正確に同期しており、かつパケットネットワーク内でパケットに付加される遅延量が常に０である場合における、パケットカウンタ９１６のカウンタ値を表している。横軸方向が経過時間であり、縦軸方向がカウンタ値である。
　また、図１５は、スレーブクロックとマスタクロックは正確に同期しているが、パケットネットワーク内でパケットに付加される遅延が存在する場合のカウンタ値を表している。
　さらに、図１６、図１７は、スレーブクロックとマスタクロックが同期しておらず、かつ、パケットネットワーク内でパケットに付加される遅延が存在する場合のカウンタ値を表している。なお、図１６では、スレーブクロックとマスタクロックが同期していない例として、スレーブクロックのクロック幅がマスタクロックのクロック幅に比べ小さい場合を示している。また、図１７では、スレーブクロックのクロック幅がマスタクロックのクロック幅に比べ大きい場合を示している。
　図１４に示した、スレーブクロックとマスタクロックが正確に同期していて、かつパケットネットワーク内で遅延が付加されないという場合において、カウンタ値の最大値は一定値となっている。
　パケットカウンタ９１６にパケットが到着すると、所定の値分カウンタ値が増加する。一方で、カウンタ値は、ＶＣＯ１４４がクロックを出力する速度に従い減算される。この例では、パケットの到着する間隔に応じて、１つのパケット分の所定のカウンタ値が減算されている。図１４の例では、スレーブクロックとマスタクロックが同期しているため、パケット到着間隔の一定間隔でカウンタ値の増加と減少を繰り返し、増加した時のカウンタの最大値及び減少した時のカウンタの最小値は一定となっている。
　次に、図１５は、スレーブクロックとマスタクロックが同期していて、パケットネットワーク内で遅延が付加される場合である。遅延が付加されるため、パケットの到着が遅れることにより、遅れた分だけカウンタ値の減算量が増し、カウンタ値の下限値は図１４の例より小さくなっている。そのため、パケット到着時のカウンタ値は図１４の例のように一定ではなく、他よりも小さくなっている箇所がある。しかしながら、遅延のないパケットが到着した時は、本来到達すべき値（カウンタの最大値）までカウンタ値が達している。あるインターバル（例えば１０秒間）において、その間に遅延が付加されないパケットが到着すると考えると、そのインターバルの間、カウンタ値の最大値は一定になる。まとめると、パケットネットワーク内で遅延が付加される場合でも、スレーブクロックとマスタクロックが同期していれば、あるインターバル（例えば、遅延のないパケットが１つは到着すると考えられる長さの時間）でカウンタ値の最大値をモニタすると、その最大値は一定となる。
　同期精度情報を取得するインターバルの境目のタイミングにおいて受信したパケットの遅延の大きさによって、その時にカウンタ値は変動する。よって前回同期精度計測を行った時と比較した時のカウンタ値の変動量に関して、マスタクロックとスレーブクロックのクロック幅の差（速度差）に起因する差分よりも遅延量に起因する差分の影響が大きい可能性がある。したがって、マスタクロックとスレーブクロックのクロック幅の差（速度差）がカウンタ値の変動に反映されない可能性がある。
　なお、あるインターバルにおけるカウンタ値の平均値を採用し、境目のタイミングの受信パケットのみを用いて求める方法をとることもできる。その方法によれば、遅延量による影響は前述の方法と比較して、軽減できるものの、例えば、あるインターバルにおいて遅延量が大きい傾向にあれば全体的に平均値はより低くなるというように、やはり遅延量の影響が及ぶ可能性がある。
　続いて、図１６及び図１７は、スレーブクロックとマスタクロックの同期が取れていないケースである。図１６はスレーブクロックのクロック幅がマスタクロックのクロック幅よりも小さいケースである。図１５の例と同様に、遅延の影響でパケット到着が遅れることにより、パケット到着時にカウンタ値が最大値に達しない箇所がある。しかしながら、遅延がないパケットが到着した時は最大値まで達している。図１５との差分は、インターバル毎のカウンタ最大値が変動している点にある。この例ではスレーブクロックのクロック幅がマスタクロックのクロック幅よりも小さい。これは、スレーブクロックの出力速度がマスタクロックの出力速度よりも遅いということと同義である。したがって、スレーブノード内に存在するパケットカウンタの減算速度が増加速度よりも遅いため、カウンタ値は徐々に増加していく。よって、インターバル毎のカウンタ値の最大値は時間経過に従って増加している。
　一方で、図１７では、スレーブクロックのクロック幅がマスタクロックのクロック幅よりも大きい場合を示している。これは、スレーブクロックの速度がマスタクロックの速度よりも速いことと同義である。よって、図１５との差分であるインターバル毎のカウンタ最大値の変動については、パケットカウンタの減算速度が増加速度よりも速いため、カウンタ値は徐々に減っていく。よって、インターバル毎のカウンタ値の最大値は時間経過に従って減少している。
　以上の３つのケースより、カウンタ最大値をモニタし、インターバル毎の最大値の変動からスレーブクロックとマスタクロックが同期しているか、していないが分かる。すなわち、カウンタ最大値が一定であれば同期しており、変動していれば同期していないということが分かる。そして、変動している場合、カウンタ最大値が増加していれば、スレーブクロックのクロック幅がマスタクロックに比べ小さく、カウンタ最大値が減少していれば、スレーブクロックのクロック幅がマスタクロックのクロック幅に比べ大きくなっていることがわかる。この方法を用いると、遅延の影響を排除できるため、より正確に速度差の状況を把握することができる。
　以上より、第二の方法を用いる場合は、同期精度モニタ部９１５はインターバル毎にパケットカウンタ９１６のカウンタ最大値を計測し、カウンタ最大値の増減情報をフィルタ制御部９１４に通知する。
　カウンタ値増減情報取得部において、前述のカウンタ値増減情報取得方法を用いることにより、遅延の影響を排除することができ、マスタクロックとスレーブクロックとの間のＴＳずれをより正確に把握できる。
　＜第一の実施の形態の効果＞
　以上説明したように、本実施の形態によれば、同期精度モニタ部が取得する同期精度情報ならびにパケットカウンタのカウンタ値の増減情報を利用して、フィルタ制御部がＴＳずれを計算する。パケットフィルタ部はＴＳずれを利用して、遅延量Ｄを補正することにより、スレーブクロックの到着タイミングを同期状態のスレーブクロックの到着タイミングに補正する。この補正したタイミングの下で、スレーブノードが生成ＴＳ、受信ＴＳの処理を行うことにより、スレーブノード側で到着したパケットの遅延量を算出し、設定した閾値に応じて適切にパケットのＴＳの選択的採用を行うことが可能になる。その結果、遅延量の大きいパケットのＴＳを採用せず、遅延量の小さいパケットのＴＳのみをクロック同期回路に取り込むことにより、同期精度を向上できるという効果がある。
　また、カウンタ値増減情報取得部において、前述のカウンタ値増減情報取得方法の第二の方法を用いることにより、遅延の影響を排除することができ、より正確にマスタクロックとスレーブクロックとの間のＴＳずれを把握できるという効果がある。
　＜第二の実施の形態＞
　以下、本発明の第二の実施の形態について説明する。本実施の形態の基本的な構成及び動作は第一の実施の形態とほぼ同様であり、相違点はパケットフィルタ部９１２における遅延量Ｄの補正方法にある。以下、その遅延量Ｄの補正方法について説明する。この補正方法のフローチャートを図１９に示す。
　まず、パケットフィルタ部９１２は、ステップＳ３１において、受信ＴＳ（Ｔｍ）からＴＳずれΔを減算した値を、さらに生成ＴＳ（Ｔｓ）から減算することにより、ＴＳずれを考慮した遅延量Ｄを求める。式としては以下の通りである。
　Ｄ　＝　Ｔｓ　－　（Ｔｍ　－　Δ）
　続いて、パケットフィルタ部９１２は、ステップＳ３１で求めた遅延量Ｄが０以上かつ閾値Ｄｔｈ以下であるかどうかを判定する（ステップＳ３２）。
　ここで、パケットフィルタ部９１２は、遅延量Ｄが０以上かつ閾値以下であれば（ステップＳ３２においてＹｅｓ）、ステップＳ３３に進み、パケットのＴＳを採用するという処理を行う。一方、パケットフィルタ部９１２は、遅延量ＤがステップＳ３２の条件を満たさないのであれば（ステップＳ３２においてＮｏ）、ステップＳ３４に進み、パケットのＴＳを採用しないという処理を行う。
　図７の例では、図１０のステップＳ１２に従うと、スレーブクロックのクロック幅がマスタクロックに比べ小さいため、Δの符号はマイナスとなる。よってＴＳずれは、第一の実施の形態と同様に、－Δ（＝－９）となる。そのため、パケット５０６の補正後の遅延量Ｄは、ステップＳ３１の式により、
　Ｄ　＝　６９　－　（５５　－　（－９））　＝　６９　－　６４　＝　５となる。そして、ステップＳ３２の条件、０≦Ｄ≦閾値Ｄｔｈ＝８を満たすため、ステップＳ３３に従いパケット５０６のＴＳは採用となる。一般的な方法では、Ｄ＝６９－５５＝１４となり、閾値Ｄｔｈ＝８よりも大きくなるため、ステップＳ３４に従いパケット５０６のＴＳは採用されなかった。これより、本実施の形態における補正により適切にフィルタ処理を行うことができることが分かる。
　同様に、図８の例では、図１０のステップＳ１２に従うと、スレーブクロックのクロック幅がマスタクロックに比べ大きいため、Δの符号はプラスとなる。よってＴＳずれは、第一の実施の形態と同様、＋Δ（＝＋６）となる。そのため、パケット６０６の補正後の遅延量Ｄは、ステップＳ３１の式により、
　Ｄ　＝　５２　－　（５５　－　６）　＝　５２　－　４９　＝　３
　となり、ステップＳ３２の条件、０≦Ｄ≦閾値Ｄｔｈ＝８を満たすため、ステップＳ３３に従いパケット６０６のＴＳは採用となる。一般的な方法では、Ｄ＝５２－５５＝－３となり、閾値０よりも小さくなるため、ステップＳ３４に従いパケット６０６のＴＳは採用されなかった。これより、本実施の形態における補正により適切にフィルタ処理を行うことができることが分かる。
　以上をまとめると、本実施の形態においては、第一の実施の形態とは異なる遅延量Ｄを補正する方法を用いる。その際のフィルタ条件として、以下の条件を満たす時にパケットのＴＳを採用することとする。
　０　≦Ｔｓ　－　（Ｔｍ　－　Δ）　≦Ｄｔｈ
　上記の補正方法を実現するためのパケットフィルタ部９１２の構成について図１２を用いて説明する。パケットフィルタ部９１２は減算器１１０１、１１０２と比較器１１００とから構成される。パケットフィルタ部３５０との差分は、減算器１１０１において、フィルタ制御部９１４から受信するＴＳずれΔと受信ＴＳとの差分を計算し、減算器１１０２で、生成ＴＳから得られた差分を減算する点である。この処理により、生成ＴＳの補正が行われている。減算情報（Ｔｍ－Δ）は減算器１１０１に入力され、減算情報（Ｔｍ－Δ）とマスタノード１００から入力される生成ＴＳ（Ｔｓ）の差分が計算され、比較器１１００に入力される。比較器１１００では、設定ＩＦより設定された閾値Ｄｔｈと差分情報Ｔｓ－（Ｔｍ－Δ）とからなる以下のフィルタ条件（１）～（３）に従い比較計算を行い、パケットのＴＳが該当するフィルタ条件に従い、フィルタ処理を行う。
（１）
　０　≦　Ｔｓ　－　（Ｔｍ　－　Δ）≦Ｄｔｈ
→パケットのＴＳを採用、ＰＬＬ１４０に転送する。
（２）
　Ｔｓ　－　（Ｔｍ　－　Δ）　＜　０
→パケットのＴＳは採用しない。
（３）
　Ｄｔｈ　＜　Ｔｓ　－　（Ｔｍ　－　Δ）
→パケットのＴＳは採用しない。
　＜第二の実施の形態の効果＞
　以上説明した本実施の形態によれば、第一の実施の形態と同等の効果が得られる。本実施の形態によれば、同期精度モニタ部が取得する同期精度情報ならびにパケットカウンタのカウンタ値の増減情報を利用して、フィルタ制御部がＴＳずれを計算する。パケットフィルタ部はＴＳずれを利用して、遅延量Ｄを補正することにより、スレーブクロックの到着タイミングを同期状態のスレーブクロックの到着タイミングに補正する。この補正したタイミングの下で、スレーブノードが生成ＴＳ、受信ＴＳの処理を行うことにより、スレーブノード側で到着したパケットの遅延量を算出し、設定した閾値に応じて適切にパケットのＴＳの選択的採用を行うことが可能になる。その結果、遅延量の大きいパケットのＴＳを採用せず、遅延量の小さいパケットのＴＳのみをクロック同期回路に取り込むことにより、同期精度を向上できるという効果がある。
　＜第三の実施の形態＞
　以下、本発明の第三の実施の形態について説明する。本実施の形態の基本的な構成及び動作は第一の実施の形態及び第二の実施の形態とほぼ同様である。相違点はパケットフィルタ部において遅延量Ｄを補正するのではなく、遅延量の閾値Ｄｔｈを補正するという点にある。
　本実施の形態における補正方法は、パケットフィルタ部で閾値Ｄｔｈを補正する方法である。閾値ＤｔｈからＴＳずれΔを差し引くことにより、ＴＳずれを考慮した閾値Ｄｔｈを求めることができる。
　図７の例では、図１０のステップＳ１２に従うと、スレーブクロックのクロック幅がマスタクロックに比べ小さいため、Δの符号はマイナスとなる。よってＴＳずれは－Δ（＝－９）となる。そのため、遅延量の閾値Ｄｔｈを補正すると、フィルタ条件は以下のようになる。
　０　－　（－Δ）　≦Ｄ≦Ｄｔｈ　－　（－Δ）　⇒　９≦Ｄ≦１７
　その結果、９≦Ｄ＝６９－５５＝１４≦１７を満たすため、パケット５０６のＴＳは採用となる。一般的な方法では、Ｄ＝６９－５５＝１４となり、閾値Ｄｔｈ＝８よりも大きくなるため、ＴＳが採用されていなかったことから、本実施の形態における補正により適切にフィルタ処理を行うことができている。
　同様に、図８の例では、図１０のステップＳ１２に従うと、スレーブクロックのクロック幅がマスタクロックに比べ大きいため、Δの符号はプラスとなる。よってＴＳずれは＋Δ（＝９）となる。そのため、遅延量の閾値Ｄｔｈを補正すると、フィルタ条件は以下のようになる。
　０　－　（＋Δ）≦Ｄ≦Ｄｔｈ　－　（＋Δ）　⇒　－６　≦Ｄ≦２
　その結果、－６≦Ｄ＝５２－５５＝－３≦２を満たすため、パケット６０６のＴＳは採用となる。一般的な方法では、Ｄ＝５２－５５＝－３となり、閾値０よりも小さくなるため、ＴＳが採用されていなかったことから、本実施の形態における補正により適切にフィルタ処理を行うことができている。
　以上をまとめると、本実施の形態では、パケットフィルタ部９１２において遅延量の閾値Ｄｔｈを補正する。その際のフィルタ条件として、以下の条件を満たす時にパケットのＴＳを採用することとする。
　－Δ≦Ｔｓ　－　Ｔｍ≦Ｄｔｈ　－Δ
　本実施の形態のパケットフィルタ部９１２の構成を図１３に示す。パケットフィルタ部９１２は減算器１１０１と比較器１１００と減算器１３００とから構成される。一般的なパケットフィルタ部３５０との差分は、減算器１３００において、閾値Ｄｔｈに対してフィルタ制御部９１４から受信するＴＳずれΔを減算する点である。この動作により、間接的に生成ＴＳの補正を行っている。
　カウンタ１４５から受信した生成ＴＳ（Ｔｓ）とパケット受信部９１１から受信した受信ＴＳ（Ｔｍ）は減算器１１０１に入力され、差分Ｔｓ－Ｔｍが計算され、比較器１１００に入力される。また、設定ＩＦより設定された閾値Ｄｔｈとフィルタ制御部９１４から入力されたＴＳずれΔが減算器１２００に入力され、差分Ｄｔｈ－Δが計算され、比較器１１００に入力される。比較器１１００では、閾値Ｄｔｈに関する差分情報Ｄｔｈ－Δと、ＴＳに関する差分情報Ｔｓ－Ｔｍとからなる以下のフィルタ条件（１）～（３）に従い比較計算を行い、パケットのＴＳが該当するフィルタ条件に従い、フィルタ処理を行う。
（１）
　－Δ≦Ｔｓ　－　Ｔｍ　≦Ｄｔｈ　－Δ
→パケットのＴＳを採用、ＰＬＬ１４０に転送する。
（２）
　Ｔｓ　－　Ｔｍ　＜　－Δ
→パケットのＴＳは採用しない。
（３）
　Ｄｔｈ　－Δ＜　Ｔｓ　－　Ｔｍ
→パケットのＴＳは採用しない。
　＜第三の実施の形態の効果＞
　以上説明した本実施の形態によれば、第一の実施の形態及び第二の実施の形態と同等の効果が得られる。本実施の形態によれば、同期精度モニタ部が取得する同期精度情報ならびにパケットカウンタのカウンタ値の増減情報を利用して、フィルタ制御部がＴＳずれを計算する。パケットフィルタ部はＴＳずれを利用して、遅延量Ｄを補正することにより、スレーブクロックの到着タイミングを同期状態のスレーブクロックの到着タイミングに補正する。この補正したタイミングの下で、スレーブノードが生成ＴＳ、受信ＴＳの処理を行うことにより、スレーブノード側で到着したパケットの遅延量を算出し、設定した閾値に応じて適切にパケットのＴＳの選択的採用を行うことが可能になる。その結果、遅延量の大きいパケットのＴＳを採用せず、遅延量の小さいパケットのＴＳのみをクロック同期回路に取り込むことにより、同期精度を向上できるという効果がある。
　本願は、日本の特願２００８－２９６１９７（２００８年１１月２０日に出願）に基づいたものであり、又、特願２００８－２９６１９７に基づくパリ条約の優先権を主張するものである。特願２００８－２９６１９７の開示内容は、特願２００８－２９６１９７を参照することにより本明細書に援用される。　本発明の代表的な実施の形態が詳細に述べられたが、様々な変更(changes)、置き換え(substitutions)及び選択(alternatives)が請求項で定義された発明の精神と範囲から逸脱することなくなされることが理解されるべきである。また、仮にクレームが出願手続きにおいて補正されたとしても、クレームされた発明の均等の範囲は維持されるものと発明者は意図する。

Claims (15)

  1. 　スレーブノードのクロックをマスタノードのクロックに同期させるクロック同期システムであって、
    　前記マスタノードは、タイムスタンプを含むパケットをスレーブノードに対して送信するパケット送信手段を備え、
    　前記スレーブノードは、前記マスタノードから送信された前記パケットを受信するパケット受信手段と、
    　前記パケットの受信時におけるスレーブノードのクロックのタイムスタンプと受信した前記パケットのタイムスタンプとの差分を前記パケットの遅延の値として算出し、前記パケットの遅延の値または前記パケットの遅延に関する閾値を補正し、且つ、前記パケット受信手段から受信した前記パケットに対して、前記パケットの遅延の値及び前記パケットの遅延に関する閾値に基づいてフィルタ処理を行うパケットフィルタ手段と、
    　前記パケットフィルタ手段において採用された前記パケットに含まれるタイムスタンプに基づいてスレーブノードのクロックを出力する位相同期手段と、
    　を備えることを特徴とするクロック同期システム。
  2. 　前記スレーブノードは、
    　前記マスタノードと前記スレーブノード間の同期精度を計測する同期精度計測手段と、
    　前記同期精度と、あらかじめ設定された同期精度計測間隔と、あらかじめ設定された前記マスタノードのクロックにおいて単位時間あたりに進むタイムスタンプとを積算することでタイムスタンプずれを算出するフィルタ制御手段と、
    　を備えることを特徴とする請求項１記載のクロック同期システム。
  3. 　前記パケットフィルタ手段は、
    　前記タイムスタンプずれに基づいて前記パケットの遅延の値または前記パケットの遅延に関する閾値を補正することを特徴とする請求項２記載のクロック同期システム。
  4. 　前記パケットフィルタ手段は、
    　前記パケット受信手段が前記マスタノードからのパケットの受信時におけるスレーブノードのクロックのタイムスタンプに対して、前記タイムスタンプずれを加算することで、前記スレーブノードのクロックのタイムスタンプを補正し、前記補正したスレーブノードのクロックのタイムスタンプと前記受信したパケットに格納されているタイムスタンプとの差分を遅延として、フィルタ処理を行うことを特徴とする請求項２または３に記載のクロック同期システム。
  5. 　前記パケットフィルタ手段は、
    　前記パケットの遅延に関する閾値から、前記タイムスタンプずれを減算して前記パケットの遅延に関する閾値を補正し、前記補正したパケットの遅延に関する閾値を用いてフィルタ処理を行うことを特徴とする請求項２または３に記載のクロック同期システム。
  6. 　前記パケットフィルタ手段は、
    　前記パケット受信手段で受信したパケットの中で前記パケットの遅延に関する閾値を超過した遅延を含むパケットのタイムスタンプを採用せず、前記パケットの遅延に関する閾値以下の遅延を含むパケットのタイムスタンプを採用することを特徴とする請求項１乃至５の何れか１項に記載のクロック同期システム。
  7. 　自ノードのクロックをマスタノードのクロックに同期させるノードであって、
    　前記マスタノードからネットワークを介してタイムスタンプを含むパケットを受信するパケット受信手段と、
    　前記パケットの受信時における自ノードのクロックのタイムスタンプと受信した前記パケットのタイムスタンプとの差分を前記パケットの遅延の値として算出し、前記パケットの遅延の値または前記パケットの遅延に関する閾値を補正し、且つ、前記パケット受信手段から受信した前記パケットに対して、前記パケットの遅延の値及び前記パケットの遅延に関する閾値に基づいてフィルタ処理を行うパケットフィルタ手段と、
    　前記パケットフィルタ手段において採用された前記パケットに含まれるタイムスタンプに基づいて自ノードのクロックを出力する位相同期手段と、
    　を備えることを特徴とするノード。
  8. 　前記ノードは、
    　前記マスタノードと自ノード間の同期精度を計測する同期精度計測手段と、
    　前記同期精度と、あらかじめ設定した同期精度計測間隔と、あらかじめ設定された前記マスタノードのクロックにおいて単位時間あたりに進むタイムスタンプとを積算することでタイムスタンプずれを算出するフィルタ制御手段と、
    　を備えることを特徴とする請求項７記載のノード。
  9. 　前記パケットフィルタ手段は、
    　前記タイムスタンプずれに基づいて前記パケットの遅延の値または前記パケットの遅延に関する閾値を補正することを特徴とする請求項８記載のノード。
  10. 　前記パケットフィルタ手段は、
    　前記パケット受信手段が前記マスタノードからのパケット受信時における自ノードのクロックのタイムスタンプに対して、前記タイムスタンプずれを加算することで、自ノードのクロックのタイムスタンプを補正し、前記補正した自ノードのクロックのタイムスタンプと前記受信したパケットに格納されているタイムスタンプとの差分を遅延として、フィルタ処理を行うことを特徴とする請求項８または９に記載のノード。
  11. 　前記パケットフィルタ手段は、
    　前記パケットの遅延に関する閾値から、前記タイムスタンプずれを減算して前記パケットの遅延に関する閾値を補正し、前記補正したパケットの遅延に関する閾値を用いてフィルタ処理を行うことを特徴とする請求項８または９に記載のノード。
  12. 　前記パケットフィルタ手段は、前記パケット受信手段で受信したパケットの中で前記パケットの遅延に関する閾値を超過した遅延を含むパケットのタイムスタンプを採用せず、前記パケットの遅延に関する閾値以下の遅延を含むパケットのタイムスタンプを採用することを特徴とする請求項７乃至１１の何れか１項に記載のノード。
  13. 　スレーブノードのクロックをマスタノードのクロックに同期させるクロック同期方法であって、
    　ネットワークを介してタイムスタンプを含むパケットを受信し、
    　前記パケットの受信時における前記スレーブノードのクロックのタイムスタンプと受信した前記パケットのタイムスタンプとの差分を前記パケットの遅延の値として算出し、
    　前記パケットの遅延の値または前記パケットの遅延に関する閾値を補正し、
    　前記パケット受信手段から受信した前記パケットに対して、前記パケットの遅延の値及び前記パケットの遅延に関する閾値に基づいてフィルタ処理をし、
    　前記パケットフィルタステップにおいて採用された前記パケットに含まれるタイムスタンプに基づいてスレーブノードのクロックを出力する、
    　ことを特徴とするクロック同期方法。
  14. 　前記マスタノードと前記スレーブノード間の同期精度を計測するし、
    　前記同期精度と、あらかじめ設定された同期精度計測間隔と、あらかじめ設定された前期マスタノードのクロックにおいて単位時間あたりに進むタイムスタンプ値とを積算することでタイムスタンプずれを算出する、
    　ことを特徴とする請求項１３記載のクロック同期方法。
  15. 　スレーブノードのクロックをマスタノードのクロックに同期させるプログラムであって、
    　前記マスタノードからネットワークを介してタイムスタンプを含むパケットを受信するパケット受信処理と、
    　前記パケットの受信時におけるスレーブノードのクロックのタイムスタンプと受信した前記パケットのタイムスタンプとの差分を前記パケットの遅延の値として算出し、前記パケットの遅延の値または前記パケットの遅延に関する閾値を補正して、補正した前記パケットの遅延の値及び前記パケットの遅延に関する閾値に基づいてフィルタ処理を行うパケットフィルタ処理と、
    　前記パケットフィルタステップにおいて採用された前記パケットに含まれるタイムスタンプに基づいてスレーブノードのクロックを出力させる位相同期処理と、
    　を実行させることを特徴とするプログラム。
PCT/JP2009/069684 2008-11-20 2009-11-20 パケットフィルタを用いたクロック同期システム、装置、方法およびそのプログラム WO2010058831A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2010539256A JP5440880B2 (ja) 2008-11-20 2009-11-20 パケットフィルタを用いたクロック同期システム、装置、方法およびそのプログラム
US13/129,755 US8731036B2 (en) 2008-11-20 2009-11-20 Packet filter-based clock synchronization system, apparatus, and method, and program thereof

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008-296197 2008-11-20
JP2008296197 2008-11-20

Publications (1)

Publication Number Publication Date
WO2010058831A1 true WO2010058831A1 (ja) 2010-05-27

Family

ID=42198270

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2009/069684 WO2010058831A1 (ja) 2008-11-20 2009-11-20 パケットフィルタを用いたクロック同期システム、装置、方法およびそのプログラム

Country Status (3)

Country Link
US (1) US8731036B2 (ja)
JP (1) JP5440880B2 (ja)
WO (1) WO2010058831A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104067555A (zh) * 2012-01-30 2014-09-24 索尼公司 同步处理设备、同步处理方法和程序
US11038608B2 (en) * 2016-11-04 2021-06-15 Huawei Technologies Co., Ltd. Frequency synchronization method and slave clock

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8358729B2 (en) * 2008-08-22 2013-01-22 Finisar Corporation Baseband phase-locked loop
JP5130313B2 (ja) * 2010-04-02 2013-01-30 株式会社日立製作所 管理システム及び計算機システムの管理方法
US9059811B2 (en) * 2012-05-16 2015-06-16 Microsemi Semiconductor Ulc Method of adjusting a local clock in asynchronous packet networks
US9124380B2 (en) * 2012-12-03 2015-09-01 Avago Technologies General Ip (Singapore) Pte. Ltd. Packet delay distribution rate filtering
US9760114B1 (en) * 2014-01-03 2017-09-12 Juniper Networks, Inc. Systems and methods for improving clock synchronization between master and slave devices
US9769695B2 (en) * 2014-11-04 2017-09-19 Cisco Technology, Inc. Adaptive quality of service for wide area network transport
US10423468B2 (en) * 2015-02-10 2019-09-24 Red Hat, Inc. Complex event processing using pseudo-clock
US9891966B2 (en) 2015-02-10 2018-02-13 Red Hat, Inc. Idempotent mode of executing commands triggered by complex event processing
US9814007B2 (en) 2015-09-25 2017-11-07 Intel Corporation Synchronizing time among two or more devices
US10541944B1 (en) * 2017-07-24 2020-01-21 Rockwell Collins, Inc. High integrity AFDX switches
WO2020024199A1 (en) * 2018-08-02 2020-02-06 Texas Instruments Incorporated High speed flexled digital interface
US10769038B2 (en) * 2018-08-23 2020-09-08 Arm Limited Counter circuitry and methods including a master counter providing initialization data and fault detection data and wherein a threshold count difference of a fault detection count is dependent upon the fault detection data
JP2021190868A (ja) * 2020-05-29 2021-12-13 キヤノン株式会社 映像同期装置、映像同期装置の制御方法及びプログラム

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000244473A (ja) * 1999-02-24 2000-09-08 Matsushita Electric Ind Co Ltd Ｐｌｌ回路
JP2000278275A (ja) * 1999-03-23 2000-10-06 Yamaha Corp パケット転送装置
WO2001050674A1 (en) * 1999-12-30 2001-07-12 Nokia Networks Oy Synchronization in packet-switched telecommunications system
JP2001244809A (ja) * 2000-02-28 2001-09-07 Matsushita Electric Ind Co Ltd Ｐｌｌ回路
JP2006518557A (ja) * 2003-02-20 2006-08-10 ザ−リンク・セミコンダクタ−・インコ−ポレイテッド パケットネットワークにおけるクロックドメインの調整
JP2007134873A (ja) * 2005-11-09 2007-05-31 National Institute Of Information & Communication Technology 高精度時刻同期処理装置およびそのプログラム，ならびにネットワーク混雑度警告装置およびそのプログラム
WO2009034984A1 (ja) * 2007-09-14 2009-03-19 Nec Corporation パケットネットワークにおけるクロック同期システム、その方法及びそのプログラム
WO2009035091A1 (ja) * 2007-09-14 2009-03-19 Nec Corporation クロック同期システム、その方法及びそのプログラム

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3463460B2 (ja) * 1996-05-20 2003-11-05 ヤマハ株式会社 データ伝送方式
US6199169B1 (en) * 1998-03-31 2001-03-06 Compaq Computer Corporation System and method for synchronizing time across a computer cluster
EP1312179B1 (en) * 2000-08-17 2012-12-05 Broadcom Corporation Method and system for transmitting isochronous voice in a wireless network
JP2004248123A (ja) 2003-02-17 2004-09-02 Matsushita Electric Ind Co Ltd Ｐｌｌ回路
GB2399263A (en) 2003-03-07 2004-09-08 Zarlink Semiconductor Ltd Clock synchronisation over a packet network
JP2007104347A (ja) 2005-10-05 2007-04-19 Matsushita Electric Ind Co Ltd 音声伝送システムにおけるクロック同期システム及び方法
JP4650248B2 (ja) 2005-12-09 2011-03-16 株式会社デンソー 車両用ネットワークシステム及びネットワークノード
US20070147435A1 (en) 2005-12-23 2007-06-28 Bruce Hamilton Removing delay fluctuation in network time synchronization

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000244473A (ja) * 1999-02-24 2000-09-08 Matsushita Electric Ind Co Ltd Ｐｌｌ回路
JP2000278275A (ja) * 1999-03-23 2000-10-06 Yamaha Corp パケット転送装置
WO2001050674A1 (en) * 1999-12-30 2001-07-12 Nokia Networks Oy Synchronization in packet-switched telecommunications system
JP2001244809A (ja) * 2000-02-28 2001-09-07 Matsushita Electric Ind Co Ltd Ｐｌｌ回路
JP2006518557A (ja) * 2003-02-20 2006-08-10 ザ−リンク・セミコンダクタ−・インコ−ポレイテッド パケットネットワークにおけるクロックドメインの調整
JP2007134873A (ja) * 2005-11-09 2007-05-31 National Institute Of Information & Communication Technology 高精度時刻同期処理装置およびそのプログラム，ならびにネットワーク混雑度警告装置およびそのプログラム
WO2009034984A1 (ja) * 2007-09-14 2009-03-19 Nec Corporation パケットネットワークにおけるクロック同期システム、その方法及びそのプログラム
WO2009035091A1 (ja) * 2007-09-14 2009-03-19 Nec Corporation クロック同期システム、その方法及びそのプログラム

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104067555A (zh) * 2012-01-30 2014-09-24 索尼公司 同步处理设备、同步处理方法和程序
US11038608B2 (en) * 2016-11-04 2021-06-15 Huawei Technologies Co., Ltd. Frequency synchronization method and slave clock

Also Published As

Publication number Publication date
US20110228834A1 (en) 2011-09-22
US8731036B2 (en) 2014-05-20
JP5440880B2 (ja) 2014-03-12
JPWO2010058831A1 (ja) 2012-04-19

Similar Documents

Publication Publication Date Title
JP5440880B2 (ja) パケットフィルタを用いたクロック同期システム、装置、方法およびそのプログラム
US7916758B2 (en) Method and system for precise-clock synchronization, and device for precise-clock frequency/time synchronization
US7590151B2 (en) Method and apparatus for aligning time references when separated by an unreliable data packet network
KR100741213B1 (ko) 패킷망에서의 클록 도메인의 정렬 방법 및 장치
EP1455473B1 (en) Clock Synchronisation over a Packet Network
US20170359137A1 (en) Determination of accuracy of a chain of clocks
JP5223427B2 (ja) クロック同期システム
US8223772B2 (en) Clock supply device and transmission device
US9167545B2 (en) Receiver, method of calculating time difference, and program
US9596072B2 (en) Method and apparatus for mitigation of packet delay variation
US9059811B2 (en) Method of adjusting a local clock in asynchronous packet networks
JP5167862B2 (ja) クロック同期システム、クロック同期方法、プログラム、及び記録媒体
WO2015036721A1 (en) Method and devices for frequency distribution
US20140241479A1 (en) Frequency difference detection device, frequency difference detection method, and program
WO2013163793A1 (en) Automatic time and frequency synchronization over an asynchronous network
JP2008177913A (ja) 通信装置およびそのクロック再生方法
JP5534548B2 (ja) クロック同期のための受信側ノード、その方法及びそのプログラム
JP5391964B2 (ja) クロック同期方法及びパケット通信システム
EP3420655B1 (en) Methods and systems for estimating frequency synchronization accuracy
US8442074B1 (en) Systems and methods for passing timing information over packet networks
KR20100048124A (ko) 근거리 통신망에서의 시간 동기화 방법
EP3420666B1 (en) Methods and systems for estimating skew
US20160128012A1 (en) Communication system, communication system control method, transmission device, and reception device
WO2014203449A1 (ja) 通信システム、通信システムの制御方法、送信装置、及び受信装置
CN117957798A (zh) 用于改进的定时和性能的动态分组速率

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 09827612

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2010539256

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 13129755

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 09827612

Country of ref document: EP

Kind code of ref document: A1