CN104063007B - 使用谐波混频的异步时间交织波形发生器 - Google Patents

Abstract

本发明涉及一种使用谐波混频的异步时间交织波形发生器。波形发生器包括将数字输入信号分成多个分离信号的分离器，每个分离信号具有与数字输入信号频率带宽基本上类似的分离信号频率带宽。将分离信号与关联的数字谐波信号进行混频以生成多个数字混频信号，然后将其以与至少一个所述数字谐波混频器的一阶谐波信号不同的有效采样率而转换为模拟信号。多个模拟谐波混频器将关联的模拟信号与关联的模拟谐波信号进行混频以生成混频模拟信号。将混频模拟信号合并成具有大于多个DAC中的至少一个的带宽的输出信号带宽的输出信号。

Description

使用谐波混频的异步时间交织波形发生器

相关申请的交叉引用

本申请要求2013年3月21日提交的申请号61/803,970的美国临时专利申请的利益，其全部内容被并入本文中。

技术领域

本公开涉及生成波形的波形发生器和方法。更具体地，本公开涉及使用谐波混频的高速任意波形或函数发生器。

背景技术

波形发生器（诸如，任意波形发生器（AWG）或任意函数发生器（AFG））的可用带宽能够由被用来根据数字波形序列而生成信号的数字模拟转换器（DAC）来限制。DAC的可用带宽由DAC的模拟带宽或最大采样率的一半中较小者来限制。用于利用现有的DAC限制来生成较高带宽输出信号的常规技术能够是复杂且昂贵的系统。

例如，同步时间交织能够被用来实现有效的较高DAC采样率。多个DAC根据在单个DAC采样周期内的时间上偏移的分离输入序列来生成波形。模拟信号被合并而达到实际上倍增（multiply）的采样率。然而，在其中DAC的模拟带宽变为限制因素的示例中，需要高带宽活动合并器（诸如，模拟多路复用器或者采样和保持多路复用器）来实现较高的带宽。

常规的多路复用时间交织系统使多路复用器以与DAC通道带宽类似的采样率来计时（clock），以使得DAC在多路复用器时钟间隔期间具有充分的时间来过渡和稳定。在这些常规的系统中，DAC与多路复用器同步地计时，以使得每个DAC样本由多路复用器来选通（gate）并且然后选择。DAC带宽的此类限制限制了DAC采样率，并且继而限制了多路复用器时钟率。作为结果，这些常规系统需要多个DAC通道来实现所期望的性能。

由于DAC通道的数量增加，所以系统的整体成本和复杂度相应地增加。例如，每个DAC需要单独的存储器和数字输入路径以及计时和使所有DAC通道同步的方法，这需要物理上大型且复杂的多路复用芯片。多路复用芯片的增大的尺寸以及复杂度还导致较长的通信路径，并且因而导致除了其它挑战之外的寄生电容、电感、电磁噪声、以及设计困难方面的增加。

在另一技术中，输入信号的子频带被数字地下变频到能够通过较低采样率DAC的频率范围。将较大的输入信号带宽分成多个低带宽DAC通道。在DAC的低带宽处被转换为模拟信号之后，子频带被数字地上变频到相应的原始频率范围，并且合并成数字输入信号的表示。然而，当转换具有被路由通过单个DAC通道的频率含量的任意输入信号时，因为重新合并后的输出具有来自仅一个DAC通道的信号能量和来自所有DAC通道的噪声能量，所以其包含固有噪声，这使系统的整体信噪比（SNR）降级。

因此，本领域将受益于具有改进的SNR的波形生成设备和方法。

附图说明

图1是根据本发明的实施例的使用谐波混频的示例性波形发生器的框图。

图2是根据实施例的使用谐波混频的另一个示例性波形发生器的框图。

图3A、3B、4A、4B、5A、5B以及6是由图1中所示的示例性波形发生器所生成的各种信号的示例性频谱分量。

图7A、7B、8、9以及10是所公开的波形发生器的示例性谐波混频器的电路图。

具体实施方式

本公开描述了用于通过使用谐波混频来提高模拟输出信号的采样率和可用带宽的波形发生器的DAC系统的实施例。

图1是使用谐波混频和其中的一些可以在各种示例中是可选的各种滤波器的示例性波形发生器100的框图。波形发生器100包括被构造为接收数字输入信号104的分离器102。分离器102被构造为将数字输入信号104分成多个分离信号106。数字输入信号104能够是任何合适的波形数据序列。

每个分离信号106具有与输入信号频率带宽基本上类似的分离信号频率带宽。分离器102能够是能够将数字输入信号104分成多个信号的任何种类的电路。例如，分离信号106能够包括具有给定的采样率的任何期望的数字输入流，并且包括所记录、存储、和/或生成的数据序列。

将分离信号106输入到被构造为将其关联的分离信号106与关联的数字谐波信号数字地混频以生成数字混频信号110的数字谐波混频器108。每个数字谐波混频器产生数字混频信号。如图1中所示，数字谐波信号能够包括将谐波信号施加于分离信号的本地振荡器（LO）112。在一些示例性系统中，数字LO能够是数控振荡器。

数字谐波混频器108是被配置为将信号与多个谐波进行混频的任何设备。尽管已经结合谐波混频来描述了倍增和/或混频，但如以下将更详细描述的，能够将具有使信号与多个谐波相乘的效果的任何设备用作谐波混频器。

在一些示例中，多个谐波能够包括零阶谐波、或DC分量。例如，谐波信号能够是由公式（1）所表示的信号：

（1）谐波信号 =

在公式（1）中，F₁表示一阶谐波，并且t表示时间。因而，具有公式（1）的形式的信号具有DC处和频率F₁处的谐波。

倒相信号谐波能够是由公式（2）所表示的信号：

（2）倒相谐波信号 =

与由公式（1）所表示的谐波信号类似，倒相谐波信号具有DC处和频率F₁处的谐波。然而，频率F₁处的一阶谐波相对于由公式（1）所表示的谐波信号中的类似的一阶谐波异相了180度。

再次参照图1，将混频数字信号110输入到滤波器114。混频数字信号110能够具有大于DAC 122的最大有效采样率的采样率，并且能够包括大于DAC 122的有效采样率的一半的频率带宽。滤波器114能够限制混频数字信号的带宽，以防止混叠信号失真。

滤波器能够包括生成对混频信号的净滤波（net filtering）的对称低通滤波器（LPF），所述混频信号具有与谐波信号的一阶谐波的频率的大约一半基本上互补的频率响应。高于F₁/2的给定偏移处的频率响应和低于频率F₁/2的给定偏移处的频率响应能够加为1。尽管1被用作示例，但如期望的，能够诸如为缩放信号而使用其它值。进一步地，将以上示例作为理想情况来描述。所实现的滤波能够具有不同的响应，以考虑非理想的分量、校准等。

在图1中所示的波形发生器的数字域116中示出了对称滤波器，但其在其它示例中能够附加地或可替代地被包括在模拟域118中。将滤波后的混频数字信号120输入到关联的数字模拟转换器122（DAC）。滤波后的混频数字信号120的采样率被下采样以匹配DAC的采样率，在一些示例中，所述DAC能够与滤波器114合并。下采样能够通过抽取（decimate）滤波后的混频数字信号120的输出序列诸如通过保留输出序列的较少数量的采样来发生。

以上描述的分离、滤波、混频、和/或下采样中的任何一个能够由任何合适的数字电路来实现，包括但不限于，数字信号处理器（DSP）、微处理器、可编程逻辑设备、通用处理器、或具有适当的外围设备的其它处理系统，如所期望的，包括对完全离散的组件的完整集成。

每个DAC 122构造为将滤波后的混频数字信号120转换成模拟信号124。DAC 122是配置为将数字信号转换为模拟信号的任何种类的电路。根据需要，每个DAC 122能够包括放大器、滤波器、衰减器、以及其它数字或模拟电路，以在数字信号被转换为模拟信号之前或之后放大、滤波、衰减、或以其它方式处理信号。

DAC 122被配置为以有效采样率来操作。在图1中所示的示例性波形发生器中，将DAC 122示出为单个DAC，但在其它示例中，每个DAC可以包括以较低的采样率来操作的多个交织的DAC，以实现较高的有效采样率。

DAC 122（或多个交织的DAC）的有效采样率与至少一个所述关联的数字谐波混频器108的一阶谐波信号不同。至少一个所述数字谐波信号的一阶谐波与至少一个所述DAC122的有效采样率不同。例如，谐波信号的一阶谐波F₁能够是20 GHz，并且DAC 122的采样率能够是25 GS/s。因而，一阶谐波F₁与DAC 122的有效采样率不同。

在一些示例中，数字谐波信号的一阶谐波不需要是DAC 122的有效采样率的整数倍数或约数。与数字谐波混频器108关联的谐波信号的一阶谐波不是DAC 122的有效采样率的整数倍数或约数。

在一些示例中，谐波信号的一阶谐波能够处于DAC 122的有效采样率与DAC 122的有效采样率的一半之间。一阶谐波的此类频率允许一阶谐波之上和/或之下的较高频率分量下变频到低于DAC 122的采样率的一半。因而，此类频率分量能够由DAC 122有效地转换为模拟信号124。

分离输入信号的每个频带通过所有的路径。当多于一个通道被合并以处理单个输入信号时，每个通道或路径基本上接收数字输入信号的整个带宽。由于数字输入信号通过所有的DAC来发送，所以改善了SNR。

将模拟信号124输入到可选的滤波器，诸如，图1的示例性波形发生器100中所示的重建滤波器126。重建滤波器126构造为对来自DAC 122的模拟信号124进行滤波，并基本上消除信号124中的DAC镜像频率分量。在一些可替代的示例中，重建滤波器能够是DAC和/或混频器的一部分。

将滤波后的模拟信号128输入到多个关联的谐波模拟混频器130。对于每个分离信号通道，存在一个混频器130。谐波模拟混频器130被构造为将滤波后的模拟信号128中的关联的一个与模拟谐波信号进行混频，以生成多个混频模拟信号134。在一些示例中，模拟谐波信号与对应的数字谐波信号在频率和相位方面基本上类似。谐波模拟混频器的谐波信号能够包括将谐波信号施加于滤波后的模拟信号128的本地振荡器（LO）132。如以下更详细描述的，能够使模拟谐波信号的LO 132与数字谐波信号的LO 112同步。

虽然数字谐波信号和模拟谐波信号分别是数字和模拟信号，但用于它们的比例因子能够彼此相同或类似。将来自模拟谐波混频器的输出信号称为重新混频信号134。

将重新混频信号134输入到被构造为将多个重新混频（或混频）模拟信号134合并成具有大于多个数字模拟转换器中的至少一个的带宽的输出信号带宽的输出信号138的单个合并器136。来自合并器136的模拟输出信号138是被施加于分离器102的数字输入信号104的重建。

使用了谐波信号112、132的某种形式的同步。例如，能够将模拟谐波信号的谐波锁定到与DAC相关的时钟。数字和模拟混频器的频率能够是以模拟形式存在于DAC通道中但也与数字数据流相关的较低速时钟的谐波。在其它示例中，数字谐波信号或相关信号也由DAC来转换，并且在模拟域中可用，以与模拟LO信号进行同步。在又另一个示例中，带外音调能够被添加到混频数字信号中的一个或多个。使用20 GHz、11.25 GHz、或20 GHz的9/16的一阶谐波能够被添加到混频数字信号。因为所添加的音调能够被设为在由一个或多个可选的数字滤波器所建立的带宽（依赖于过渡带大约是9 GHz）之外，所以音调能够对从合并器所输出的重建后的信号具有基本上可忽略的影响。然而，音调对于25 GS/s采样率而言能够小于尼奎斯特频率即小于12.5 GHz，这意指音调能够通过在对模拟混频信号滤波之前使用所述模拟混频信号来采集。无论所使用的同步技术如何，都维持数字谐波信号和模拟谐波信号之间的相位和频率关系。

图2是具有被分离器204分成两个DAC通道206、208的输入信号202的波形发生器200的示例。图2中所示的示例包括用于各种分量和用于信号频率、采样率等的特定的示例值。数字输入信号202是具有50 GS/s的采样率的任意波形序列。数字输入信号202被带限为18 GHz，以防止来自各种谐波信号的混频分量延伸越过邻近的谐波频率。复制该序列，并且每个路径由分离器204来内插到2×数字输入信号的采样率或者100 GS/s。

然后由数字混频器210、211使用两个路径206、208之间的倒相（180度相移）时钟来将复制的信号与20.3125 GHz时钟的零阶和一阶谐波212、213数字地混频。然后，混频数字信号214被对称地低通滤波216并且抽取到是每个关联的DAC 218的输入处的采样率的25GS/s采样率。如果期望的话，数字谐波混频和滤波步骤能够与抽取滤波合并。DAC输出再次利用重建滤波器220来滤波，以除去由DAC自身所产生的镜像信号，并且具有在10.15625GHz（即，谐波信号带宽的一半）的频率周围幅度地对称的来自模拟混频器输出的净响应。

然后，由模拟混频器224再次使用两个路径之间的倒相（180度相移）时钟来在模拟域中将滤波后的模拟信号222与20.3125GHz数字时钟212的相同的零阶和一阶谐波进行混频。该两个路径在合并器处被求和并滤波，以除去20.3125 GHz之上的含量。在图2中所示的示例性任意波形发生器200中，数字谐波混频器210、211的LO 212、213和模拟谐波混频器224的LO 226能够使用分频采样时钟的13阶谐波。（25 GHz/16 = 1.5625 GHz，13 * 1.5625= 20.3125 GHz）。

图3A-6是图2中所示的波形发生器系统中的各种信号的频谱分量的示例。图3A示出作为数字输入信号并且因而是图2的分离信号的频谱的频谱300。使用公式（1）中所定义的谐波信号的以上示例，如由频谱300所表示的，谐波混频器的DC分量使分离信号通过。然而，还将输入信号中的频谱300与频率F₁处的一阶谐波进行混频。结果所得的频谱302是这种混频的产物。因而，数字混频信号包括频谱300和频谱302的分量。在本文并且在其它附图中，频谱分量被图示为单独且重叠，然而，实际的频谱将是频谱300和302的合并。

参照图3B，由于将数字输入信号与数字谐波混频器的倒相LO信号的DC谐波进行混频，所以频谱310类似地表示倒相数字混频信号的分量。频谱312类似地表示倒相LO和频谱310的混频产物。如以上所描述的，数字谐波混频器的倒相LO信号的一阶谐波从LO信号212的一阶谐波相移了180度。倒相数字谐波信号中的180度相移诱发频谱312中的180度相移。在图3B中，180度相差被图示为虚线。

图4A和4B表示滤波后的数字混频信号的频谱。在该示例中，滤波能够发生在所公开的波形发生器系统和方法的数字和/或模拟域中。例如，数字混频信号能够利用具有接近DAC的有效采样率的一半的截止频率的数字对称LPF来滤波。在一些示例中，滤波能够是对应的DAC、数字滤波器等的固有滤波的函数。

在一些示例中，对数字混频信号的净滤波能够导致与数字混频器的LO信号的一阶谐波的频率的大约一半基本上互补的频率响应。高于频率F₁/2的给定偏移处的频率响应和低于频率F₁/2的给定偏移处的频率响应能够加为1。尽管在该示例中使用了1，但如期望的，能够诸如为缩放信号而使用其它值。进一步地，将以上示例作为理想情况来描述，并且附加滤波能够被用来考虑非理想的分量、校准等。在示例性系统中，抽取滤波器、对称滤波器、以及校准滤波器也被用来补偿模拟域中的非理想响应。

在频率响应的特定示例中，使用以上所描述的20.3125 GHz F₁，频率F₁/2是10.15625 GHz。从DC到9.12625 GHz，频率响应是1。从9.15265到11.15625 GHz，频率响应从1线性地改变为0，从而在10.15625 GHz处通过1/2。在图4A和4B中示出了结果所得的频谱分量。图4A示出了包括由400所图示的频谱300的较低频率部分和由频谱402所图示的频谱302的较低频率部分的滤波后的混频模拟信号。由于数字混频，所以频谱402尽管在频率中被反转，但也包括频谱300的较高子频带的频率分量。类似地，图4B的频谱分量410和412与图3A的频谱310和312的较低频率分量相对应。在频谱412中保存了频谱312的180度相位关系。

因此，通过谐波混频，虽然子频带的跨度将会超过与DAC关联的尼奎斯特带宽，但数字输入信号的两个子频带也被转换为模拟信号。每个混频信号（不论模拟的、数字的、滤波后的等）包括数字输入信号的每个子频带的分量，诸如图4A和4B中所示的频谱300的低频子频带和高频子频带。

例如，数字输入信号的子频带被频移以处于基带子频带的带宽内。在一些示例中，数字输入信号的每个子频带被频移以处于单个子频带的带宽内。然而，依赖于谐波信号和子频带的数量，每个子频带可以不存在于每个混频信号中。

图5A和5B表示被输入到合并器的重新混频后的信号的频谱。如以上所描述的，模拟谐波信号和数字谐波信号能够具有基本上类似的频率和相位。因此，将图4A的频谱与DC分量和一阶模拟谐波信号进行混频。频谱500和502表示将图4A的频谱400和402与DC分量进行混频所得的频谱。频谱504表示将频谱400与一阶谐波进行混频的结果。频谱506和508表示将图4A的频谱402与一阶谐波进行混频。

类似地，图5B表示用于倒相谐波信号的重新混频后的信号的频谱。频谱510和512表示将DC分量与图4B的频谱进行混频。频谱514表示将倒相模拟谐波信号的一阶谐波与图4B的频谱410进行混频。特别地，由于倒相模拟谐波信号的一阶谐波具有相对的180度相移，所以结果所得的频谱514也具有180度相移，由虚线所表示。

还将图4B的频谱412与倒相模拟谐波信号的一阶谐波进行混频；然而，频谱412已经具有180度诱发的相移。因而，附加的180度相移导致有效的0度相移，由频谱516和518的实线所表示。

图6示出了从图1中所示的合并器所输出的重建后的数字输入信号的频谱600。频谱604和606表示形成频谱600的分量子频带。频谱602表示根据关于图5A和5B所描述的混频的附加边带。在该示例中，频谱602被滤掉；然而，在其它示例中，子频带能够延伸超出一阶谐波频率F₁。在该情况下，因为频谱602生成自较低的频率子频带，所以能够通过相消的合并来消除之。

由于重新混频后的信号的分量的相对定相，所以其原始频率范围中的子频带相长地合并，而其原始频率范围之外的子频带被定相成相消地合并。参照图5A、5B、以及6，当被合并时，频谱500和510相长地合并，这导致频谱604。频谱502和512因频谱异相180度而相消地合并。因而，留在基带子频带内的频谱是原始的子频带。

类似地，对于从大约F₁/2到F₁的子频带而言，频谱506和516相长地合并成频谱606，而频谱504和514相消地合并。频谱508和518相长地合并成频谱602；然而，由于频谱602超出所期望的输入频率范围（在该示例中，大约是小于频率F₁），所以所述频谱602会被滤掉。

如由频谱604和606所图示的，过渡发生在作为以上参照图4A和4B所描述的滤波的结果的频率F₁/2周围。频谱604和频谱606的斜率是互补的。因而，当频谱604和606的频率分量被合并时，频谱600的结果所得的部分基本上匹配于原始的频率谱。

因此，通过将数字输入信号与各种谐波信号进行混频，使数字输入信号的子频带通过DAC的较低的带宽。尽管混频信号包括重叠的子频带，但由于谐波信号的定相，所以当如以上所描述地被合并时，子频带相长地和相消地合并，以创建数字输入信号的基本上准确的模拟重建。

在一些示例中，模拟和数字谐波信号彼此频率和相位对齐。对齐模拟和谐波信号的频率和相位的一种方式是，选择作为存在于模拟域中的DAC通道中但也与数字谐波信号相关的较低速时钟的谐波的混频频率。在其它示例中，单独的DAC通道充当与模拟谐波混频器的混频频率相乘的参考频率。在以上所描述的示例的一些中，模拟谐波混频器在所有通道上使DC谐波信号通过。可替代地，能够将数字输入信号分成频带，并且每个频带与适当的混频谐波信号相乘。然后，数字频带在被转换为模拟信号之前被重新合并。对于每个频带而言，仅一个时钟谐波生成DAC通道的低通滤波器带宽内的混频产物。处理DC输入所需的仅有的数字谐波混频器用于低输入频带，所述DC输入与零阶时钟谐波进行混频（即，乘以1或在实际上不需要混频器的情况下直接通过）。

在另一个替代中，模拟混频器能够通过使标准混频器拓扑适于执行包括DC分量的谐波混频来在所有通道上使DC谐波信号通过。

图7A和7B图示了能够表示以上所讨论的谐波混频器中的任何一个或多个的谐波混频器的示例。图7A图示了2路时间交织开关。图7B图示了N路时间交织开关。

在这些实施例中，开关780和/或781被配置为输出信号782。当使用2路开关780时，输入信号784或786响应于控制信号788而到输出782。当使用N路开关781时，响应于控制信号788而将输入信号784、786直到第N个输入787切换到输出782。例如，开关781能够是三掷开关、四掷开关等直到N掷开关，其使输入信号784、786直到第N个输入787在输出782处花费其时间的1/N。由于添加了进一步的路径和子频带，所以谐波信号的谐波能够适当地被定相。在一些实施例中，谐波信号的相对相移能够通过除以子频带的数量的一个时段的时移而在相位中被隔开。

由于与整体时钟周期相比，脉冲变得较短，所以谐波含量变得更丰富。例如，对于两路或三路开关而言，使用了零阶谐波（DC）和一阶谐波。对于四路或五路开关而言，能够使用零阶谐波、一阶谐波和二阶谐波。对于六路或七路开关而言，能够使用零阶谐波、一阶谐波、二阶谐波和三阶谐波。随着N增大，脉冲变得更窄，从而生成更丰富的谐波含量。控制信号788能够是具有以上所描述的一阶谐波的基本频率或其它合适的谐波频率的信号。

输入信号784、786直到第N个输入787的所有频带经过输出路径782。

例如，参照开关780，控制信号788能够是具有20.3125 GHz基本频率的方波。作为切换的结果，输出782在控制信号的一半周期期间接收输入信号784或786，并且在相反的一半周期期间接收其它输入信号。事实上，例如，输出782是输入信号784或786乘以在20.3125GHz处在0和1之间振荡的方波。此类方波能够由公式（4）来表示。

（4）

公式（4）是此类方波的泰勒级数展开。列出了DC和前两个谐波。本文中，F₁是20.3125GHz。尽管分量的量值不同，但公式（1）和（4）包括类似的谐波。输入786与输入784相类似；然而，相对于输入784，输入信号784或786被路由到输出782所通过的时间段被倒转。该效果再次类似于使输入信号784或786与由公式（5）所定义的方波相乘。

（5）

类似于公式（4），公式（5）与以上公式（2）中所描述的谐波信号相类似。因而，开关780的切换的倍增效果基本上类似于以上所描述的将分离信号与谐波信号进行混频。另外，在该示例中，开关充当合并器和谐波混频器这两者。然而，在其它实施例中，开关780能够是单刀单掷开关，并且充当单个谐波混频器。

尽管DC分量和一阶谐波的相对量值不同，但此类不平衡能够通过适当的路径中的补偿滤波器来校正。例如，以上所描述的频率F₁/2和频率F₁之间的子频带能够具有合并器中的重新合并期间所施加的与基带子频带不同的增益。

另外，以上的公式（4）和公式（5）还列出了三阶谐波。在一些实施例中，三阶谐波可以是所期望的。然而，如果不是，此类谐波的效果能够利用适当的滤波来补偿。例如，能够对输入信号进行滤波以除去频率F₁之上的频率分量。因而，此类频率分量将不存在而不与3*F₁处的频率进行混频。此外，在DAC之前进行滤波能够除去原本因混叠而可能影响模拟信号的任何较高阶频率分量。

在因失配而发生交织误差的情况下，能够进行硬件调整以供对时钟幅度和相位进行混频。然后，能够对所述调整进行校准以使交织失配杂散（spur）最小化。可替代地或除以上方法之外，能够对硬件失配进行表征，并且线性时变校正滤波器能够被用来消除交织杂散。

进一步地，在一些情况下，开关可能不总是完美地操作。例如，出错的开关可能在一个方向上比另一方向花费更多的时间，从而引起歪斜的占空比。数字谐波混频器能够配置为通过对模拟谐波信号的幅度或相位进行细微调整来补偿可能存在于模拟谐波信号中的相位或幅度误差。

图8是另一个谐波混频器的示例。开关电路800被配置为响应于控制信号806而将两个输入信号808和810可替代地切换至输出802和804。再次，控制信号806能够是方波或使得开关电路800的开关能够进行切换的其它类似信号。在控制信号806的一半周期期间，输入信号808被切换到输出802，而输入信号810被切换到输出804。在另一半周期期间，输入信号808被切换到输出804，而输入信号810被切换到输出802。

在一些实施例中，输入信号810能够是输入信号808的倒转和缩放后的版本。以上所描述的开关和此类输入的结果是来自以上关于图7A的开关780所描述的电平的DC和其它谐波的重新平衡。例如，输入信号810能够是输入信号808的分数倒转版本。作为利用图7A的开关880来在1和0之间切换的替代，例如，输出802和804的有效输出能够在1和之间切换。因而，幅度和DC电平能够如期望地被调整以创建谐波之间的期望的平衡。

图9图示了谐波混频器的可替代的示例。谐波混频器970包括分离器972、混频器975、以及合并器977。分离器972被配置为将输入信号971分成信号973和974。信号974被输入到合并器977。由于信号974未与另一个信号进行混频，所以信号974充当以上所描述的谐波混频器的DC分量。

将信号973输入到混频器975。将信号976与信号973进行混频。在一些实施例中，信号976能够是单个谐波，诸如以上所描述的频率F₁。如果附加的谐波是所期望的，那么能够提供附加的混频器，并且在合并器977中合并相应的输出。

在另一个实施例中，信号976能够包括多个谐波。只要混频器975的端口的带宽适应所期望的频率范围，就能够使用单个混频器975。然而，因为以上所描述的谐波信号的DC分量通过不同的路径而传递到合并器977，所以接收信号973和976的混频器的端口不需要对DC起作用。因此，能够使用较广泛种类的混频器。一旦在合并器977中合并了信号979和974，输出信号978就能够与以上所描述的混频信号基本上类似。

在一些实施例中，分离器972能够但不必对称地对输入信号971进行分离。例如，输出信号974的分离器的一侧具有处于以上所描述的滤波截止频率处或之上的带宽。输出信号973的分离器972的一侧具有以信号976的谐波为中心的频率范围和以上所描述的滤波截止频率的两倍或更多倍的带宽。换句话说，分离器972的频率响应不需要对每个路径是相等的，并且能够如期望地调整。

例如，图10是示例性混频器拓扑1000的电路图，其通过使二极管环形混频器适于实现用于两路交织系统的模拟谐波混频器来执行与DC分量的谐波混频。在该示例中，能够将诸如混频器时钟之类的谐波信号1002通过变压器1006输入到二极管环1004。能够将输入信号1008、1010施加于输入1012和1014。因此，依赖于谐波信号，能够将输入信号可替代地切换到输出1016、变压器1006的中心抽头。例如，当变压器底部是正并且顶部是负时，谐波信号使右二极管导通，或者当变压器的极性反转时，使左二极管导通。以该方式，交替地将两个输入信号1008、1010路由到谐波周期的两个相反一半上的输出。注意，在该示例中，二极管环形混频器提供两个混频器和合并器的组合功能。

在一些实施例中，实现了两个路径和两个重叠的子频带。然而，如以上所提到的，能够使用任何数量的路径和子频带。在此类实施例中，所使用的谐波的数量能够等于向下取整的子频带数量的一又二分之一，其中将DC作为零阶谐波来包括。例如，对于三个子频带而言，能够使用仅两个谐波。使用以上的频率范围作为示例，一阶谐波能够将比频率F₁高的频率频移到基带子频带。谐波信号的一阶谐波能够利用120度相对相移来定相。

因此，当子频带在合并器58中的合并期间处于合适的频率范围中时，子频带频谱将具有相同的相移，诸如0度相对相移。反之，不正确的频率范围中的子频带的三个分量将在相位中彼此偏移120度。结果所得的频谱将相消地合并以消除不正确的子频带。由于添加了进一步的路径和子频带，谐波信号的谐波能够适当地被定相。在一些实施例中，谐波信号的相对相移能够通过除以子频带的数量的一个时段的时移而在相位中被隔开。

此外，尽管已经将数字滤波、混频、以及合并描述为离散操作，但能够将此类操作合并、并入到其它功能中等。另外，由于以上讨论假设了理想的分量，所以能够如适当地将附加的补偿引入到此类处理中，以对非理想的分量进行校正。

另一个实施例包括在计算机可读介质上体现的计算机可读代码，当所述代码被运行时，使计算机执行以上所描述的操作中的任何一个。如本文所使用的，计算机是能够运行代码的任何设备。

微处理器、可编程逻辑设备、多处理器系统、数字信号处理器、个人计算机等都是此类计算机的示例。在一些实施例中，计算机可读介质能够是被配置为以非临时方式来存储计算机可读代码的有形计算机可读介质。

将理解的是，以上所公开的用于生成波形的系统和方法以及其它特征和功能的变形或其替代可以期望地合并到许多其它不同的系统、方法、或应用中。同样，可以由本领域技术人员后续地做出其中各种当前无法预见或无法预料的的替代、修改、变形、或改善。

Claims (17)

1.一种波形发生器，包括：

分离器，被构造为接收具有输入信号频率带宽的数字输入信号，并且被构造为将所述数字输入信号分成多个分离信号，所述分离信号中的每个具有与所述输入信号频率带宽类似的分离信号频率带宽；

多个数字谐波混频器，被构造为将分离信号中的关联的一个与关联的数字谐波信号进行数字混频，以生成多个数字混频信号；

多个数字模拟转换器，所述多个数字模拟转换器中的每个被构造为将所述多个数字混频信号中的关联的数字混频信号转换为模拟信号，所述数字模拟转换器中的每个具有与至少一个所述数字谐波混频器的一阶谐波信号不同的有效采样率；

多个模拟谐波混频器，被构造为将所述模拟信号中的关联的一个与模拟谐波信号进行混频，以生成多个混频模拟信号；以及

合并器，被构造为将所述多个混频模拟信号合并成具有大于所述多个数字模拟转换器中的至少一个的带宽的输出信号带宽的输出信号。

2.如权利要求1所述的波形发生器，其中至少一个所述关联的数字谐波混频器的一阶谐波信号不是至少一个数字模拟转换器的有效采样率的整数倍数或约数。

3.如权利要求1所述的波形发生器，其中与数字谐波混频器关联的至少一个谐波信号的一阶谐波处于至少一个数字模拟转换器的有效采样率和所述至少一个数字模拟转换器的有效采样率的一半之间。

4.如权利要求1所述的波形发生器，其中所述多个数字混频信号在单个子频带的带宽内包括所述数字输入信号的至少两个子频带。

5.如权利要求4所述的波形发生器，其中所述单个子频带是基带子频带。

6.如权利要求4所述的波形发生器，其中每个数字混频信号在所述单个子频带的带宽内包括所述数字输入信号的每个子频带。

7.如权利要求1所述的波形发生器，进一步包括多个对称的数字滤波器，所述多个对称的数字滤波器被构造为在数字混频信号被转换为模拟信号之前对所述多个数字混频信号对称地滤波。

8.如权利要求1所述的波形发生器，其中所述模拟谐波混频器具有与所述数字模拟转换器的有效采样率不同的一阶谐波。

9.如权利要求3所述的波形发生器，其中所述数字谐波混频器的一阶谐波与所述模拟谐波混频器的一阶谐波类似。

10.一种生成波形的方法，包括：

将具有输入信号频率带宽的数字输入信号分成多个分离信号，所述分离信号中的每个具有与所述输入信号频率带宽类似的分离信号频率带宽；

以有效采样率将所述分离信号中的每个与关联的数字谐波信号数字地混频，以生成多个数字混频信号；

以与至少一个关联的数字谐波混频的一阶谐波信号不同的有效采样率将所述多个数字混频信号转换为多个模拟信号；

将所述模拟信号中的每个与关联的模拟谐波信号进行混频，以生成多个混频模拟信号；以及

将所述多个混频模拟信号合并成具有大于所述多个数字模拟转换器中至少一个的带宽的输出信号带宽的输出信号。

11.如权利要求10所述的方法，其中所述一阶谐波信号不是所述多个数字混频信号被转换为所述多个模拟信号的有效转换采样率的整数倍数或约数。

12.如权利要求10所述的方法，其中所述一阶谐波信号处于所述多个数字混频信号被转换为所述多个模拟信号的有效转换采样率和所述有效转换采样率的一半之间。

13.如权利要求10所述的方法，其中所述多个数字混频信号在单个子频带的带宽内包括所述数字输入信号的至少两个子频带。

14.如权利要求13所述的方法，其中所述单个子频带是基带子频带。

15.如权利要求13所述的方法，其中每个数字混频信号在所述单个子频带的带宽内包括所述数字输入信号的每个子频带。

16.如权利要求12所述的方法，其中所述数字谐波信号的一阶谐波与所述模拟谐波信号的一阶谐波类似。

17.如权利要求12所述的方法，进一步包括在将数字混频信号转换为模拟信号之前对所述数字混频信号对称地滤波。