CN104459256B - 用于扩展示波器带宽和采样率的谐波时域交织 - Google Patents

Abstract

公开了用于扩展示波器带宽和采样率的谐波时域交织。谐波时间交织（HTI）系统可以包括将提供基准信号的采样时钟、用于接收基准信号和第二输入的求和部件、用于接收输入信号的分离器部件以及每个从分离器接收输出的多个延迟块。HTI系统还可以包括用于从采样时钟接收基准信号并从每个混频部件接收输出的数字化部件，以及用于从每个数字化部件接收输出的多相位滤波器矩阵块。HTI系统还可以包括用于从多相位滤波器矩阵块接收输出并从每个数字化器接收交织时域信号样本以产生重构波形的交织重构块。

Description

用于扩展示波器带宽和采样率的谐波时域交织

技术领域

公开技术一般地涉及示波器且更特别地涉及用于扩展示波器的带宽和采样率的谐波时间交织（HTI）系统。

背景技术

在过去的十年中，某些公司已使用混频器拓扑结构来使带宽倍增，并且一些现在在使用此技术的带宽和采样率两者方面引领市场。还已使用波段覆盖混频器技术。一些公司已探索数字带宽交织（DBI），其使用具有一个波段的每个通道一个混频器而使用软件混频器来构建信号以用于重构。至少一个公司已经开发了双通道60 GHz示波器，其使用混频器来增加带宽，但是被用于此的拓扑结构当前是未知的。

至少一个公司已经采取使用一个通道来在多次采集内使带宽倍增的连续多采集方法。还已探索了任何一般混频器谐波配置的谐波混频器的概念，其在信号的基准振荡器总和中包括1.0因数。还存在异步时间交织（ATI）应用，其也是在每个通道上具有多个被覆盖波段的谐波混频器方法。在过去十年中已经考虑了混频器拓扑结构布局的许多其他配置。

发明内容

公开技术的实施例一般地针对用于扩展示波器采集系统中的带宽和采样率的技术。此类技术一般地包括在到标准交织数字化器块的路径中使用模拟混频器。此类技术使得能够使用所有数字化器的输出的简单时域交织来执行信号重构，因此与其他技术（例如，数字带宽交织（DBI）或异步时间交织（ATI））将需要的相比要求较少的数字信号处理（DSP）以执行重构。公开技术的实施例提供了许多优点，包括关于系统中的数字化器的现有带宽和采样率能力的使用的更大效率。实施例还提供了优化延迟能力，例如以优化混频器LO谐波的相位以便使信噪比（SNR）最大化。

附图说明

图1是图示出根据公开技术的某些实施例的谐波时间交织（HTI）架构的示例的框图。

图2图示出具有在时间基准位置处对准的谐波峰值的到图1的HTI架构的混频器的LO信号输入的图形表示的第一示例。

图3图示出具有相对于在如图2中的时间基准位置处的时间对准而言处于不同时间对准的谐波的到混频器的LO信号输入的图形表示的第二示例。

图4是图示出根据公开技术的某些实施例的4路HTI架构的示例的框图。

图5图示出用于图4的4路HTI架构的50GHz的数字化器fs的混频频谱的图形表示的示例。

图6是图示出根据公开技术的某些实施例的3路HTI架构的示例的框图。

图7图示出用于图6的3路HTI架构的50GHz的数字化器fs的混频频谱的图形表示的示例。

图8是图示出根据公开技术的某些实施例的2路HTI架构的示例的框图。

图9图示出用于图8的2路HTI架构的50GHz的数字化器fs的混频频谱的图形表示的示例。

具体实施方式

公开技术一般地针对谐波时间交织（HTI），其是在前端使用谐波混频器来将带宽和采样率增加至比系统中的单独数字化器能够支持的更高的新示波器采集系统拓扑结构。在由HTI相比于其他技术（例如，ATI和DBI）所提供的许多优点之中的是其不要求软件混频功能以重构信号；相反地，其简单地要求执行M个数字化器的输出的M路时域交织。这可以通过对所有混频器施加具有谐波的相同基准振荡器输入并通过向到每个混频器的输入射频（RF）信号提供不同延迟来实现。从振荡器和乘法器电路生成混频器基准谐波，并且可以针对优化相位关系对其进行设计以使到混频器LO输入中的信噪比（SNR）最大化。

图1是图示出根据公开技术的某些实施例的谐波时间交织（HTI）架构100的示例的框图。该架构可以等效于标准范围时域交织（TDI）数字化器系统的方式操作。标准范围数字化器在到A/D转换器的输入处具有混频器。此混频器常常称为采样和保持电路。基准输入上的脉冲串被与输入信号相乘，并且结果在A/D转换器生成要存储在存储器中的二进制数的同时被存储在模拟电路中。当前通过使每个管道中的数字化器的采样时钟延迟来对多个数字化器进行时间交织。因此，通过使来自每个数字化器管道的输出数据样本交织来执行信号重构。

在示例100中，使输入X通过M路分离器110，来自那里的输出通过相应的延迟112A-n至混频器114A-n，其以以下方式和配置而位于数字化器116A-n前面：允许增加带宽和采样率两者超过单独数字化器116A-n能够做的、同时在仅有时间交织而没有附加数字信号处理（DSP）的情况下并发地执行重构。

采样时钟102基准信号的频域频谱也是频域中的一系列脉冲，其中，谐波的频率间隔直接地与采样时钟102的脉冲之间的时段有关。在以下等式中示出了该关系。

(1)

其中，Δf指的是采样时钟脉冲串中的谐波之间的频率间隔，并且T指的是时域中的脉冲之间的时间。

对于标准数字化器而言，采样率fs如（2）中所示地确定T的值：

(2)

(3)

因此，采样和保持混频器还通过从DC直至0.5 fs的低波段。因此，混频器基准振荡器输入的总内容将被定义为：

(4)

因此，对于2路或3路交织而言仅需要一个谐波，对于4路和5路交织而言需要两个谐波等。

φ的值表示优化延迟，其可在设计阶段期间调整。可以完成这一点，使得谐波的和不生成大的脉冲，例如以使SNR最大化。

在根据公开技术的实施例中，系统中的所有混频器具有施加于基准振荡器输入的（4）中的相同本机振荡器信号（lo）。这与在ATI和DBI系统中不同，并且有利地允许在使信号数字化之后仅使用时域交织的重构。

在示例100中，可以使用用于数字化器116n的采样时钟102（fs）作为基础信号，并且可从具有相应延迟106A-n的频率乘法器电路104A-n施加其余余弦项，并且然后加在一起108。这保持所有混频器和数字化器时钟和基准信号被一起同步。请注意，在基准信号中存在1.0项，其对输入信号进行倍增，使输入信号适合于混频器。因此，此系统100包括能够在不对输入信号进行频率变换（frequency translating）的情况下使其通过的混频器。

如果振荡器信号中的余弦项与零相位基准位置对准，则效果是信号看起来像偏移1.0的一系列脉冲。

图2图示出具有在时间基准位置处对准的谐波峰值的到图1的HTI架构的混频器的LO信号输入的图形表示的第一示例200。

公开技术相比于数字化器中的标准采样/保持混频器的另一优点是可在相位方面优化谐波，使得LO信号看起来更像图3中所示的LO信号，图3图示出具有相对于在如图2中的时间基准位置的时间对准而言处于不同时间对准的谐波的到混频器的LO信号输入的图形表示的第二示例300。图3示出不同相位可以使脉冲最小化，例如以优化SNR。这有利地使到混频器中的每个基准谐波的振幅最大化，同时使总和中的任何峰值或谷值最小化，这不能用标准采样/保持混频器电路来简单地完成。

在某些实施例中，可使用多相位滤波器矩阵阵列来修正最后管道的重构输出信号中的相位。

在某些实施例中，可优化谐波延迟块中的延迟以获得谐波的最大总和，具有最小峰值和最大谷值。这一般地将导致用于系统的最大SNR。这些延迟可从例如Mathcad或Matlab优化例程获得，并且然后设计为到硬件中的固定延迟。

在替换实施例中，系统可具有可以针对谐波块中的延迟而在校准时间被调谐和优化的可编程延迟电路。

具有50GHz采样时钟的4路系统中的最高谐波将要求150GHz谐波。在此类频率处，可能难以准确地预测并将延迟设置成所需值。因此，可能需要实现被配置成适合于优化延迟设置的运行时间优化器和可编程电路。如果系统设计可以随着系统针对不同的操作模式进行重配置而改变，或者如果延迟可以由于诸如温度或老化或湿度等其他原因而改变，则这也可以是有用的。

在示例100中，输入信号X被功率分离器110分离成M路。这基本上将全带宽输入信号传递至系统100中的每个混频器和数字转化器对（即，114A-n/116A-n）。M路系统因此具有M个混频器和数字化器对。

在现有ATI和DBI方案中未使用与到每个相应混频器114A-n的RF输入串联的RF延迟块112A-n。此特征有利地使得能够仅使用时域交织来重构数字化信号。相反地，ATI和DBI系统两者要求软件混频器以便执行信号重构。例如，ATI系统依赖于各种混频器中的余弦项上的不同延迟，其导致被频移成具有不同延迟的被覆盖波段。然而，未移位的低波段在每个混频器中具有相同的延迟，这是ATI系统不能仅使用时域交织来重构信号的主要原因。

根据公开技术的HTI系统对到每个混频器的输入RF施加不同的延迟。因此，混频器之中的所有波段从一个混频器到下一个混频器具有不同的时间延迟，这是与标准范围时间交织数字化器系统相同的表现。因此，HTI实现能够有利地在没有软件混频器的情况下仅使用时域交织来重构数字化信号。

如下定义HTI所需的延迟：

使得用来自下式的索引来标记不同的通道

(5)

所需延迟是

(6)

重构信号然后将是如用以下等式所表示的时域交织：

(7)

其中，表示来自数字化器0的输出数据，表示来自数字化器1的输出数据，等等。因此，等式（7）表示最后信号重构时域交织操作。现有示波器中的解复用器硬件能够随着数据被保存到采集存储器而自动地执行此交织。因此，不需要附加DSP以使HTI系统重构信号。然而，为了修正重构信号中的相位和量值误差，可使用多相位滤波器矩阵块118以及交织重构块120来使来自每个数字化器的时域信号样本交织以产生具有较高采样率的重构波形。还可应用带宽增强（BWE）滤波器122，例如以在整个带宽范围内修正相位和量值。

滤波器矩阵块118和交织重构块120可执行M×M多相位交织校准，例如以测量所有交织数字化器路径之间的差并对路径执行矩阵滤波操作以使得它们全部相互匹配，并保持路径之间的适当交织相位差。在此类实施例中，M的总值不仅仅来自混频器/数字化器对，而且来自每个数字化器中的管道的数目。因此，交织管道的总数将是：

(8)

其中，Q表示每个数字化器中的交织管道的数目且对于每个数字化器而言是相同的，并且其中，M表示系统中的混频器/数字化器对的数目，例如以修正由于被用于混频器谐波基准输入的优化延迟而引起的相位误差。

图4是图示出根据公开技术的某些实施例的4路HTI架构400的示例的框图。4路HTI架构400与图1的一般HTI架构100的类似之处在于4路架构400具有分离器410、引向相应混频器414A-D中的RF延迟块412A - D，其输出被馈送到数字化器416A-D，数字化器416A-D也接收采样时钟402。并且，采样时钟402向频率乘法器404和延迟块406进行输入，其向求和部件408进行馈送，该求和部件将输出从其传递至混频器414A-D。在本示例中，4路HTI架构400还包括多相位滤波器矩阵块418和交织重构块420。还可应用BWE滤波器422。

图5图示出用于图4的4路HTI架构400的50GHz的数字化器fs的混频频谱的图形表示的示例500。

图6是图示出根据公开技术的某些实施例的3路HTI架构600的示例的框图。3路HTI架构600与图1的一般HTI架构100的类似之处在于3路架构600具有分离器610、引向相应混频器614A-C中的RF延迟块612A-C，其输出被馈送到数字化器616A-C，数字化器614A-C也接收采样时钟602。并且，采样时钟602向求和部件608中进行输入，该求和部件608将输出从其传递至混频器614A-C。在本示例中，3路HTI架构300还包括多相位滤波器矩阵块618和交织重构块620。还可应用BEW滤波器622。

图7图示出用于图6的3路HTI架构600的50GHz的数字化器fs的混频频谱的图形表示的示例700。

图8是图示出根据公开技术的某些实施例的2路HTI架构800的示例的框图。2路HTI架构800与图1的一般HTI架构100的类似之处在于2路架构800具有分离器810、引向相应混频器814A-B中的RF延迟块812A-B，其输出被馈送到数字化器816A-B，数字化器816A-B也接收采样时钟802。并且，采样时钟802向求和部件808中进行输入，该求和部件808将输出从其传递至混频器814A-B。在本示例中，2路HTI架构800还包括多相位滤波器矩阵块818和交织重构块820。还可应用BWE滤波器822。

图9图示出用于图8的2路HTI架构800的50GHz的数字化器fs的混频频谱的图形表示的示例900。

根据公开技术的实施例一般地不要求用于信号重构的软件混频器，这使得此类系统比ATI和DBI系统更快且更简单，例如用于更快的采集更新。换言之，根据公开技术的实施例不要求用于信号重构的频率变换块；相反地，此类实施例仅要求M个数字化器的输出的时域交织以重构信号。这使得范围数字化器带宽和采样率的更高效使用。例如，尽管某个ATI系统可在一个通道上获得70GHz，但相当的HTI系统可以在一个通道上获得约90至95GHz。

在根据公开技术的实施例中，每个管道中的所有混频器被施加相同的LO基准信号，例如其包含许多谐波。相反地，ATI系统在每个混频器上使用不同的振荡器谐波，其导致使混叠高波段而不是低波段在时间方面移位。在所有混频器上施加相同的基准信号是从重构阶段消除软件混频器的解决方案的一部分。

在根据公开技术的实施例中，向到每个混频器的RF输入信号添加延迟块，其导致混频器的输出处的所有波段被以与标准时间交织采样/保持混频器如何进行输出一致的方式进行时间延迟。这还帮助允许使用所有数字化器的输出的简单时域交织来执行重构。每个管道的延迟是管道中的数字化器的基础采样率的分数。

在根据公开技术的实施例中，混频器基准信号中的谐波从等于管道中的数字化器的采样率的第一个开始。第二个是该采样率的两倍，第三个是该采样率的三倍，等等。由于对于2路和3路系统而言仅需要一个谐波且对于4路系统而言仅需要两个谐波，所以这使得LO混频器基准比跟踪/保持混频器脉冲基准更加简单，并且较少的谐波内容导致更好的SNR。并且，使用延迟块来确保到混频器的基准谐波的加和在使最后总和中的峰值或谷值最小化的同时导致用于每个谐波的最大水平。

已参考所示实施例描述并图示出本发明的原理，将认识到在不脱离此类原理的情况下可在布置和细节方面修改所示实施例，并且可以用任何期望方式组合。并且虽然前述讨论已集中于特定实施例，但可预期其他配置。特别地，即使在本文中使用了诸如“根据本发明的实施例”等表达，但这些短语意欲一般地参考实施例可能性，并且并不意图使本发明局限于特定实施例配置。如本文所使用的，这些术语可参考可组合成其他实施例的相同或不同实施例。

因此，鉴于对本文所述实施例的各种各样的排列，本详细描述和所附材料意图仅仅是说明性的，并且不应将其理解为限制本发明的范围。因此，作为本发明要求保护的是可在以下权利要求及其等价物的范围和精神内的所有此类修改。

Claims (18)

1.一种谐波时间交织（HTI）系统，包括：

采样时钟，被配置成提供基准信号；

求和部件，被配置成接收第一输入处的基准信号和第二输入以接收从基准信号得到的延迟的谐波信号，求和部件产生求和后的基准信号；

分离器部件，被配置成接收输入信号并且具有多个输出，用于在多个输出的每一个处发展相应的输出信号，所述输出信号展示与输入信号基本上相同的带宽；

第一多个延迟块，每个被配置成从分离器接收相应的输出信号；

多个混频部件，每个被配置成从求和部件接收求和后的基准信号，和从第一多个延迟块中的对应一个接收输出信号；

多个数字化部件，每个被配置成从采样时钟接收基准信号，和从多个混频部件中的对应一个接收输出；以及

控制器，其实现多相位滤波器矩阵块，所述多相位滤波器矩阵块被配置成从多个数字化部件中的每一个接收输出，并且实现交织重构块，所述交织重构块被配置成从多相位滤波器矩阵块接收输出和从每个数字化部件接收交织时域信号样本，以产生输入信号的基本上全带宽的数字表示。

2.如权利要求1所述的谐波时间交织系统，其中，所产生的输入信号的表示具有比从数字化部件输出的初始采样波形更高的采样率。

3.如权利要求1所述的谐波时间交织系统，还包括：

带宽增强（BWE）滤波器，被配置成修正重构波形的相位和量值。

4.如权利要求1所述的谐波时间交织系统，还包括：

多个频率乘法器，每个被配置成从采样时钟接收基准信号以产生谐波信号。

5.如权利要求4所述的谐波时间交织系统，还包括：

第二多个延迟块，每个被配置成从多个频率乘法器中的对应一个接收输出以产生延迟的谐波信号。

6.如权利要求5所述的谐波时间交织系统，其中，求和部件还被配置成从第二多个延迟块中的每一个接收输出。

7.如权利要求1所述的谐波时间交织系统，其中，第一多个延迟块包括四个延迟块，多个混频部件包括四个混频部件，并且多个数字化部件包括四个数字化部件。

8.如权利要求7所述的谐波时间交织系统，还包括：

频率乘法器，被配置成从采样时钟接收基准信号；以及

辅延迟块，被配置成从频率乘法器接收输出。

9.如权利要求8所述的谐波时间交织系统，其中，求和部件还被配置成从辅延迟块接收输出。

10.如权利要求1所述的谐波时间交织系统，其中，第一多个延迟块包括三个延迟块，多个混频部件包括三个混频部件，并且多个数字化部件包括三个数字化部件。

11.如权利要求1所述的谐波时间交织系统，其中，第一多个延迟块包括两个延迟块，多个混频部件包括两个混频部件，并且多个数字化部件包括两个数字化部件。

12.如权利要求1所述的谐波时间交织系统，其中，到求和部件的第二输入是对应于基本上为1.0的因数的dc值。

13.如权利要求1所述的谐波时间交织系统，其中，输入信号是射频（RF）信号。

14.如权利要求13所述的谐波时间交织系统，其中，第一多个延迟块是RF延迟块。

15.如权利要求1所述的谐波时间交织系统，其中，输入信号是从DC直至多个数字化部件中的每一个的带宽的M倍的最大频率的宽带信号，其中，M表示数字化部件的数目。

16.如权利要求7所述的谐波时间交织系统，其中，输入信号是从DC直至多个数字化部件中的每一个的带宽的4倍的最大频率的宽带信号。

17.如权利要求10所述的谐波时间交织系统，其中，输入信号是从DC直至多个数字化部件中的每一个的带宽的3倍的最大频率的宽带信号。

18.如权利要求11所述的谐波时间交织系统，其中，输入信号是从DC直至多个数字化部件中的每一个的带宽的2倍的最大频率的宽带信号。