CN104040397A - 用于光电引擎的组合底部填充挡墙和电互连结构 - Google Patents

用于光电引擎的组合底部填充挡墙和电互连结构 Download PDF

Info

Publication number
CN104040397A
CN104040397A CN201280064638.0A CN201280064638A CN104040397A CN 104040397 A CN104040397 A CN 104040397A CN 201280064638 A CN201280064638 A CN 201280064638A CN 104040397 A CN104040397 A CN 104040397A
Authority
CN
China
Prior art keywords
underfill
solder bodies
electrical
optical
solder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201280064638.0A
Other languages
English (en)
Other versions
CN104040397B (zh
Inventor
沙吉·瓦格西·马塔伊
迈克尔·瑞恩·泰·谭
保罗·凯斯勒·罗森伯格
韦恩·维克托·瑟林
乔治斯·帕诺托普洛斯
苏桑特·K·帕特拉
约瑟夫·斯特拉日尼茨基
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hewlett Packard Enterprise Development LP
Original Assignee
Hewlett Packard Development Co LP
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett Packard Development Co LP filed Critical Hewlett Packard Development Co LP
Publication of CN104040397A publication Critical patent/CN104040397A/zh
Application granted granted Critical
Publication of CN104040397B publication Critical patent/CN104040397B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/25—Arrangements specific to fibre transmission
    • H04B10/2589—Bidirectional transmission
    • H04B10/25891—Transmission components
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4219—Mechanical fixtures for holding or positioning the elements relative to each other in the couplings; Alignment methods for the elements, e.g. measuring or observing methods especially used therefor
    • G02B6/4236—Fixing or mounting methods of the aligned elements
    • G02B6/4245—Mounting of the opto-electronic elements
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0274—Optical details, e.g. printed circuits comprising integral optical means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F55/00—Radiation-sensitive semiconductor devices covered by groups H10F10/00, H10F19/00 or H10F30/00 being structurally associated with electric light sources and electrically or optically coupled thereto
    • H10F55/20—Radiation-sensitive semiconductor devices covered by groups H10F10/00, H10F19/00 or H10F30/00 being structurally associated with electric light sources and electrically or optically coupled thereto wherein the electric light source controls the radiation-sensitive semiconductor devices, e.g. optocouplers
    • H10F55/25—Radiation-sensitive semiconductor devices covered by groups H10F10/00, H10F19/00 or H10F30/00 being structurally associated with electric light sources and electrically or optically coupled thereto wherein the electric light source controls the radiation-sensitive semiconductor devices, e.g. optocouplers wherein the radiation-sensitive devices and the electric light source are all semiconductor devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/50—Encapsulations or containers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/93—Interconnections
    • H10F77/933—Interconnections for devices having potential barriers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0302—Properties and characteristics in general
    • H05K2201/0305—Solder used for other purposes than connections between PCB or components, e.g. for filling vias or for programmable patterns
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10121—Optical component, e.g. opto-electronic component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10977—Encapsulated connections

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Electromagnetism (AREA)
  • Signal Processing (AREA)
  • Led Device Packages (AREA)
  • Optical Couplings Of Light Guides (AREA)
  • Connector Housings Or Holding Contact Members (AREA)
  • Semiconductor Lasers (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

一种用于光电引擎的组合底部填充挡墙和电互连结构。该结构包括多个第一电互连焊料体。多个第一电互连焊料体包括多个电互连。多个第一电互连焊料体被布置为阻止底部填充材料侵入光电引擎的光电组件的光通道中。还提供了包括该组合底部填充挡墙和电互连结构的系统和光电引擎。

Description

用于光电引擎的组合底部填充挡墙和电互连结构
相关申请
本申请关联于2011年1月11日提交的、由迈克尔·瑞恩·泰·谭(Michael Renne TyTan)等人做出的、标题为“被动光对准(PASSIVE OPTICAL ALIGNMENT)”的并且转让给本技术的受让人的PCT专利申请No.PCT/US2011/020785。
技术领域
本技术的示例大体地涉及用于光电引擎的接口、光电引擎和包括光电引擎的系统。
背景技术
随着数据处理和通信中的带宽增加，从事数据系统设计的工程师和科学家转而越来越对光纤感兴趣，作为用于向数据处理和通信提供大带宽的方式。因此，分别与光发射器和光接收器的阵列中的光纤耦接的垂直腔面发射激光器(VCSEL)和光电二极管(PD)，作为用于提供大带宽数据处理和通信的手段正发现具有不断增加的应用。因此，随着工程师和科学家更多从事利用这种光纤、VCSEL和PD的系统的研究和开发，他们的注意力逐渐转向设计具有高可靠性和低成本的这种系统，来满足由大带宽的数据处理和通信带来的不断增加的挑战。
附图说明
本说明书中包含的并且形成本说明一部分的附图，图示该技术的示例并且与说明书一起用来说明该技术的示例。
图1是根据本技术的示例的、包括组合底部填充挡墙和电互连结构的光电引擎的剖视图。
图2是根据本技术的示例的布置在用于图1的光电引擎的光电组件的管芯上的该光电引擎的组合底部填充挡墙和电互连结构的平面图，该平面图详细示出多个第一电互连焊料体及多个第二间隔焊料体的组合底部填充挡墙和电互连结构中的布置。
图3是根据本技术的示例的图2的组合底部填充挡墙和电互连结构和包括多个光电组件的管芯以及多个第三机械支撑焊料体的平面图。
图4是根据本技术的示例的图1的光电引擎的平面图，该平面图详细示出相对于光电引擎的管芯、载体和底部填充层的多个第一电互连焊料体、多个第二间隔焊料体和多个第三机械支撑焊料体的布置。
图5是根据本技术的示例的次挡墙和布置在包括多个光电组件的管芯上的图1的光电引擎的组合底部填充挡墙和电互连结构的平面图，该平面图详细示出在该光电组件的光学孔径周围布置的多个第一电互连焊料体、多个第二间隔焊料体和次挡墙的布置。
图6A是根据本技术的示例的光电引擎和包括至少一条光总线和至少一个光电引擎的示例系统的示意图。
图6B是根据本技术的示例的包括图6A的至少一条光总线和至少一个光电引擎的另一示例系统——数字信息处理器的示意图。
图6C是根据本技术的示例的包括图6A的至少一条光总线和至少一个光电引擎的又一示例系统——数据处理中心的示意图。
本说明书中参考的附图不应当被理解为按比例绘出的，除非如果具体地注明。
具体实施方式
现在将详细地参考本技术的可替代示例。尽管将结合可替代示例描述该技术，但是应理解，它们不旨在将该技术局限于这些示例。相反，该技术旨在覆盖可包括在由所附权利要求限定的技术的精神和范围内的替代、修改和等价物。
此外，在本技术的下面示例描述中，阐述多个特定细节，以便提供本技术的全面理解。然而，应当注意，本技术的示例可以在没有这些特定细节的情况下实践。在其它情况中，未详细地描述众所周知的方法、过程和组件，以便不会不必要地模糊本技术的示例。在全部附图中，相同的组件由相同的附图标记表示，并且如果非必须的，为了说明清楚省略重复描述。本文中使用的冠词“一”将被理解为包括多个所指对象。此外，本文中使用的冠词“该”和“所述”将被理解为包括多个所指对象。此外，本文中使用的术语“至少一个”将被理解为包括多个所指对象。
本技术的示例包括用于光电引擎的组合底部填充挡墙和电互连结构。该结构包括多个第一电互连焊料体。多个第一电互连焊料体包括多个电互连。多个第一电互连焊料体被布置为阻止底部填充材料侵入光电引擎的光电组件的光通道内。本技术的示例还包括光电引擎，该光电引擎包括管芯(die)、载体(carrier)、包含底部填充材料的底部填充层、光电组件以及该光电引擎的组合底部填充挡墙和电互连结构。因此，随后描述的本技术的关于组合底部填充挡墙和电互连结构的示例还可以被理解为包含到光电引擎内。
此外，本技术的示例还包括包含该组合底部填充挡墙和电互连结构的光电引擎，该光电引擎包括被配置为用于光总线的位线的光输出发射器或可替代地光总线的位线上的光输入接收器的多个光电组件。本技术的其它示例包括一种系统，该系统包含至少一条光总线和包括组合底部填充挡墙和电互连结构的至少一个光电引擎。本技术的进一步示例包括包含数字信息处理器的系统，该系统包括至少一条光总线和包括组合底部填充挡墙和电互连结构的至少一个光电引擎，以联接至数字信息处理器中的光总线的一个组件和另一组件之间传递信息。类似地，本技术的更其它示例包括包含数据处理中心的系统，该系统包括至少一条光总线和包括组合底部填充挡墙和电互连结构的至少一个光电引擎，以联接至该数据处理中心中的光总线的一个数字信息处理器和至少一个其它数字信息处理器之间传递信息。因此，随后描述的本技术的关于包括组合底部填充挡墙和电互连结构的光电引擎的和关于该组合底部填充挡墙和电互连结构本身的示例，还可以被理解为包含在下面的环境内：包括至少一条光总线和至少一个光电引擎的系统、数字信息处理器和数据处理中心。
本技术的示例防止底部填充材料覆盖光电引擎的光电组件(作为示例，激光器、光电检测器和发光二极管，但不限于此)的光学孔径。这样的底部填充材料通过光学孔径侵入光路中，可以导致向光电引擎的光电组件发射的或从光电引擎的光电组件发射的光学信息的传输损耗。因此，本技术的示例消除这样的传输损耗，因此降低成本且提高光电引擎的可靠性。此外，由于与光学孔径关联的光路不受底部填充材料影响，所以可以放宽与底部填充材料的选择有关的设计考虑，使得底部填充材料的透明度和折射率可能不再为光电引擎的设计者所关注。因此，可以扩展光电引擎的设计范围。此扩展的设计范围允许设计者从更宽类别的底部填充材料中选择底部填充材料的更大自由度，这也可以进一步降低成本且提高光电引擎的可靠性。
现在参考图1和图2，根据本技术的示例，图1示出光电引擎105的剖视图100，其中光电引擎105包括组合底部填充挡墙和电互连结构101，并且图2示出图1的光电引擎105的组合底部填充挡墙和电互连结构101的平面图200。光电引擎105包括管芯(die)210、载体110、包含底部填充材料的底部填充层130、光电组件210-1和组合底部填充挡墙和电互连结构101。管芯210包括至少一个光电组件210-1。组合底部填充挡墙和电互连结构101包括多个第一电互连焊料体101a和多个第二间隔焊料体101b，电互连焊料体101a-1和101a-2是多个第一电互连焊料体101a的示例，间隔焊料体101b-1是多个第二间隔焊料体101b的示例。光电引擎105还可以包括用于提供管芯210和载体110之间的机械支撑的多个第三机械支撑焊料体103，机械支撑焊料体103-1和103-2是多个第三机械支撑焊料体103的示例。在本技术的示例的精神和范围内，多个第一电互连焊料体101a、多个第二间隔焊料体101b和多个第三机械支撑焊料体103可以由各种焊料材料构成，并且具有各种形状。
多个第一电互连焊料体101a(电互连焊料体101a-1和101a-2是其示例)和多个第二间隔焊料体101b(间隔焊料体101b-1是其示例)包括焊料接头和底部填充挡墙。焊料接头联接管芯210和载体110。例如，布置在载体110上的电迹线118-1和118-2通过电互连焊料体101a-1和101a-2联接至布置在管芯210上的电迹线214-1和214-2，这分别提供了到光电组件210-1和210-2的电气连接。因此，根据本技术的示例，多个第一电互连焊料体101a(电互连焊料体101a-1和101a-2是其示例)包括多个电互连。
此外，底部填充挡墙阻止底部填充材料从底部填充层130侵入到光通道210-1a内。底部填充层130被布置在光电组件210-1的光通道210-1a的外部。光通道210-1a被布置在限定在管芯210和载体110之间的腔114内。腔114不受来自底部填充层130的底部填充材料的影响，其中该底部填充材料可能干扰至光电组件210-1或来自光电组件210-1的光的传输。此外，光可能被透射通过载体110，载体110本身可能在光所位于的频段内是透明的，或者可替代地可以具有用于光透射的通光孔(TOV)和孔径。作为示例，载体可以选自由硅基板、玻璃基板、塑料基板、印刷电路板(PCB)和柔性印刷电路(FPC)组成的组，但不限于此。作为进一步示例，光电组件210-1可以选自由垂直腔面发射激光器(VCSEL)和光电二极管组成的组，但不限于此。
现在参考图2并进一步参考图1，根据本技术的示例，图1的光电引擎105的组合底部填充挡墙和电互连结构101的平面图200被示出处于光电引擎105的制造的初始阶段。作为基准，线1-1是图1所示的剖视图100的平面迹线。图2示出组合底部填充挡墙和电互连结构101的布置细节，组合底部填充挡墙和电互连结构101包括多个第一电互连焊料体101a和多个第二间隔焊料体101b，电互连焊料体101a-1和101a-2是多个第一电互连焊料体101a的示例，间隔焊料体101b-1是多个第二间隔焊料体101b的示例。作为示例，如图2所示，组合底部填充挡墙和电互连结构101可以被布置在用于光电引擎105的光电组件210-1的管芯210上，但不限于此。可替代地，组合底部填充挡墙和电互连结构101可以被布置在载体110上，载体110之后在光电引擎105的随后制造操作中与包括光电组件210-1的管芯210联接在一起。因此，多个第一电互连焊料体101a(电互连焊料体101a-1和101a-2是其示例)可以被布置在包括光电组件210-1的管芯210上或可替代地布置在载体110上。
类似地，多个第二间隔焊料体101b(间隔焊料体101b-1是其示例)可以被布置在包括光电组件210-1的管芯210上或可替代地布置在载体110上。此外，根据本技术的其它示例，多个第一电互连焊料体101a可以被布置在管芯上，而多个第二间隔焊料体101b可以布置在载体上，或反之亦然。针对多个第一电互连焊料体101a和多个第二间隔焊料体101b中的焊料体的布置的、使得多个第一电互连焊料体101a的一些电互连焊料体和多个第二电互连焊料体101b的一些间隔焊料体被布置在管芯210和载体110上的其它组合，也在本技术的示例的精神和范围内。在本技术的其它示例中，多个第一焊料体101a、多个第二焊料体101b和多个第三焊料体103可以被布置在载体表面上、在形成在载体110上的凸起表面上或在形成在载体110上的凹陷表面上。可替代地，多个第一焊料体101a、多个第二焊料体101b和多个第三焊料体103可以被布置在管芯表面上、在形成在管芯210上的凸起表面上或在形成在管芯210上的凹陷表面上。多个第一焊料体101a、多个第二焊料体101b和多个第三焊料体103还可以布置在管芯210和载体110上。例如，载体110可以被蚀刻以形成上面形成有焊料体的台面(mesa)，在此情况下，焊料体凸起到载体表面上方，并且组合台面和焊料体形成底部填充挡墙。因此，根据本技术的示例，底部填充挡墙可以包括多个第一焊料体101a、多个第二焊料体101b和多个第三焊料体103，以及焊料体附接到其上的表面特征，例如台面或沟槽。
进一步参考图1和图2，根据本技术的示例，多个第一电互连焊料体101a(电互连焊料体101a-1和101a-2是其示例)包括多个电互连。同时，多个第一电互连焊料体101a(电互连焊料体101a-1和101a-2是其示例)被布置为阻止底部填充材料侵入到光电引擎105的光电组件210-1的光通道210-1a内。空间布置，例如相邻电互连焊料体之间的间距，可以产生与底部填充层130的底部填充材料的相互作用，使得表面张力阻止底部填充材料在多个第一电互连焊料体101a的相邻焊料体之间的通过。因此，根据本技术的示例，多个第一电互连焊料体101a的空间布置被布置为阻止底部填充材料侵入到光电引擎105的光电组件210-1的光通道210-1a内。
此外，在多个第一电互连焊料体101a单独包围包括光通道210-1a的腔114的情况中，多个第一电互连焊料体101a的空间布置可以被布置为阻挡底部填充材料侵入光电引擎105的光电组件210-1的光通道210-1a内，即使在没有多个第二间隔焊料体101b(未示出)时。此外，包括多个电互连的多个第一电互连焊料体101a(电互连焊料体101a-1和101a-2是其示例)用于提供在被布置在载体110上的包括光电组件210-1的管芯210之间被传递的电信号的电气连接。因此，根据本技术的示例，多个第一电互连焊料体101a的电互连焊料体(电互连焊料体101a-1和/或101a-2是其示例)包括该多个电互连的底部填充挡墙和电互连的单元组合。
进一步参考图1和图2，根据本技术的示例，组合底部填充挡墙和电互连结构101还可以包括多个第二间隔焊料体101b，间隔焊料体101b-1是多个第二间隔焊料体101b的示例。多个第二间隔焊料体101b可以被布置为机械地支撑管芯210。此外，多个第一电互连焊料体101a中的电互连焊料体(电互连焊料体101a-1和101a-2是其示例)和多个第二间隔焊料体101b中的间隔焊料体(间隔焊料体101b-1是其示例)，可以共同被布置为机械地支撑管芯210。
多个第一电互连焊料体101a(电互连焊料体101a-1和101a-2是其示例)以及多个第二间隔焊料体101b(间隔焊料体101b-1是其示例)包围光电引擎105的光电组件210-1的光通道210-1a，并且组合构成底部填充挡墙，以阻挡底部填充材料从底部填充层130侵入光通道210-1a内。多个第一电互连焊料体101a中的电互连焊料体和多个第二间隔焊料体101b中的间隔焊料体的空间布置，例如相邻焊料体之间的间距，产生与底部填充层130的底部填充材料的相互作用，使得表面张力阻挡底部填充材料在所组合的多个第一电互连焊料体101a和多个第二间隔焊料体101b-1的相邻焊料体之间的通过。因此，根据本技术的示例，多个第一电互连焊料体101a中的电互连焊料体和多个第二间隔焊料体101b中的间隔焊料体的空间布置，会阻挡底部填充材料从底部填充层130侵入到光电引擎105的光电组件210-1的光通道210-1a内。
进一步参考图1和图2，根据本技术的示例，多个第一电互连焊料体101a的电互连焊料体(电互连焊料体101a-1和101a-2是其示例)可以包括焊料球。可替代地，多个第一电互连焊料体101a的电互连焊料体(电互连焊料体101a-1和101a-2是其示例)可以包括焊料预制体、焊料薄膜或其它形式的焊料体。类似地，多个第二间隔焊料体101b的间隔焊料体(间隔焊料体101b-1是其示例)可以包括焊料球。可替代地，多个第二间隔焊料体101b的间隔焊料体(间隔焊料体101b-1是其示例)还可以包括焊料预制体、焊料薄膜或其它形式的焊料体。
根据本技术的示例，多个第一电互连焊料体101a和多个第二间隔焊料体101b的相邻焊料体之间的间距(还被称为技术术语“节距(pitch)”)以及多个第一电互连焊料体101a和多个第二间隔焊料体101b的焊料体的尺寸、形状和材料，可以依据底部填充材料的粘度和其它流变特性被调整为更有效地阻止底部填充材料进入腔114以及阻塞管芯210的光电组件的光通道(光电组件210-1的光通道210-1a是其示例)。此外，尽管在本技术的一个示例中已经将焊料体描述为焊料球，但是本技术的示例在它们的精神和范围内还包括其它形状的焊料体，例如矩形凸块。此外，焊料体的形状和材料可以基于底部填充材料的粘度和其它流变特性还被选择为更有效地阻止底部填充材料进入腔114以及阻塞管芯210的光电组件的光通道。
进一步参考图1和图2，根据本技术的示例，在腔114内可以布置管芯210的内表面205。内表面205包括一区域，在该区域内可以在管芯210内制造光电组件，光电组件210-1是该光电组件的示例。如图2所示，所组合的多个第一电互连焊料体101a和多个第二间隔焊料体101b的101b-1沿管芯210的边缘布置并且包围内表面205。可替代地，根据本技术的示例，内表面205可以仅由多个第一电互连焊料体101a包围，电互连焊料体101a-1和101a-2是多个第一电互连焊料体101a的示例。
在本技术的一个示例中，内表面205可以具有表面处理，该表面处理防止内表面205被底部填充层130的底部填充材料浸湿。表面处理可以选自由抵御底部填充材料的薄涂层(例如通过底部填充材料去湿的薄涂层)和提高内表面205和底部填充材料之间的表面能的内表面205纹理组成的组。在本技术的一个示例中，表面纹理可以包括减少可以由底部填充材料浸湿的表面积的多个柱。在本技术的另一示例中，表面处理可以包括用等离子体处理内表面205，该等离子体具有产生内表面的会导致底部填充材料对内表面205去湿的表面层的化学成分。
在本技术的一个示例中，多个第一电互连焊料体101a和多个第二焊料体101b具有焊料体表面处理，该焊料体表面处理导致底部填充材料浸湿多个第一电互连焊料体101a和多个第二焊料体101b并且阻止底部填充材料流过多个第一电互连焊料体101a和多个第二间隔焊料体101b。作为示例，焊料体表面处理可以包括从一组中选择的表面处理，该组包括被底部填充材料浸湿的薄涂层和来自多个第一电互连焊料体101a和多个第二间隔焊料体101b的组中的焊料体的表面纹理，使得该纹理降低焊料体的表面和底部填充材料之间的表面能，但不限于此。
现在参考图3并进一步参考图2，根据本技术的示例，图2的组合底部填充挡墙和电互连结构101和管芯210的平面图300被示出处于光电引擎105的制造的中级阶段。作为基准，线1-1是图1所示的剖视图100的平面迹线。如图3所示，管芯包括在管芯210的图的上侧和下侧布置为两个1×12阵列的多个光电组件310。在本技术的一个示例中，1×12阵列中的一个可以包括光发射光电组件，如VCSEL或LED。在本技术的另一示例中，另一1×12阵列可以包括光接收光电组件，如光电二极管。一个发射光电组件和一个接收光电组件可以接合至光纤阵列(未示出)中的单个光纤作为光收发器。如图3所示，管芯还可以包括用于向光电组件(光电组件210-1和210-2是其示例)提供电信号或者从光电组件接收电信号的两个1×24阵列的电迹线(电迹线214-1和214-2是其示例)。如图3所示，管芯还包括多个第三机械支撑焊料体103，机械支撑焊料体103-1和103-2是多个第三机械支撑焊料体103的示例。因此，根据本技术的示例，光电引擎105可以进一步包括多个第三机械支撑焊料体103，多个第三机械支撑焊料体103提供管芯210和载体110之间的机械支撑，机械支撑焊料体103-1和103-2是多个第三机械支撑焊料体103的示例。
现在参考图4并进一步参考图2-图3，根据本技术的示例，示出图1的光电引擎105在该光电引擎105的制造完成时的平面图400。作为基准，线1-1是图1所示的剖视图100的平面迹线。图4示出多个第一电互连焊料体101a(电互连焊料体101a-1和101a-2是其示例)、多个第二间隔焊料体101b(间隔焊料体101b-1是其示例)和多个第三机械支撑焊料体103(机械支撑焊料体103-1和103-2是其示例)相对于光电引擎105的管芯210、载体110和底部填充层130的布置的细节。多个第一电互连焊料体101a(电互连焊料体101a-1和101a-2是其示例)包括横向对准机构，使得多个第一电互连焊料体101a的电互连焊料体(电互连焊料体101a-1和101a-2是其示例)被布置在载体110的电迹线(电迹线118-1和118-2是其示例)的端子，以将管芯210联接至载体110。在光电引擎105的制造过程期间，在本技术的一个示例中，来自布置在管芯210上的多个第一电互连焊料体101a的焊料体可以分别与在光电引擎105的图的下侧和上侧布置的多个电迹线(电迹线118-1和118-2是其示例)进行接触。当在焊料回流过程中施加热时，多个第一电互连焊料体101a与在光电引擎105的图的下侧和上侧布置的多个相应电迹线形成焊料接头。
管芯210与载体110的联接还创建腔114，在该腔114中布置光路径，例如光通道210-1a。作为示例，然后利用在管芯210边缘周围涂敷底部填充材料来形成底部填充层130，可以密封腔114，但不限于此，因为底部填充材料还可以在焊料回流操作以前以及通过其它方法被涂敷为预制体。
根据本技术的示例，多个第一电互连焊料体101a(电互连焊料体101a-1和101a-2是其示例)包括横向对准结构，以将管芯210的电迹线(电迹线214-1和214-2是其示例)的电端子横向地与在载体110上布置的电迹线(电迹线118-1和118-2是其示例)上的垫(land)自对准。因此多个第一电互连焊料体101a中的电互连焊料体(电互连焊料体101a-1和101a-2是其示例)和多个第二间隔焊料体101b中的间隔焊料体(间隔焊料体101b-1是其示例)二者都可以包括横向对准结构，以将光电组件210-1的电端子横向地与在载体110上布置的电迹线(电迹线118-1和118-2是其示例)上的垫自对准。此外，多个第一电互连焊料体101a(电互连焊料体101a-1和101a-2是其示例)可以包括纵向对准机构，以相对于可以被连接至用于提供光总线650的位线的多条光纤的载体110纵向地自对准光电组件210-1，随后在图6A的介绍中进行描述。在本技术的另一示例中，多个第一电互连焊料体101a和多个第二间隔焊料体101b沿x轴、y轴、z轴、节距轴和偏转轴将管芯210与载体110对准。
现在参考图5和图1-图4，根据本技术的示例，示出了图1的光电引擎105的次挡墙510和组合底部填充挡墙和电互连结构101的平面图。组合底部填充挡墙和电互连结构101被布置在包括多个光电组件的管芯210上，光电组件210-1是多个光电组件的示例。图5示出在光电组件210-1的光学孔径周围布置的多个第一电互连焊料体101a、多个第二间隔焊料体101b以及次挡墙510。因此，根据本技术的示例，光电引擎105进一步包括在光电组件210-1的光学孔径周围布置的次挡墙510。如图5所示，对于本技术的一个示例，次挡墙510被布置在管芯210上，但是在本技术的另一示例中，次挡墙510还可以被布置在载体110上。如图5所示，尽管单个光电组件210-1具有单个次挡墙510，但是在本技术的另一示例中，多个光电组件310(光电组件210-1是其示例)中的每个光电组件可以具有其自己的次挡墙(次挡墙510是其示例)。与组合底部填充挡墙和电互连结构101类似，次挡墙可以如图5所示被布置在包括光电组件210-1的管芯210上，或可替代地被布置在载体110上。此外，在本技术的一个示例中，与组合底部填充挡墙和电互连结构101不同，次挡墙可以不形成管芯210和载体110之间的焊料接头。
现在参考图6A并进一步参考图1-图5，根据本技术的示例，示出包括管芯210的光电引擎105的示意图600A，管芯210可以包括多个光电组件，光电组件210-1是多个光电组件的示例。多个光电组件可以被布置在管芯210上。作为示例，如图6A所示，根据本技术的一个示例，光电组件的阵列可以是一乘八，但不限于此。可替代地，作为本技术的另一示例(图6A中未示出，但是参见图4)，光电组件的阵列可以是两乘十二，但不限于此。可替代地，根据本技术的示例，光电组件的阵列可以更普遍地是n乘m，其中n是阵列中的行数，并且m是阵列中的列数。
前面描述的关于图1-图5的组合底部填充挡墙和电互连结构101的本技术的示例可以包含在光电引擎105的环境内。作为示例，如图6A所示，光电引擎105可以被配置为光总线发射器，如关于多个光电组件是多个VCSEL的情况，但不限于此。根据本技术的示例，如图6A所示，光电引擎105的光电组件210-1可以被配置为用于担当光总线650的位线(例如位线650-1)的光纤的光输出发射器。光总线650中的每个位线会接收从光电引擎105的光电组件发出的光。例如，位线650-1用于接收从包括在光电引擎105中的管芯210中的多个光电组件中的光电组件210-1中发出的光603。如图6A所示，光总线650中的位线可以传输以正逻辑与从管芯210中的被选择的光电组件发出光脉冲对应的位关联的一字节信息。可替代地，作为另一示例(未示出)，光电引擎105可以被配置为光总线接收器，如关于多个光电组件是多个PD的情况，但不限于此。
然而，对于图6A的光发射器示例，进一步参考图1-图4，从光电组件210-1发出的光脉冲603对应于由位串“00010101”给出的八位字节中的第六个位——逻辑“1”，其对应于从管芯210的被选择光电组件发出的光脉冲(如由图6A中的虚线表示的)。如图6A所示，作为示例，光电组件210-1是1×8阵列中的第六个光电组件。类似地，光电组件210-1是图3-图5所示的2×12阵列的第二行中的第六个光电组件，但不限于此。尽管本技术的示例可以在本文中使用光电组件210-1来描述，但是本技术的示例更普遍地适用于光电引擎的管芯中的n×m阵列中的光电组件。此外，作为示例，图6A示出被配置用于8位字节传输的光总线650，但不限于此。然而，包括比图6A所示的更多或更少的光纤的光总线也在本技术的示例的精神和范围内，例如在包括十二个光纤的光总线的情况中。此外，作为示例，图6A的光总线650迄今已被描述为以并行总线配置传输字节。然而，在本技术的另一示例中，光总线650还可以在每个单独的位线上串行地传输字节。
在图6A中，根据本技术的示例，示意图600A还示出包括至少一条光总线650和至少一个光电引擎105的示例系统605。然而，本技术的示例在其精神和范围内还包括具有与类似于光总线650和光电引擎105的光总线和光电引擎集成在一起的其它组件的系统，这将在下面描述。
现在参考图6B并进一步参考图6A，根据本技术的示例，示出又一示例系统605的示意图600B，该又一示例系统605包括数字信息处理器607，数字信息处理器607包括至少一条光总线和至少一个光电引擎，例如光总线650和光电引擎105。根据本技术的示例，系统605可以进一步包括组件(例如，数字信息处理器607)的集成组合。根据本技术的示例，数字信息处理器607包括与至少一条光总线和至少一个光电引擎(例如，光电引擎105)集成在一起的多个组件607-1、607-2、607-3和607-4。根据本技术的示例，至少一条光总线和至少一个光电引擎用于在与数字信息处理器607中的光总线联接的一个组件和另一组件之间传递信息。如本文中使用的，数字信息处理器607包括对数字形式的至少一种信息进行处理的电子装置，例如计算机、服务器、交换机、路由器或数字电子装置，但不限于此，使得数字信息通过至少一条光总线和至少一个光电引擎传递。例如，数字信息处理器607可以包括包含组件607-1、607-2、607-3和607-4的组件，使得组件607-1、607-2、607-3和607-4分别是中央处理单元(CPU)、程序存储器、数据存储器和输入/输出模块。
进一步参考图6A和图6B，根据本技术的示例，数字信息处理器607与具有与图6A的光总线650和光电引擎105类似的多个组合光总线/光电引擎605-1、605-2、605-3、605-4、605-5、605-6、605-7、605-8、605-9、605-10、605-11和605-12的多个组件607-1、607-2、607-3和607-4集成在一起。如图6B所示，各个组合光总线/光电引擎605-1、605-2和605-3通过各个组合光总线/光电引擎与组件607-2、607-3和607-4联接。例如，组合光总线/光电引擎605-1通过各个组合光总线/光电引擎605-6、605-9和605-12与组件607-2、607-3和607-4联接。类似地，组合光总线/光电引擎605-2通过各个组合光总线/光电引擎605-5、605-8和605-11与组件607-2、607-3和607-4联接。类似地，组合光总线/光电引擎605-3通过各个组合光总线/光电引擎605-4、605-7和605-10与组件607-2、607-3和607-4联接。如图6B所示，作为示例，组合光总线/光电引擎可以被配置为双向设备，使得光电引擎被布置在光总线的任一末端，但不限于此。
而且，进一步参考图6A和图6B，光总线接收器(未示出)可以接合至光总线的一个末端或另一末端，使得双向光总线和单向光总线在本技术的示例的精神和范围内。作为进一步的示例，在本技术的一个示例中，对于包括服务器作为数字信息处理器607的系统605来说，CPU——组件607-1可以利用数据总线、控制总线和地址总线与程序存储器、数据存储器和输入/输出模块——分别是组件607-2、607-3和607-4集成在一起。对于系统605包括服务器的本技术的一个示例来说，数据总线包含在各个组合光总线/光电引擎605-1、605-6、605-9和605-12中。此外，控制总线包括在各个组合光总线/光电引擎605-2、605-5、605-8和605-11中。类似地，地址总线包括在各个组合光总线/光电引擎605-3、605-4、605-7和605-10中。如图6B所示，在本技术的另一示例中，数字信息处理器607可以包括输入/输出模块-组件607-4，该输入/输出模块与组合光总线/光电引擎605-20联接在一起，组合光总线/光电引擎605-20提供给数字信息处理器607(例如，服务器、路由器或交换机)和来自数字信息处理器607的数字信息的输入和输出，这将在下面描述。
现在参考图6C并进一步参考图6A和图6B，根据本技术的示例，示出又一示例系统605的示意图600C，数据处理中心609包括至少一条光总线和至少一个光电引擎，例如图6A的光总线650和光电引擎105。根据本技术的示例，系统605可以进一步包括组件(例如，数据处理中心609)的集成组合。根据本技术的示例，数据处理中心609包括与至少一条光总线和至少一个光电引擎(例如，组合光总线/光电引擎605-20)集成的多个数字信息处理器(例如，数字信息处理器607和608)。根据本技术的示例，至少一条光总线和至少一个光电引擎用于在与数据处理中心607中的光总线联接的一个数字信息处理器607和另一数字信息处理器608之间传递信息。作为示例，在本技术的一个示例中，数据处理中心609可以包括包含数字信息处理器607的一个服务器、路由器或交换机和包含数字信息处理器608的另一服务器、路由器或交换机，但不限于此。然而，本技术的示例还包括位于其精神和范围内的各系统，各系统包括与组合光总线/光电引擎(集成光总线/光电引擎605-20是其示例)集成在一起的多个服务器、路由器、交换机或服务器、路由器和交换机的组合。
已经为了说明和描述提供本技术的特定示例的前面描述。它们不旨在是全面的或将本技术限制与所公开的确切形式，并且鉴于上面的教导，许多修改和变型是可能的。为了最好地解释本技术的原理及其实际应用而选择并描述了本文中描述的示例，从而使本领域的其他技术人员能够最好地利用本技术以及具有适于所预期的特定应用的各种修改的各种示例。本技术的范围可旨在由本文所附权利要求及其等同物来限定。

Claims (15)

1.一种用于光电引擎的组合底部填充挡墙和电互连结构，所述结构包括：
多个第一电互连焊料体；
其中所述多个第一电互连焊料体包括多个电互连；并且
其中所述多个第一电互连焊料体被布置为阻止底部填充材料侵入所述光电引擎的光电组件的光通道中。
2.根据权利要求1所述的组合底部填充挡墙和电互连结构，进一步包括：
多个第二间隔焊料体；并且
其中所述多个第一电互连焊料体和所述多个第二间隔焊料体包围所述光电引擎的光电组件的光通道，并且组合构成用于阻挡底部填充材料侵入所述光通道中的底部填充挡墙。
3.根据权利要求2所述的组合底部填充挡墙和电互连结构，其中所述间隔焊料体和所述电互连焊料体被布置为机械地支撑管芯。
4.根据权利要求2所述的组合底部填充挡墙和电互连结构，其中由所述多个第一电互连焊料体和所述多个第二间隔焊料体包围的内表面具有表面处理，所述表面处理用于防止所述内表面被所述底部填充材料浸湿。
5.根据权利要求4所述的组合底部填充挡墙和电互连结构，其中所述表面处理包括选自由抵御所述底部填充材料的薄涂层和提高所述内表面与所述底部填充材料之间的表面能的所述内表面的纹理组成的组中的一种。
6.根据权利要求1所述的组合底部填充挡墙和电互连结构，其中所述多个第一电互连焊料体的电互连焊料体包括焊料球。
7.根据权利要求1所述的组合底部填充挡墙和电互连结构，其中所述多个第一电互连焊料体包括纵向对准结构，以相对于载体纵向地自对准所述光电组件。
8.根据权利要求1所述的组合底部填充挡墙和电互连结构，其中所述多个第一电互连焊料体包括横向对准结构，以将管芯的电端子与位于被布置在载体上的电迹线上的垫横向地自对准。
9.一种光电引擎，包括：
管芯，包括光电组件；
载体；
底部填充层；以及
组合底部填充挡墙和电互连结构，包括：
多个第一电互连焊料体；以及
多个第二间隔焊料体；
其中所述多个第一电互连焊料体和所述多个第二间隔焊料体包括：
联接所述管芯和所述载体的焊料接头；以及
底部填充挡墙，用于阻挡底部填充材料从所述底部填充层侵入光通道中；
其中所述多个第一电互连焊料体包括多个电互连；并且
其中所述底部填充层被布置在所述光电组件的光通道的外部，所述光通道被布置在限定于所述管芯与所述载体之间的腔内。
10.根据权利要求9所述的光电引擎，其中所述腔不受来自所述底部填充层的底部填充材料影响。
11.根据权利要求9所述的光电引擎，其中所述光电组件选自由垂直腔面发射激光器(VCSEL)、边发射激光器、发光二极管和光电二极管组成的组。
12.根据权利要求9所述的光电引擎，进一步包括：
多个第三机械支撑焊料体，用于提供所述管芯与所述载体之间的机械支撑。
13.根据权利要求9所述的光电引擎，进一步包括：
次挡墙，围绕所述光电组件的光学孔径布置。
14.一种系统，包括：
光总线；和
光电引擎，包括：
管芯，包括光电组件；
载体；
底部填充层；以及
组合底部填充挡墙和电互连结构，包括：
多个第一电互连焊料体；以及
多个第二间隔焊料体；
其中所述多个第一电互连焊料体和所述多个第二间隔焊料体包括：
联接所述管芯和所述载体的焊料接头；以及
底部填充挡墙，用于阻挡底部填充材料从所述底部填充层侵入光通道中；
其中所述多个第一电互连焊料体包括多个电互连；
其中所述底部填充层被布置在所述光电组件的光通道的外部，所述光通道被布置在限定于所述管芯与所述载体之间的腔内；并且
其中所述光电引擎被连接至所述光总线的多条位线，并且所述光电组件选自由光发射器、光接收器和光收发器组成的组。
15.根据权利要求14所述的系统，进一步包括：
选自由数字信息处理器和数据处理中心组成的组的组件的集成组合，所述数字信息处理器包括与所述光总线和所述光电引擎集成的多个组件，其中所述光总线和所述光电引擎用于在联接至所述数字信息处理器中的所述光总线的一个组件与另一组件之间传递信息，所述数据处理中心包括多个数字信息处理器，并且其中所述光总线和所述光电引擎用于在联接至所述数据处理中心中的所述光总线的一个数字信息处理器与另一数字信息处理器之间传递信息。
CN201280064638.0A 2012-01-31 2012-01-31 用于光电引擎的组合底部填充挡墙和电互连结构 Active CN104040397B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2012/023251 WO2013115785A1 (en) 2012-01-31 2012-01-31 Combination underfill-dam and electrical-interconnect structure for an opto-electronic engine

Publications (2)

Publication Number Publication Date
CN104040397A true CN104040397A (zh) 2014-09-10
CN104040397B CN104040397B (zh) 2016-01-27

Family

ID=48905644

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280064638.0A Active CN104040397B (zh) 2012-01-31 2012-01-31 用于光电引擎的组合底部填充挡墙和电互连结构

Country Status (5)

Country Link
US (1) US9917647B2 (zh)
EP (1) EP2810111B1 (zh)
KR (1) KR20140120885A (zh)
CN (1) CN104040397B (zh)
WO (1) WO2013115785A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2810111B1 (en) 2012-01-31 2018-09-05 Hewlett-Packard Enterprise Development LP Combination underfill-dam and electrical-interconnect structure for an opto-electronic engine
US9664858B2 (en) * 2012-12-20 2017-05-30 Intel Corporation Optical photonic circuit coupling
US9798088B2 (en) * 2015-11-05 2017-10-24 Globalfoundries Inc. Barrier structures for underfill blockout regions
US20190252321A1 (en) * 2016-09-28 2019-08-15 Intel Corporation Interconnector with bundled interconnects
US10156688B1 (en) * 2017-08-17 2018-12-18 Avago Technologies International Sales Pte. Limited Passive alignment system and an optical communications module that incorporates the passive alignment system
US11199673B2 (en) 2019-07-31 2021-12-14 Hewlett Packard Enterprise Development Lp Optoelectronic device with integrated underfill exclusion structure

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6527456B1 (en) * 1999-10-13 2003-03-04 Teraconnect, Inc. Cluster integration approach to optical transceiver arrays and fiber bundles
US6605828B1 (en) * 1998-11-27 2003-08-12 Dr. Johanns Hudenheim Gmbh Optoelectronic component with a space kept free from underfiller
CN1541342A (zh) * 2001-04-30 2004-10-27 ض� 光及电互连
CN1723405A (zh) * 2002-10-21 2006-01-18 通用电气公司 光电子封装件以及制作方法
CN1732399A (zh) * 2002-12-30 2006-02-08 通用电气公司 用于光电互连的组装、连接和耦合

Family Cites Families (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0562211A1 (en) 1992-03-25 1993-09-29 International Business Machines Corporation Self-aligning fiber couplers
US5940564A (en) 1997-08-05 1999-08-17 Picolight, Inc. Device for coupling a light source or receiver to an optical waveguide
US6243508B1 (en) 1999-06-01 2001-06-05 Picolight Incorporated Electro-opto-mechanical assembly for coupling a light source or receiver to an optical waveguide
US6595700B2 (en) 2000-04-04 2003-07-22 Shipley Company, L.L.C. Optoelectronic packages having insulation layers
US6610591B1 (en) 2000-08-25 2003-08-26 Micron Technology, Inc. Methods of ball grid array
US6626585B1 (en) 2000-11-16 2003-09-30 Optical Communication Products, Inc. Subassembly for passively aligning an optical fiber with a VCSEL and method of manufacturing the same
US6512861B2 (en) 2001-06-26 2003-01-28 Intel Corporation Packaging and assembly method for optical coupling
US6762509B2 (en) 2001-12-11 2004-07-13 Celerity Research Pte. Ltd. Flip-chip packaging method that treats an interconnect substrate to control stress created at edges of fill material
US6907151B2 (en) 2002-09-24 2005-06-14 Texas Instruments Incorporated Optical coupling for a flip chip optoelectronic assembly
US20040101020A1 (en) 2002-11-26 2004-05-27 Photodigm, Inc. Packaging and passive alignment of light source to single mode fiber using microlens and precision ferrule
US6800946B2 (en) * 2002-12-23 2004-10-05 Motorola, Inc Selective underfill for flip chips and flip-chip assemblies
US7263248B2 (en) 2003-02-11 2007-08-28 Avago Technologies Fiber Ip (Singapore) Pte. Ltd. Optical via to pass signals through a printed circuit board
US6933173B2 (en) 2003-05-30 2005-08-23 Texas Instruments Incorporated Method and system for flip chip packaging
US6982437B2 (en) 2003-09-19 2006-01-03 Agilent Technologies, Inc. Surface emitting laser package having integrated optical element and alignment post
DE10344767B4 (de) 2003-09-26 2010-06-17 Continental Automotive Gmbh Optisches Modul und optisches System
US8755644B2 (en) 2003-09-30 2014-06-17 International Business Machines Corporation Silicon based optical vias
US20050224967A1 (en) * 2004-04-01 2005-10-13 Brandenburg Scott D Microelectronic assembly with underchip optical window, and method for forming same
US7251398B2 (en) 2004-08-26 2007-07-31 Interuniversitair Microelektronica Centrum (Imec) Method for providing an optical interface and devices according to such methods
KR100691443B1 (ko) 2005-11-16 2007-03-09 삼성전기주식회사 플립칩 패키지 및 그 제조방법
JP2007206337A (ja) 2006-02-01 2007-08-16 Seiko Epson Corp 光モジュールの製造方法
GB2442991A (en) 2006-07-11 2008-04-23 Firecomms Ltd Optical emitter assembly and mounting of surface-emitting optical devices
JP2008203540A (ja) 2007-02-20 2008-09-04 Fujinon Corp 投写レンズユニット、及び投写レンズユニットのミラー固定方法及び装置
US7421160B1 (en) 2007-04-10 2008-09-02 International Business Machines Corporation Coupling element alignment using waveguide fiducials
US7821131B2 (en) * 2007-06-21 2010-10-26 Intel Corporation Substrate including barrier solder bumps to control underfill transgression and microelectronic package including same
US7720337B2 (en) 2007-12-20 2010-05-18 Intel Corporation Wafer based optical interconnect
US8265432B2 (en) 2008-03-10 2012-09-11 International Business Machines Corporation Optical transceiver module with optical windows
JP2010042633A (ja) 2008-08-18 2010-02-25 Seiko Epson Corp ラインヘッド、ラインヘッド用レンズアレイおよびその型の製造方法
US8350383B2 (en) * 2009-07-16 2013-01-08 International Business Machines Corporation IC chip package having IC chip with overhang and/or BGA blocking underfill material flow and related methods
US8111730B2 (en) 2009-08-20 2012-02-07 International Business Machines Corporation 3D optoelectronic packaging
JP2011082305A (ja) * 2009-10-06 2011-04-21 Renesas Electronics Corp 半導体装置およびその製造方法
KR101089956B1 (ko) 2009-10-28 2011-12-05 삼성전기주식회사 플립칩 패키지 및 그의 제조방법
JP5493744B2 (ja) 2009-11-12 2014-05-14 富士通株式会社 光電気混載基板、および、光電気混載基板の製造方法
EP2502066B1 (en) * 2009-11-18 2017-09-27 Sensirion AG Sensor mounted in flip-chip technology on a substrate and its manufacture
WO2011060559A1 (en) * 2009-11-18 2011-05-26 Sensirion Ag Sensor mounted in flip-chip technology at a substrate edge
US7961770B1 (en) 2010-03-17 2011-06-14 Emcore Corporation Optoelectronic module with integrated monitoring photodiode array for a parallel optical transmitter
US8399300B2 (en) * 2010-04-27 2013-03-19 Stats Chippac, Ltd. Semiconductor device and method of forming adjacent channel and DAM material around die attach area of substrate to control outward flow of underfill material
WO2012096651A1 (en) 2011-01-11 2012-07-19 Hewlett-Packard Development Company, L.P. Passive optical alignment
US8708576B2 (en) 2011-01-20 2014-04-29 Harris Corporation Electro-optical device having an elastomeric body and related methods
KR20140054384A (ko) 2011-09-06 2014-05-08 휴렛-팩커드 디벨롭먼트 컴퍼니, 엘.피. 기계식으로 정렬된 광 엔진
EP2810111B1 (en) 2012-01-31 2018-09-05 Hewlett-Packard Enterprise Development LP Combination underfill-dam and electrical-interconnect structure for an opto-electronic engine

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6605828B1 (en) * 1998-11-27 2003-08-12 Dr. Johanns Hudenheim Gmbh Optoelectronic component with a space kept free from underfiller
US6527456B1 (en) * 1999-10-13 2003-03-04 Teraconnect, Inc. Cluster integration approach to optical transceiver arrays and fiber bundles
CN1541342A (zh) * 2001-04-30 2004-10-27 ض� 光及电互连
CN1723405A (zh) * 2002-10-21 2006-01-18 通用电气公司 光电子封装件以及制作方法
CN1732399A (zh) * 2002-12-30 2006-02-08 通用电气公司 用于光电互连的组装、连接和耦合

Also Published As

Publication number Publication date
US9917647B2 (en) 2018-03-13
EP2810111B1 (en) 2018-09-05
EP2810111A4 (en) 2015-09-23
US20140328596A1 (en) 2014-11-06
WO2013115785A1 (en) 2013-08-08
EP2810111A1 (en) 2014-12-10
CN104040397B (zh) 2016-01-27
KR20140120885A (ko) 2014-10-14

Similar Documents

Publication Publication Date Title
US9335500B2 (en) Hybrid electro-optical package for an opto-electronic engine
CN104040397B (zh) 用于光电引擎的组合底部填充挡墙和电互连结构
JP6294838B2 (ja) 高密度に実装された光インターコネクトを有するチップアセンブリ構成
US8285087B2 (en) Optical interconnection system using optical printed circuit board having one-unit optical waveguide integrated therein
US20160191166A1 (en) Optical Module
CN204405902U (zh) 光模块
US8867231B2 (en) Electronic module packages and assemblies for electrical systems
US20150139590A1 (en) Optical communication device, transmission apparatus, reception apparatus, and transmission and reception system
Yeary et al. Co-packaged optics on glass substrates for 102.4 Tb/s data center switches
CN1637450A (zh) 包括可塑连接电缆的光电模块及其制造方法
Hwang et al. Two-dimensional optical interconnection based on two-layered optical printed circuit board
Benjamin et al. Assembly development of 1.3 Tb/s full duplex optical module
US11561352B2 (en) High density optical I/O inside a data center switch using multi-core fibers
JP2004235636A (ja) 可撓性を有する電気的接続を用いたａｓｉｃモジュール上の集積化ｖｃｓｅｌ
CN209879081U (zh) 一种光互连模块以及包含光互连模块的系统
US9354410B2 (en) Monolithically integrated, self-aligning, optical-fiber ferrule
CN105226037B (zh) 一种带有光接口的封装上光电集成结构及其制作方法
Lau et al. Embedded 3D hybrid IC integration system-in-package (SiP) for opto-electronic interconnects in organic substrates
US20070165979A1 (en) Optical input substrate, optical output substrate, optical input/output substrate, a fabrication method for these substrates, and an optical element integrated semiconductor integrated circuit
Luo et al. Optical interconnection technology on electro/optical PCB (EOPCB)
Suzuki et al. Low-cost optical subassembly using VCSEL pre-self-aligned with optical fiber for optical interconnect applications
TWI879509B (zh) 半導體結構及其製造方法
JPS6356612A (ja) 光配線回路ユニツト
TW202430952A (zh) 半導體結構及其製造方法
Luo et al. Configuration of an optical waveguide interconnect mesh network based on EOPCB

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20160830

Address after: American Texas

Patentee after: HEWLETT PACKARD ENTERPRISE DEVELOPMENT LP

Address before: American Texas

Patentee before: Hewlett-Packard Development Company, Limited Liability Partnership