CN104035727A - 用于读取数据的方法和装置 - Google Patents

Abstract

本申请涉及用于读取数据的方法和装置。读取数据的方法包括设置限定完整图像的第一地址和限定完整图像中包括的分块区域的第二地址，并且利用第一地址和第二地址不读取与完整图像相对应的图像数据之中的与分块区域相对应的分块区域数据。

Description

用于读取数据的方法和装置

相关申请的交叉引用

本申请要求2013年3月5日递交的韩国专利申请10-2013-0023447号的优先权，在此通过引用将该申请的公开内容全部并入。

技术领域

一般发明构思的实施例涉及一种读取数据的方法，更具体而言涉及绕过或防止或不执行对与完整图像相对应的图像数据之中的与该完整图像中包括的分块区域相对应的分块区域数据的读取的方法和装置。

背景技术

随着诸如智能电话或平板个人计算机（PC）之类的便携设备中的显示器的分辨率的增大，图像数据的带宽也增大了，以便能够显示高分辨率图像。即使当显示具有摘选的分块区域的图像时，便携设备仍需要读取图像的全部图像数据。读取全部图像数据导致带宽的浪费和过多的功率消耗。

发明内容

本一般发明构思提供了用于在电子装置或半导体设备中读取数据和/或绕过或防止对数据的读取或不执行对数据的读取的方法和装置。

本一般发明构思的附加特征和效用将部分地在接下来的描述中阐述，而且将部分地从描述中显现出来，或者可通过实践一般发明构思来获知。

本一般发明构思的前述和/或其他特征和效用可通过提供一种读取数据的方法来实现，该方法包括：设置限定完整图像的第一地址和限定完整图像中包括的分块区域的第二地址；以及绕过对与完整图像相对应的图像数据之中的与分块区域相对应的分块区域数据的读取。

绕过对分块区域的读取可进一步包括：当逐行顺次增大的当前地址是分块区域的行开始地址时，不读取分块区域数据，直到当前地址变为在分块区域的行结束地址之后的地址为止。

绕过对分块区域的读取可进一步包括：当逐行顺次增大的当前地址是分块区域的行开始地址时，使当前地址跳跃到在分块区域的行结束地址之后的地址。

第一地址和第二地址的设置可利用特殊功能寄存器来执行。

本一般发明构思的前述和/或其他特征和效用也可通过提供一种片上系统来实现，该片上系统包括：特殊功能寄存器，被配置为存储限定完整图像的第一地址和限定完整图像中包括的分块区域的第二地址；以及数据处理电路，被配置为，当读取与完整图像相对应的图像数据时，绕过对与分块区域相对应的分块区域数据的读取。

数据处理电路可包括：地址生成电路，被配置为利用第一地址生成与图像数据相对应的完整地址；以及数据读取电路，被配置为利用第二地址计算每一行中分块区域的行开始地址和行结束地址，并且当顺次增大的当前地址是完整地址之中的行开始地址时，绕过对分块区域数据的读取，直到当前地址变为在行结束地址之后的地址为止。

数据处理电路可包括：地址生成电路，被配置为利用第一地址生成与图像数据相对应的完整地址；以及数据读取电路，被配置为利用第二地址计算每一行中分块区域的行开始地址和行结束地址，并且当顺次增大的当前地址是完整地址之中的行开始地址时，使当前地址跳跃到在行结束地址之后的地址。

本一般发明构思的前述和/或其他特征和效用也可通过提供一种应用处理器来实现，该应用处理器包括上述片上系统。

数据处理电路可包括：地址生成电路，被配置为利用第一地址生成与图像数据相对应的完整地址；以及数据读取电路，被配置为利用第二地址计算每一行中分块区域的行开始地址和行结束地址，并且当顺次增大的当前地址是完整地址之中的行开始地址时，绕过对分块区域数据的读取，直到当前地址变为在行结束地址之后的地址为止。

可替换地，数据处理电路可包括：地址生成电路，被配置为利用第一地址生成与图像数据相对应的完整地址；以及数据读取电路，被配置为利用第二地址计算每一行中分块区域的行开始地址和行结束地址，并且当顺次增大的当前地址是完整地址之中的行开始地址时，使当前地址跳跃到在行结束地址之后的地址。

本一般发明构思的前述和/或其他特征和效用也可通过提供一种移动装置来实现，该移动装置包括：被配置为存储完整图像的存储器，以及上述片上系统。

当逐行顺次增大的当前地址是分块区域的行开始地址时，片上系统可绕过对分块区域数据的读取，直到当前地址变为在分块区域的行结束地址之后的地址为止。

当逐行顺次增大的当前地址是分块区域的行开始地址时，片上系统可使当前地址跳跃到在分块区域的行结束地址之后的地址。

移动装置还可包括被配置为存储应用的非易失性存储器和被配置为执行应用的中央处理单元。应用可控制分块区域的数目和第二地址。

本一般发明构思的前述和/或其他特征和效用也可通过提供一种从存储器设备读取数据的方法来实现，该方法包括：在第一寄存器位置中存储与数据中的图像相对应的第一开始/结束地址；在第二寄存器位置中存储与图像中包括的一个或多个区域相对应的第二开始/结束地址；以及执行读取操作，以基于第一开始/结束地址从存储器设备中读取基于第二开始/结束地址排除了一个或多个区域的图像数据。

执行读取操作可包括：在顺次前进的读取地址处执行读取操作；当读取地址是一个或多个区域的开始地址时，停止读取操作；以及当读取地址已前进到一个或多个区域的结束地址时，恢复读取操作。

执行读取操作可包括：在顺次前进的读取地址处执行读取操作；以及当读取地址是一个或多个区域的开始地址时，跳到在一个或多个区域的结束地址之后的下一地址。

本一般发明构思的前述和/或其他特征和效用也可通过提供一种程序存储介质来实现，该介质存储用于使得数据处理器执行以下步骤的应用：接收限定图像数据中的区域的行地址；在顺次前进的读取地址处读取图像数据，绕过落在区域内的图像数据；以及输出排除了区域的剩余图像数据。

本一般发明构思的前述和/或其他特征和效用也可通过提供一种图像数据处理器来实现，该图像数据处理器包括：寄存器，被配置为存储与存储的数据中的图像相对应的第一开始/结束地址和与图像中包括的一个或多个区域相对应的第二开始/结束地址；以及数据处理电路，被配置为基于第一开始/结束地址读取基于第二开始/结束地址排除了一个或多个区域的图像的图像数据。

数据处理电路可包括：地址生成电路，被配置为基于第一开始/结束地址生成与图像相对应的地址；以及数据读取电路，被配置为基于第二开始/结束地址选择性地从所生成的地址中读取排除一个或多个区域内的数据的图像数据。

附图说明

通过以下结合附图对实施例的描述，本发明构思的这些和/或其他方面和优点将变得清楚且更容易领会，附图中：

图1是根据本一般发明构思的示范性实施例的图像数据处理系统的框图；

图2是根据本一般发明构思的示范性实施例的包括分块区域的完整图像的示意图；

图3是根据本一般发明构思的示范性实施例的图1中所示的数据处理电路的框图；

图4是根据本一般发明构思的示范性实施例的图3中所示的数据读取电路的数据读取操作的概念图；

图5是示出根据本一般发明构思的示范性实施例的读取数据的方法的时序图；

图6是示出根据本一般发明构思的示范性实施例的读取数据的方法的时序图；

图7是根据本一般发明构思的示范性实施例的操作图像数据处理器的方法的流程图；

图8是根据本一般发明构思的示范性实施例的操作图像数据处理器的方法的流程图；

图9是示出显示图像的图，在该显示图像中显示了利用根据本一般发明构思的示范性实施例的数据读取方法读取的数据；并且

图10是根据本一般发明构思的示范性实施例的图像数据处理系统的框图。

具体实施方式

现在将详细述及本一般发明构思的实施例，这些实施例的示例在附图中示出，在附图中相似的标号始终指代相似的元件。以下在参考附图的同时描述了实施例以便说明本一般发明构思。然而，这个一般发明构思可以以许多不同的形式实现，而不应当被解释为限于本文记载的实施例。更确切地说，提供这些实施例是为了使本公开将会透彻且完整，并且将会把一般发明构思的范围完整地传达给本领域技术人员。在附图中，为了清晰起见可能夸大层和区域的大小和相对大小。

提供说明书中限定的事项——例如详细构造和元件——是为了帮助对示范性实施例的全面理解。从而，很明显，没有这些具体限定的事项也可以实现示范性实施例。另外，没有详细描述相关技术中已知的功能或元件，因为它们可能会以不必要地细节来模糊示范性实施例。

应理解，当称一元件“连接”或“耦合”到另一元件时，其可直接连接或耦合到另一元件，或者可存在居间的元件。与之不同，当称一元件“直接连接”或“直接耦合”到另一元件时，则不存在居间的元件。本文使用的“和/或”一词包括相关联的列出项中的一个或多个的任何和所有组合，并且可缩写为“/”。

应理解，虽然本文中可使用第一、第二等词来描述各种元件，但这些元件不应当受这些词所限。这些词只是用于区分一个元件与另一个元件。例如，第一信号可被称为第二信号，类似地，第二信号可被称为第一信号，而不脱离本公开的教导。

本文使用的术语只是为了描述特定实施例，而并不打算对一般发明构思进行限制。本文使用的单数形式“一”、“一个”和“该”打算也包括复数形式，除非上下文明确地另有指示。还要理解，“包括”或“包含”这些词当用在本说明书中规定了所记述的特征、区域、整数、步骤、操作、元件和/或组件的存在，但并不排除一个或多个其他特征、区域、整数、步骤、操作、元件、组件和/或其群组的存在或添加。

除非另有定义，否则本文使用的所有术语（包括技术和科学术语）都具有本一般发明构思所属领域的普通技术人员通常理解的那种含义。还要理解，术语——例如常用的词典中使用的那些——应当被解释为具有与其在相关技术和/或本申请的上下文中的含义一致的含义，而不应当在理想化的或者过于正式的意义上来解释，除非本文明确地这样定义。

图1是根据发明构思的一些实施例的图像数据处理系统10的框图。参考图1，图像数据处理系统10可包括图像数据处理器100、外部存储器135、显示驱动器190和显示器195。

图像数据处理系统10例如可实现为个人计算机（PC）、便携式电子系统（或移动设备）或者包括可显示图像数据的显示器195的电子系统。

便携式电子系统例如可以是膝上型计算机、移动电话、智能电话、平板PC、个人数字助理（PDA）、企业数字助理（EDA）、数字静止相机、数字视频相机、便携式多媒体播放器（PMP）、个人导航设备或便携式导航设备（PND）、手持式游戏机、移动互联网设备（MID）或者电子书阅读器。

图像数据处理器100可控制外部存储器135和/或显示驱动器190。换言之，图像数据处理器100可控制图像数据处理系统10的整体操作。图像数据处理器100可处理从外部存储器135输出的数据DATA0并将经处理的数据D_DATA通过显示驱动器190发送到显示器195。

图2是包括分块区域BI的完整图像IM的示意图。参考图1和图2，完整图像IM可包括分块区域BI。虽然在图2中的完整图像IM中只包括一个矩形分块区域BI，但发明构思的范围不受分块区域的数目或形状所限。

完整图像IM例如可以是静止图像、运动图像、三维（3D）图像或立体3D图像。完整图像IM可由第一地址ISA和IEA限定。第一地址ISA和IEA可以分别是与完整图像IM相对应的图像数据的开始地址ISA和结束地址IEA。

分块区域BI可由第二地址例如BSA和BEA来限定。第二地址BSA和BEA可以分别是与分块区域BI相对应的分块区域数据的开始地址BSA和结束地址BEA。

图像数据处理器100可设置第一地址ISA和IEA和第二地址BSA和BEA并且可利用第一地址ISA和IEA和第二地址BSA和BEA来绕过、防止或不执行从存储器设备——例如外部存储器135——中读取与完整图像IM相对应的图像数据之中的与分块区域BI相对应的分块区域数据。

换言之，图像数据处理器100可以在将分块区域BI从完整图像IM中排除之后只读取与剩余图像RI相对应的数据DATA2，处理数据DATA2，并将经处理的数据D_DATA发送到显示器195。从而，排除了分块区域BI的剩余图像RI可被显示在显示器195上。

图像数据处理器100可实现在诸如主板、集成电路（IC）或片上系统（SoC）之类的印刷电路板（PCB）中。图像数据处理器100可以是应用处理器。图像数据处理器100可包括中央处理单元（CPU）110、存储器120、存储器控制器130和显示控制器150。

CPU110可控制图像数据处理器100的整体操作。例如，CPU110可控制元件120、130和150的每一个的操作。

CPU110、存储器120和显示控制器150通过第一总线103与彼此连接，并且存储器控制器130和显示控制器150通过第二总线105与彼此连接。然而，本一般发明构思不限于此。在其他实施例中有可能元件110、120、130和150可通过单个总线相互连接。

CPU110可执行存储器120中存储的应用123。CPU110可通过显示控制器150中包括的特殊功能寄存器（SFR）151来控制或设置第一地址ISA和IEA和第二地址BSA和BEA。CPU110例如可由单核或多核处理器来实现。多核处理器是具有两个或更多个独立核的单个计算组件。

存储器120可存储应用123。存储器120可由易失性或非易失性存储器实现。易失性存储器例如可以是动态随机访问存储器（DRAM）、静态RAM（SRAM）、半导体闸流管RAM（T-RAM）、零电容RAM（Z-RAM）或双晶体管RAM（TTRAM）。

非易失性存储器例如可以是电可擦除可编程只读存储器（EEPROM）、闪速存储器、磁RAM（MRAM）、自旋扭矩转换MRAM、导体桥接RAM（CBRAM）、铁电RAM（FeRAM）、相变RAM（PRAM）、电阻型RAM（RRAM）、纳米管RRAM、聚合物RAM（PoRAM）、纳米浮栅存储器（NFGM）、全息存储器、分子电子存储器设备或绝缘电阻变化存储器。

根据CPU110的控制执行应用123。应用123可控制完整图像IM中包括的分块区域BI的数目和第二地址BSA和BEA。

根据显示控制器150的控制，存储器控制器130可将外部存储器135中存储的数据发送到外围设备，例如显示控制器150。根据显示控制器150的控制，存储器控制器130可不向显示控制器150发送外部存储器135中存储的与完整图像IM相对应的图像数据之中的与完整图像IM中的分块区域BI相对应的分块区域数据。

换言之，存储器控制器130可被显示控制器150控制为只将与剩余图像RI相对应的数据DATA2发送到显示控制器150。

由于在从外部存储器135到诸如显示控制器150这样的外围设备的数据发送中未涉及CPU110，所以图像数据处理系统10的整体数据发送性能可得到增强。

外部存储器135可存储与完整图像IM相对应的图像数据。外部存储器135例如可由硬盘驱动器（HDD）或固态驱动器（SSD）实现。与存储器120一样，外部存储器135可以是易失性或非易失性存储器。

非易失性存储器例如可实现为基于闪存的存储器设备，例如安全数字（SD）卡、多媒体卡（MMC）、嵌入式MMC（eMMC）、通用串行总线（USB）闪存驱动器或通用闪存（UFS）。

显示控制器150可利用第一地址ISA和IEA和第二地址BSA和BEA不从外部存储器135中读取与完整图像IM相对应的图像数据之中的与分块区域BI相对应的分块区域数据。

换言之，显示控制器150可以仅读取与完整图像IM中的排除了分块区域BI的剩余图像RI相对应的数据DATA2，处理数据DATA2，并且将经处理的数据D_DATA发送到显示驱动器190。显示控制器150可包括SFR151、数据处理电路153和图像处理电路155。

SFR151可存储第一地址ISA和IEA和第二地址BSA和BEA。第一地址ISA和IEA和第二地址BSA和BEA可被外部地设置或编程。它们可由CPU110或应用123设置或编程。SFR151可根据CPU110的控制输出控制信号CTRL1和CTRL2。

数据处理电路153可利用第一地址ISA和IEA和第二地址BSA和BEA不从外部存储器135读取与完整图像IM相对应的图像数据之中的与分块区域BI相对应的分块区域数据。

图3是图1中所示的数据处理电路153的框图。参考图1至图3，数据处理电路153可包括地址生成电路153-1、数据读取电路153-3和先进先出（FIFO）存储器电路153-5。可根据从SFR151输出的控制信号CTRL1来控制元件153-1和153-3的每一个的操作。

地址生成电路153-1可根据控制信号CTRL1利用第一地址ISA和IEA生成与完整图像IM的图像数据相对应的完整地址IM_ADD。地址生成电路153-1可将完整地址IM_ADD输出到数据读取电路153-3。

数据读取电路153-3可根据控制信号CTRL1利用完整地址IM_ADD和第二地址BSA和BEA不读取完整图像IM的图像数据之中的分块区域BI的分块区域数据。

例如，当逐行顺次增大的当前地址是分块区域BI的行开始地址时，数据读取电路153-3可不读取分块区域BI的分块区域数据，直到当前地址是在分块区域BI的行结束地址之后的地址为止。换言之，数据读取电路153-3可从分块区域BI的行开始地址到分块区域BI的行结束地址停止数据读取操作。

在另一情况下，当逐行顺次增大的当前地址是分块区域BI的行开始地址时，数据读取电路153-3可在当前地址中执行到在分块区域BI的行结束地址后的下一地址的跳跃。换言之，数据读取电路153-3可跳过从分块区域BI的行开始地址到分块区域BI的行结束地址的数据。

根据当前实施例，数据处理电路153可利用第一地址ISA和IEA和第二地址BSA和BEA从外部存储器135中只读取与完整图像IM中的排除了分块区域BI的剩余图像RI相对应的数据DATA2。数据处理电路153不读取不必要的数据，即，分块区域数据，从而减少了数据带宽的浪费。此外，数据处理电路153只读取必要的数据，从而减少了数据读取操作期间消耗的功率。

稍后将参考图4至图6来详细描述数据读取电路153-3的数据读取操作。数据读取电路153-3可将通过存储器控制器130从外部存储器135读取的数据输出到FIFO存储器电路153-5。FIFO存储器电路153-5可响应于从数据读取电路153-3输出的数据使能信号EN而接收数据读取电路153-3的输出数据DATA1-2并可将数据DATA2输出到图像处理电路155。

图像处理电路155可根据控制信号CTRL2执行图像处理操作。例如，图像处理电路155可执行诸如颜色空间转换、混合、3D合并和图像增强之类的操作。

根据控制信号CTRL2，图像处理电路155可从数据处理电路153接收数据DATA2并且生成并输出经处理的数据D_DATA到显示驱动器190。例如，图像处理电路155可利用图像处理操作之一来处理数据DATA2并将经处理的数据D_DATA输出到显示驱动器190。

显示驱动器190可处理从显示控制器150输出的数据D_DATA并将经处理的数据输出到显示器195。显示器195可从显示驱动器190接收经处理的数据并显示经处理的数据。

显示器195例如可由触摸屏、液晶显示器（LCD）、薄膜晶体管LCD（TIF-LCD）、发光二极管（LED）显示器、有机LED（OLED）显示器、有源矩阵OLED（AMOLED）显示器或柔性显示器来实现。

图4是图3中所示的数据读取电路153-3的数据读取操作的概念图。为了详细描述数据读取电路153-3的数据读取操作，图4示出了包括多个分块区域BI1和BI2的完整图像IM。

参考图1、图3和图4，从SFR151输出到数据读取电路153-3的第二地址BSA和BEA可包括限定分块区域BI1和BI2的地址BSA1、BEA1、BSA2和BEA2。第一分块区域BI1可由第三地址BSA1和BEA1限定。

第三地址BSA1和BEA1可以分别是与第一分块区域BI1相对应的分块区域数据的开始地址BSA1和结束地址BEA1。第二分块区域BI2可由第四地址BSA2和BEA2限定。第四地址BSA2和BEA2可以分别是与第二分块区域BI2相对应的分块区域数据的开始地址BSA2和结束地址BEA2。

数据读取电路153-3可利用地址BSA1、BEA1、BSA2和BEA2计算分块区域BI1和BI2的行开始地址LSA1至LSA4和行结束地址LEA1至LEA4。例如，数据读取电路153-3可利用第三地址BSA1和BEA1计算第一分块区域BI1的行开始地址LSA1和LSA3和行结束地址LEA1和LEA3。

数据读取电路153-3还可利用第四地址BSA2和BEA2计算第二分块区域BI2的行开始地址LSA2和LSA4和行结束地址LEA2和LEA4。

虽然在图4中行开始地址LSA1至LSA4和行结束地址LEA1至LEA4区别于各个分块区域BI1和BI2的各个分块区域数据的开始地址BSA1和BSA2和结束地址BEA1和BEA2，但各个分块区域BI1和BI2的开始地址BSA1和BSA2和结束地址BEA1和BEA2也可以分别是行开始地址和行结束地址。

数据读取电路153-3可执行数据读取操作，即，根据完整地址IM_ADD的序列读取与当前地址相对应的数据的操作。当前地址可逐行顺次增大。在当前地址是行开始地址LSA1至LSA4中的任何一个时，数据读取电路153-3可不读取分块区域BI1或BI2的分块区域数据，直到当前地址是在行结束地址LEA1至LEA4的相应一个之后的地址为止。

在读取与完整图像IM的第i行相对应的数据时，数据读取电路153-3可从当前地址是行开始地址LSA1时直到当前地址是在行结束地址LEA1之后的地址为止停止数据读取操作。数据读取电路153-3可在第i行中在行结束地址LEA1之后的地址处恢复数据读取操作。

在读取与完整图像IM的第i行相对应的数据时，数据读取电路153-3可从当前地址是行开始地址LSA2时直到当前地址是在行结束地址LEA2之后的地址为止停止数据读取操作。数据读取电路153-3可在第i行中在行结束地址LEA2之后的地址处恢复数据读取操作。

在读取与完整图像IM的第i+1行相对应的数据时，数据读取电路153-3可从当前地址是行开始地址LSA3时直到当前地址是在行结束地址LEA3之后的地址为止停止数据读取操作。数据读取电路153-3可在第i+1行中在行结束地址LEA3之后的地址处恢复数据读取操作。

在读取与完整图像IM的第i+1行相对应的数据时，数据读取电路153-3可从当前地址是行开始地址LSA4时直到当前地址是在行结束地址LEA4之后的地址为止停止数据读取操作。数据读取电路153-3可在第i+1行中在行结束地址LEA4之后的地址处恢复数据读取操作。

从而，数据读取电路153-3从第一分块区域BI1的行开始地址LSA1和LSA3到第一分块区域BI1的行结束地址LEA1和LEA3和从第二分块区域BI2的开始地址LSA2和LSA4到第二分块区域BI2的行结束地址LEA2和LEA4停止数据读取操作，从而通过存储器控制器130从外部存储器135中只读取与完整图像IM中的剩余图像RI相对应的数据，而不读取与完整图像IM中的分块区域BI1和BI2相对应的数据。

可替换地，数据读取电路153-3可通过在当前地址是行开始地址LSA1至LSA4之一时，使当前地址从行开始地址LSA1至LSA4的每一个跳跃到在行结束地址LEA1至LEA4的相应一个之后的地址，从而不读取分块区域BI1和BI2的分块区域数据。

在读取与完整图像IM的第i行相对应的数据时，数据读取电路153-3可在当前地址是行开始地址LSA1时使当前地址跳跃到在行结束地址LEA1之后的地址。数据读取电路153-3可通过读取第i行中与在行结束地址LEA1之后的地址相对应的数据来继续数据读取操作。

在读取与完整图像IM的第i行相对应的数据时，数据读取电路153-3可在当前地址是行开始地址LSA2时使当前地址跳跃到在行结束地址LEA2之后的地址。数据读取电路153-3可通过读取第i行中与在行结束地址LEA2之后的地址相对应的数据来继续数据读取操作。

在读取与完整图像IM的第i+1行相对应的数据时，数据读取电路153-3可在当前地址是行开始地址LSA3时使当前地址跳跃到在行结束地址LEA3之后的地址。数据读取电路153-3可通过读取第i+1行中与在行结束地址LEA3之后的地址相对应的数据来继续数据读取操作。

在读取与完整图像IM的第i+1行相对应的数据时，数据读取电路153-3可在当前地址是行开始地址LSA4时使当前地址跳跃到在行结束地址LEA4之后的地址。数据读取电路153-3可通过读取第i+1行中与在行结束地址LEA4之后的地址相对应的数据来继续数据读取操作。

从而，数据读取电路153-3可从分块区域BI1和BI2的行开始地址LSA1至LSA4的每一个跳过或跳跃到行结束地址LEA1至LEA4的相应一个的数据，从而通过存储器控制器130从外部存储器135只读取与完整图像IM中的剩余图像RI相对应的数据，而不读取与完整图像IM中的分块区域BI1和BI2相对应的数据。

图5是示出根据发明构思的一些实施例的读取数据的方法的时序图。这里，假定数据读取电路153-3只读取与图4中所示的完整图像IM中的第i行相对应的数据。

参考图1和图3至图5，当当前地址CA是行开始地址LSA1至LSA4中的任何一个时，数据读取电路153-3可不读取分块区域BI1或BI2的分块区域数据，直到当前地址CA变为在行结束地址LEA1至LEA4的相应一个之后的地址为止。

数据读取电路153-3可执行数据读取操作，即，根据完整地址IM_ADD的序列读取与当前地址CA相对应的数据的操作。当在第一时间点T1当前地址CA是第一分块区域BI1在第i行中的行开始地址LSA1（=BI_ADD3）时，数据读取电路153-3在第一时段P1期间停止数据读取操作。换言之，数据读取电路153-3可不读取分别与地址BI_ADD3至BI_ADD5相对应的数据DATA3至DATA5。

当在第二时间点T2当前地址CA是在第一分块区域BI1在第i行中的行结束地址LEA1（=BI_ADD5）之后的地址ADD6时，数据读取电路153-3在第二时间点T2恢复数据读取操作。换言之，数据读取电路153-3在第二时间点T2可读取与当前地址CA（=ADD6）相对应的数据DATA6。

当在第三时间点T3当前地址CA是第二分块区域BI2在第i行中的行开始地址LSA2（=BI_ADD7）时，数据读取电路153-3在第二时段P2期间停止数据读取操作。换言之，数据读取电路153-3可不读取分别与地址BI_ADD7至BI_ADD9相对应的数据DATA7至DATA9。

当在第四时间点T4当前地址CA是在第二分块区域BI2在第i行中的行结束地址LEA2（=BI_ADD9）之后的地址ADD10时，数据读取电路153-3在第四时间点T4恢复数据读取操作。换言之，数据读取电路153-3在第四时间点T4可读取与当前地址CA（=ADD10）相对应的数据DATA10。

因此，数据读取电路153-3在第一时段P1和第二时段P2期间可停止数据读取操作。

图6是示出根据发明构思的其他实施例的读取数据的方法的时序图。这里，假定数据读取电路153-3只读取与图4中所示的完整图像IM中的第i行相对应的数据。

参考图1、图3、图4和图6，当当前地址CA是行开始地址LSA1至LSA4中的任何一个时，数据读取电路153-3可通过替代地使当前地址CA跳跃到在行结束地址LEA1至LEA4的相应一个之后的地址，从而不读取分块区域BI1或BI2的分块区域数据。

数据读取电路153-3可执行数据读取操作，即，根据完整地址IM_ADD的序列读取与当前地址CA相对应的数据的操作。当在第五时间点T5当前地址CA是第一分块区域BI1在第i行中的行开始地址LSA1（=BI_ADD3）时，数据读取电路153-3可使当前地址CA跳跃到在行结束地址LEA1（=BI_ADD5）之后的地址ADD6。换言之，数据读取电路153-3可在第三时段P3中跳过地址BI_ADD3至BI_ADD5，并且继续读取与在行结束地址LEA1（=BI_ADD5）之后的地址ADD6相对应的数据DATA6。

当在第六时间点T6当前地址CA是第二分块区域BI2在第i行中的行开始地址LSA2（=BI_ADD7）时，数据读取电路153-3可使当前地址CA跳跃到在行结束地址LEA2（=BI_ADD9）之后的地址ADD10。换言之，数据读取电路153-3可在第四时段P4中跳过地址BI_ADD7至BI_ADD9，并且继续读取与在行结束地址LEA2（=BI_ADD9）之后的地址ADD10相对应的数据DATA10。

在图5和图6中所示的实施例中，考虑了执行突发读取（burst read）的DRAM。然而，当使用能够在数据读取操作期间进行数据屏蔽的存储器时，在利用显示控制器150的SFR151中存储的信息的外部存储器135的数据读取操作期间可使用数据屏蔽，以使得在没有触发（toggle）的情况下绕过从外部存储器135读取的数据。结果，可以实现额外的功率消耗减少。

图7是根据一般发明构思的一些实施例的操作图像数据处理器100的方法的流程图。参考图1、图2、图3和图7，CPU110在操作S100中可通过SFR151设置第一地址ISA和IEA和第二地址BSA和BEA。

地址生成电路153-1在操作S110中可根据控制信号CTRL1利用第一地址ISA和IEA生成与完整图像IM的图像数据相对应的完整地址IM_ADD。数据读取电路153-3在操作S120中可利用第二地址BSA和BEA计算分块区域BI的行开始地址和行结束地址。

当在操作S125中逐行顺次增大的当前地址是在完整图像IM的结束地址IEA之后的地址时，数据读取电路153-3可终止数据读取操作。当在操作S125中当前地址不是在完整图像IM的结束地址IEA之后的地址时，也就是说，当当前地址是从完整图像IM的开始地址ISA到结束地址IEA的完整地址IM_ADD中的任何一个时，数据读取电路153-3在操作S130中可比较或判定当前地址是否与分块区域BI的行开始地址相同。

当在操作S130中当前地址不与分块区域BI的行开始地址相同时，数据读取电路153-3在操作S150中可执行读取与当前地址相对应的数据的数据读取操作。当在操作S130中当前地址与分块区域BI的行开始地址相同时，数据读取电路153-3在操作S170中可停止数据读取操作，直到当前地址变成在分块区域BI的行结束地址之后的地址为止。

图8是根据发明构思的其他实施例的操作图像数据处理器100的方法的流程图。

参考图1、图2、图3和图8，CPU110在操作S200中可通过SFR151设置第一地址ISA和IEA和第二地址BSA和BEA。地址生成电路153-1在操作S210中可根据控制信号CTRL1利用第一地址ISA和IEA生成与完整图像IM的图像数据相对应的完整地址IM_ADD。

数据读取电路153-3在操作S220中可利用第二地址BSA和BEA计算分块区域BI的行开始地址和行结束地址。当在操作S225中逐行顺次增大的当前地址是在完整图像IM的结束地址IEA之后的地址时，数据读取电路153-3可终止数据读取操作。

当在操作S225中当前地址不是在完整图像IM的结束地址IEA之后的地址时，也就是说，当当前地址是从完整图像IM的开始地址ISA到结束地址IEA的完整地址IM_ADD中的任何一个时，数据读取电路153-3在操作S230中可比较或判定当前地址是否与分块区域BI的行开始地址相同。

当在操作S230中当前地址不与分块区域BI的行开始地址相同时，数据读取电路153-3在操作S250中可读取与当前地址相对应的数据。

当在操作S230中当前地址与分块区域BI的行开始地址相同时，数据读取电路153-3在操作S270中可使当前地址跳跃到在分块区域BI的行结束地址之后的地址并继续读取与在行结束地址之后的地址相对应的数据。

图9是示出显示图像的图，在该显示图像中显示了利用根据发明构思的一些实施例的数据读取方法读取的数据。

参考图1、图3和图9，图像数据处理器100可以只读取与完整图像IM中的排除了分块区域BI1、BI2和BI3的剩余图像RI相对应的数据，处理数据，并通过显示驱动器190将经处理的数据D_DATA发送到显示器195。图9中示出了显示图像，其中经处理的数据D_DATA被显示在显示器195上。在显示器195上可只显示完整图像IM中的排除了分块区域BI1、BI2和BI3的剩余图像RI。

图10是根据发明构思的其他实施例的图像数据处理系统200的框图。参考图10，图像数据处理系统200可实现为可使用或支持移动行业处理器接口的装置，例如，移动电话、智能电话或平板PC。

图像数据处理系统10包括应用处理器210、图像传感器220和显示器230。应用处理器210可包括图1中所示的显示控制器150。

应用处理器210中实现的相机串行接口（CSI）主机212可通过CSI与图像传感器220中包括的CSI设备221执行串行通信。解串器DES和串行器SER可分别实现在CSI主机212和CSI设备221中。

应用处理器210中实现的显示器串行接口（DSI）主机211可通过DSI与显示器230中包括的DSI设备231执行串行通信。串行器SER和解串器DES可分别实现在DSI主机211和DSI设备231中。

图像数据处理系统200还可包括与应用处理器210通信的射频（RF）芯片。应用处理器210的物理层（PHY）213和RF芯片240的PHY241可根据MIPI DigRF与彼此通信。

图像数据处理系统200还可包括全球定位系统（GPS）接收机250、诸如DRAM之类的易失性存储器252、包括诸如NAND闪速存储器之类的非易失性存储器在内的数据存储设备254、麦克风（MIC）256和/或扬声器258。

应用处理器210可利用诸如超宽带（UWB）260、无线局域网（WLAN）262、微波接入全球互通（WiMAX）264或长期演进（LTETM）之类的至少一种通信协议或标准与外部设备通信。DSI主机211可具有作为图1中所示的显示控制器150的功能。

如上所述，根据发明构思的一些实施例，一种装置利用限定完整图像的地址和限定完整图像中包括的分块区域的地址来绕过对与完整图像相对应的图像数据之中的与分块区域相对应的分块区域数据的读取，并且只读取与完整图像中的排除了分块区域的剩余图像相对应的数据，以显示剩余图像，从而减少了数据读取操作期间的功率消耗。虽然分块区域被示为矩形，但要理解，这只是示范性的，可以指定任何形状或复杂度的分块区域。

本一般发明构思也可实现为计算机可读介质上的计算机可读代码。计算机可读介质可包括计算机可读记录介质和计算机可读传输介质。计算机可读记录介质是可将数据存储为以后可被计算机系统读取的程序的任何数据存储设备。计算机可读记录介质的示例包括半导体存储器设备、只读存储器（ROM）、随机访问存储器（RAM）、CD-ROM、磁带、软盘和光数据存储设备。计算机可读记录介质还可分布在由网络耦合的计算机系统上，以使得计算机可读代码被以分布方式来存储和执行。计算机可读传输介质可传输载波或信号（例如，通过因特网的有线或无线数据传输）。另外，本一般发明构思所属领域的程序员可容易解释实现本一般发明构思的功能程序、代码和代码段。

虽然已示出和描述了本一般发明构思的几个实施例，但本领域技术人员应领会，在不脱离一般发明构思的原则和精神的情况下，可对这些实施例进行改变，一般发明构思的范围在所附权利要求及其等同物中的限定。

Claims (20)

1.一种读取数据的方法，该方法包括：

设置限定完整图像的第一地址和限定所述完整图像中包括的分块区域的第二地址；以及

在读取与所述完整图像相对应的图像数据时利用所述第一地址和所述第二地址绕过对与所述分块区域相对应的分块区域数据的读取。

2.如权利要求1所述的方法，其中，绕过对所述分块区域的读取包括：当逐行顺次增大的当前地址是所述分块区域的行开始地址时，不读取所述分块区域数据，直到所述当前地址变为在所述分块区域的行结束地址之后的地址为止。

3.如权利要求1所述的方法，其中，绕过对所述分块区域的读取包括：当逐行顺次增大的当前地址是所述分块区域的行开始地址时，使所述当前地址跳跃到在所述分块区域的行结束地址之后的地址。

4.如权利要求1所述的方法，其中，所述第一地址和第二地址的设置是利用特殊功能寄存器来执行的。

5.一种片上系统，包括：

特殊功能寄存器，被配置为存储限定完整图像的第一地址和限定所述完整图像中包括的分块区域的第二地址；以及

数据处理电路，被配置为，在读取与所述完整图像相对应的图像数据时利用所述第一地址和所述第二地址绕过对与所述分块区域相对应的分块区域数据的读取。

6.如权利要求5所述的片上系统，其中，所述数据处理电路包括：

地址生成电路，被配置为利用所述第一地址生成与所述图像数据相对应的完整地址；以及

数据读取电路，被配置为利用所述第二地址计算每一行中所述分块区域的行开始地址和行结束地址，并且当顺次增大的当前地址是所述完整地址之中的所述行开始地址时，绕过对所述分块区域数据的读取，直到所述当前地址变为在所述行结束地址之后的地址为止。

7.如权利要求5所述的片上系统，其中，所述数据处理电路包括：

地址生成电路，被配置为利用所述第一地址生成与所述图像数据相对应的完整地址；以及

数据读取电路，被配置为利用所述第二地址计算每一行中所述分块区域的行开始地址和行结束地址，并且当顺次增大的当前地址是所述完整地址之中的所述行开始地址时，使所述当前地址跳跃到在所述行结束地址之后的地址。

8.一种应用处理器，包括如权利要求5所述的片上系统。

9.如权利要求8所述的应用处理器，其中，所述数据处理电路包括：

地址生成电路，被配置为利用所述第一地址生成与所述图像数据相对应的完整地址；以及

数据读取电路，被配置为利用所述第二地址计算每一行中所述分块区域的行开始地址和行结束地址，并且当顺次增大的当前地址是所述完整地址之中的所述行开始地址时，绕过对所述分块区域数据的读取，直到所述当前地址变为在所述行结束地址之后的地址为止。

10.如权利要求8所述的应用处理器，其中，所述数据处理电路包括：

地址生成电路，被配置为利用所述第一地址生成与所述图像数据相对应的完整地址；以及

数据读取电路，被配置为利用所述第二地址计算每一行中所述分块区域的行开始地址和行结束地址，并且当顺次增大的当前地址是所述完整地址之中的所述行开始地址时，使所述当前地址跳跃到在所述行结束地址之后的地址。

11.一种移动装置，包括：

存储器，被配置为存储完整图像；以及

如权利要求5所述的片上系统。

12.如权利要求11所述的移动装置，其中，当逐行顺次增大的当前地址是所述分块区域的行开始地址时，所述片上系统绕过对所述分块区域数据的读取，直到所述当前地址变为在所述分块区域的行结束地址之后的地址为止。

13.如权利要求11所述的移动装置，其中，当逐行顺次增大的当前地址是所述分块区域的行开始地址时，所述片上系统使所述当前地址跳跃到在所述分块区域的行结束地址之后的地址。

14.如权利要求11所述的移动装置，还包括：

非易失性存储器，被配置为存储应用；以及

中央处理单元，被配置为执行所述应用，

其中，所述应用控制所述分块区域的数目和所述第二地址。

15.一种从存储器设备读取数据的方法，包括：

在第一寄存器位置中存储与所述数据中的图像相对应的第一开始/结束地址；

在第二寄存器位置中存储与所述图像中包括的一个或多个区域相对应的第二开始/结束地址；以及

执行读取操作，以基于所述第一开始/结束地址从所述存储器设备中读取基于所述第二开始/结束地址排除了所述一个或多个区域的图像数据。

16.如权利要求15所述的方法，其中，执行所述读取操作包括：

在顺次前进的读取地址处执行所述读取操作；

当所述读取地址是所述一个或多个区域的开始地址时，停止所述读取操作；以及

当所述读取地址已前进到所述一个或多个区域的结束地址之后的地址时，恢复所述读取操作。

17.如权利要求15所述的方法，其中，执行所述读取操作包括：

在顺次前进的读取地址处执行所述读取操作；以及

当所述读取地址是所述一个或多个区域的开始地址时，跳到在所述一个或多个区域的结束地址之后的下一地址。

18.一种程序存储介质，存储用于使得数据处理器执行以下步骤的应用：

接收限定图像数据中的区域的行地址；

在顺次前进的读取地址处读取图像数据，绕过落在所述区域内的图像数据；以及

输出排除了所述区域的剩余图像数据。

19.一种图像数据处理器，包括：

寄存器，被配置为存储与存储的数据中的图像相对应的第一开始/结束地址和与所述图像中包括的一个或多个区域相对应的第二开始/结束地址；以及

数据处理电路，被配置为基于所述第一开始/结束地址读取基于所述第二开始/结束地址排除了所述一个或多个区域的所述图像的图像数据。

20.如权利要求19所述的图像数据处理器，其中，所述数据处理电路包括：

地址生成电路，被配置为基于所述第一开始/结束地址生成与所述图像相对应的地址；以及

数据读取电路，被配置为基于所述第二开始/结束地址选择性地从所生成的地址中读取排除所述一个或多个区域内的数据的图像数据。