CN104008999B - 薄膜晶体管阵列构件、其制造方法及阵列基板 - Google Patents

薄膜晶体管阵列构件、其制造方法及阵列基板 Download PDF

Info

Publication number
CN104008999B
CN104008999B CN201410225862.4A CN201410225862A CN104008999B CN 104008999 B CN104008999 B CN 104008999B CN 201410225862 A CN201410225862 A CN 201410225862A CN 104008999 B CN104008999 B CN 104008999B
Authority
CN
China
Prior art keywords
thin film
film transistor
layer
mask
array arrangement
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410225862.4A
Other languages
English (en)
Other versions
CN104008999A (zh
Inventor
陈浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chengdu Vistar Optoelectronics Co Ltd
Original Assignee
Kunshan Guoxian Photoelectric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kunshan Guoxian Photoelectric Co Ltd filed Critical Kunshan Guoxian Photoelectric Co Ltd
Priority to CN201410225862.4A priority Critical patent/CN104008999B/zh
Publication of CN104008999A publication Critical patent/CN104008999A/zh
Application granted granted Critical
Publication of CN104008999B publication Critical patent/CN104008999B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G02F1/136236—Active matrix addressed cells for reducing the number of lithographic steps using a grey or half tone lithographic process

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开了一种薄膜晶体管阵列构件、其制造方法及阵列基板。该薄膜晶体管阵列的制造方法通过三次掩膜工艺并同时图案化形成薄膜晶体管和电容器的各层，其中第一次掩膜工艺采用了半色调掩膜工艺。上述方法通过半色调掩膜工艺减少光罩，简化工艺流程，缩短薄膜晶体管阵列构件制造周期。本发明还披露了用上述方法制得的薄膜晶体管阵列构件和包括该方法制得的薄膜晶体管阵列构件的阵列基板，缩短了其制造周期以及降低了制造成本。

Description

薄膜晶体管阵列构件、其制造方法及阵列基板
技术领域
本发明涉及一种薄膜晶体管阵列构件、制造方法以及阵列基板，特别是涉及制造有机发光显示器的薄膜晶体管阵列构件及其制造方法，和阵列基板。
背景技术
包括诸如薄膜晶体管、电容器和连接电子元件的导线之类的电子元件的薄膜晶体管阵列构件被广泛用于诸如液晶显示装置和有机发光显示装置之类的平板显示装置。一般而言，为了形成包括薄膜晶体管阵列构件的精细图案，使用其上绘制有精细图案的掩膜将精细图案转移到基板。
光刻工艺通常用于使用掩膜来转移图案。根据光刻工艺，光刻胶被均匀地涂覆在待形成图案的基板上。在使用诸如步进机之类的曝光设备将掩膜上的图案曝光之后，显影被曝光的光刻胶。在光刻胶被显影之后，执行诸如使用剩余的光刻胶作为掩膜来蚀刻图案，然后去除不需要的光刻胶之类的一系列工艺。
在使用掩膜转移图案的过程中，由于需要具有必要图案的掩膜，因此随着使用掩膜的工艺的数目增加，制造成本会因掩膜的准备而增加。现有的制造工艺流程中掩膜的数量过多，总体制造工艺复杂，且制造时间增加，因而增加了制造成本。
发明内容
基于此，提供一种具有简单工艺的、制造周期较短的晶体薄膜管整列构件的方法。
一种薄膜晶体管阵列构件的制造方法，包括：
在基板上形成第一半导体层；
在所述第一半导体层上沉积缓冲层；
在所述缓冲层上沉积第二半导体层；
通过第一掩膜工艺，所述第一掩膜工艺包括半色调掩膜工艺，并图案化所述第一半导体层、所述缓冲层和所述第二半导体层，形成薄膜晶体管的具有源区、沟道区、漏区的有源层以及电容器的下电极；
在所述基板上沉积第一绝缘层和第一导电层；
通过第二掩膜工艺，并图案化所述第一导电层，形成薄膜晶体管的栅极绝缘层和栅电极以及电容器的介电层和上电极；
在所述基板上沉积第二绝缘层；
通过第三掩膜工艺在所述第一绝缘层和第二绝缘层中形成接触孔，暴露所述薄膜晶体管的有源层的源区和漏区以及电容器的引出电极区的部分；
在所述接触孔内沉积第二导电层，形成薄膜晶体管的源电极、漏电极和所述电容器的引出电极。
在其中一个实施例中，所述第一半导体层为掺杂的非晶硅层。
在其中一个实施例中，所述第二半导体层的形成包括：在所述基板上沉积非晶硅层；以及通过晶体化所述非晶硅层产生多晶硅层。
在其中一个实施例中，所述第二半导体层的形成还包括：所述多晶硅层通过离子注入形成掺杂的多晶硅层。
在其中一个实施例中，还包括：使用所述栅电极和上电极作为掺杂掩膜，向所述薄膜晶体管的有源层的源区和漏区、所述电容器的引出电极区掺杂。
在其中一个实施例中，所述第一掩膜工艺中使用第一掩膜，所述第一掩膜在电容器的下电极对应的位置为半色调掩膜，所述半色调掩膜为半透光部分。
在其中一个实施例中，所述第二掩膜工艺中使用第二掩膜，所述第二掩膜分别在所述栅电极和电容器的上电极对应的位置为挡光部分。
在其中一个实施例中，所述第三掩膜工艺中使用第三掩膜，所述第三掩膜分别在所述有源层的源区和漏区以及电容器的引出电极区对应的位置为透光部分。
一种薄膜晶体管阵列构件，所述薄膜晶体管阵列构件采用如上述方法制造得到。
一种阵列基板，所述阵列基板包括有上述的薄膜晶体管阵列构件。
上述制造方法采用半色调掩膜工艺，简化工艺流程，缩短薄膜晶体管阵列构件的制造周期。
上述电容器的下电极为掺杂的非晶硅层，提高其载流子浓度，可以在不增大电容器面积的情况下增加电容器的电容。
附图说明
图1为有机发光显示器的像素结构示意图；
图2至图10为实施例的制造薄膜晶体管阵列构件的方法和薄膜晶体管阵列构件的截面图；
其中图10为图1中沿A-A’线的剖面示意图。
具体实施方式
图1为实施例中有机发光显示器的像素结构示意图。请参考图1所示，该像素结构包括薄膜晶体管20、驱动薄膜晶体管41、扫描线42、数据线43、公共电压线44、电容器30和显示区45。薄膜晶体管20由施加于扫描线42的扫描信号驱动。薄膜晶体管20用来把施加于数据线43上的数据信号传输给驱动薄膜晶体管41。驱动薄膜晶体管41根据从薄膜晶体管20和公共电压线44传输来的信号，确定流过显示区45中的有机发光二极管的电流量，此外，电容器30用来存储通过薄膜晶体管20传输的一帧数据信号。
图2至图10为沿着图1中A-A’线所获取的制造方法的截面图。现请参考图2，基板10上依次沉积第一半导体层11、缓冲层12和第二半导体层13。基板10可由SiO2作为主要成分的透明玻璃材料制成。可替代地，基板10可由不透明材料或诸如塑料部件之类的其它材料制成。然而，对于图像被体现在基板10侧的底部发射有机发光显示装置来说，基板10必须由透明材料制成。
在基板10上沉积第一半导体层11。第一半导体层11为掺杂的非晶硅层，当然也可以为非掺杂的非晶硅或多晶硅层、掺杂的多晶硅层。非晶硅层的沉积方法简单，制备温度较低，所以在本实施方式中采用非晶硅层。掺入的杂质可以为B、P、As等。由掺杂的非晶硅层制成的第一半导体层11被图案化为将在后面描述的电容器30的下电极31。第一半导体层11掺杂的目的为提高下电极31的导电能力。
在第一半导体层11上沉积缓冲层12。可以使用In2O3和/或SiNx材料，并通过诸如等离子体增强化学气相沉积(PECVD)技术、常压CVD(APCVD)技术和低压CVD(LPCVD)技术之类的各种沉积技术来沉积缓冲层12。
在缓冲层12上沉积第二半导体层13。第二半导体层13通过沉积非晶硅并将所沉积的非晶硅晶化为多晶硅而形成。非晶硅可以通过诸如快速热退火(Rapid ThermalAnnealing，RTA)、准分子激光退火(Excimer laser Annealing，ELA)、固相晶化(SolidPhase Crystallization，SPC)、金属诱导晶体化(Metal Induced Crystallization，MIC)、金属诱导横向晶体化(Metal Induced Lateral Crystallization，MILC)或连续侧向结晶(Sequential Lateral Solidification，SLS)之类的各种技术被晶体化。并且通过低剂量的注入形成掺杂的多晶硅层。如上的第二半导体层13被图案化为将在后面描述的薄膜晶体管20的有源层21。
现在参考图3，在图2的结构的上表面上涂覆光刻胶。然后，通过预烘焙或软烘焙光刻胶来去除溶剂，以形成第一光刻胶层P1。准备好其上绘制有预定图案的第一掩膜M1，并将第一掩膜M1对准到基板10，以图案化第一光刻胶层P1。
第一掩膜M1为包括透光部分M11、挡光部分M12以及半透光部分M13的半色调掩膜。透光部分M11透射预定波长的光，挡光部分M12阻挡入射光，而半透光部分M13透射入射光的一部分，半透光部分M13为半色调掩膜。
图3中所示的第一掩膜M1是概念上的，以解释掩膜各部分的功能。实际上，第一掩膜可以预定图案形成在诸如石英Qz之类的透明基板上。在这种情况下，通过使用诸如Cr或CrO2之类的材料对石英基板进行图案化来形成挡光部分。通过调节使用Cr、Is、Mo、Ta和Al中至少一种材料的组成成分的比率或厚度，半透光部分能够控制入射光的透光率。
通过将上过图案化后的第一掩膜M1对准到基板10并向第一光刻胶层P1辐照预定波长的光来执行曝光。参见图3，在第一光刻胶层P1的曝光部分被去除后，剩余第一光刻胶层的图案。尽管在本实施例中，使用了曝光部分被去除的正性光刻胶(正性PR)，但是本发明不限于此，而是可以替代性地使用负性光刻胶(负性PR)。
在图4中，第一光刻胶层P1中与第一掩膜M1的透光部分M11对应的光刻胶部分P11被去除。第一光刻胶层P1中与挡光部分M12对应的光刻胶部分P12以及第一光刻胶层P1中与半透光部分M13对应的光刻胶部分P13仍然存在。与半透光部分M13对应的光刻胶部分P13的厚度小于与挡光部分M12对应的光刻胶部分P12的厚度。光刻胶部分P13的厚度可以通过改变形成掩膜M1的半透光部分M13的图案的材料的成分比率或厚度来调节。
通过使用光刻胶部分P12和P13作为蚀刻掩膜利用蚀刻设备，来蚀刻基板10之上的第一半导体层11、缓冲层12和第二半导体层13。蚀刻工艺可以通过诸如湿法蚀刻和干法蚀刻之类的多种技术来执行。
现参考图5，在第一次刻蚀工艺期间，没有光刻胶存在的部分的第一半导体层11、缓冲层12和第二半导体层13被刻蚀掉。尽管与图3的半透光部分对应的光刻胶部分也被刻蚀掉，但是下层结构保持完整。但是，与图3的挡光部分对应的光刻胶部分只是部分被刻蚀掉。
现在参考图6，在第二次刻蚀工艺后，图4的光刻胶部分可以作为掩膜，被完全刻蚀掉，但是其下层结构保持完整。并且半透光部分的第二半导体层13和缓冲层12也被刻蚀掉。第一半导体层11在被图案化时成为了电容器30的下电极31。
现参考图7，在图6的结构上依次沉积第一绝缘层14和第一导电层15。并在第一导电层15的上表面形成第二光刻胶层P2，然后将第二掩膜M2对准在第二光刻胶层P2上。第二掩膜M2包括透光部分M21和挡光部分M22。
第一绝缘层13可以通过使用PECVD技术、APCVD技术或LPCVD技术中的任意一种沉积诸如SiNx或SiOx之类的无机绝缘层制作而成。第一绝缘层13处于薄膜晶体管20的有源层21之上，并充当薄膜晶体管20的栅绝缘层22。而且，第一绝缘层13也处于下电极31之上，并充当电容器30的介电层32。
在第一绝缘层13上沉积第一导电层14。第一导电层14可以通过各种沉积方法沉积从Ag、Mg、Al、Pt、Pd、Au、Ni、Nd、Ir、Cr、Li、Ca、Mo、Ti、W、MoW和AI/Cu所组成的组中选择的一种或多种导电材料制作而成。第一导电层14充当薄膜晶体管20的栅电极23，并充当电容器30的上电极33。
如前所述的第一掩膜工艺相似，通过将图案化后的第二掩膜M2对准到基板10并向第二光刻胶层P2辐照预定波长的光来执行曝光。第二光刻胶层P2中与第二掩膜M2的透光部分M21对应的光刻胶部分被去除。第二光刻胶层P2中与挡光部分M22对应的光刻胶部分对应的光刻胶部分仍然存在。
然后根据刻蚀工艺，没有光刻胶部分的第一导体层被刻蚀掉，而有光刻胶部分的第一导体层完整的存在。分别形成薄膜晶体管20的栅极23和电容器30的上电极33。
现在参考图8，以薄膜晶体管20的栅极23和电容器的上电极33作为掩膜，注入N+或P+杂质，形成薄膜晶体管20的包括漏区21a、源区21c和沟道区21b的有源层21和电容器30的下电极31的引出电极区31a。
现参考图9，在图8的结构上沉积第二绝缘层和第三光刻胶。然后将第三掩膜M3对准在第三光刻胶层P3上。第三掩膜M3包括透光部分M31和挡光部分M32。
同样根据上述的掩膜工艺，通过将上过图案化后的第三掩膜M3对准到基板10并向第三光刻胶层P3辐照预定波长的光来执行曝光。第三光刻胶层P3中与第三掩膜M3的透光部分M31对应的光刻胶部分被去除。第三光刻胶层P3中与挡光部分M32对应的光刻胶部分对应的光刻胶部分仍然存在。
然后根据刻蚀工艺，没有光刻胶部分的第一绝缘层和第二绝缘层16被刻蚀掉，而有光刻胶部分的第一导体层完整的存在。被刻蚀掉的部分形成接触孔。
现在参考图10，作为使用第三掩膜的上述工艺的结果。在接触孔内沉积第二导电层17，形成引出电极。
由于具有上述结构的基板可以使用较少数目的掩膜制造而成，因此成本会因为掩膜数目的减少和制造工艺的简化而降低。而且，通过形成包括下电极为掺杂的电容器，可以在不增大电容器面积的情况下增加电容器的电容。
在此还披露了利用上述方法制造得到的薄膜晶体管阵列构件，以减少制造成本。如图10所示，薄膜晶体管阵列构件包括基板10、薄膜晶体管和电容器。薄膜晶体管与电容器之间通过第一绝缘层和第二绝缘层16绝缘。薄膜晶体管包括有源层21、栅绝缘层22和栅极23，电容器包括下电极31、介电层32和上电极33。在形成的接触孔内沉积第二金属层17，第二金属层17分别形成源区21a、漏区21c和电容器的引出电极区31a相应的引出电极，其分别为源电极、漏电极以及电容器的引出电极。
并且还披露了一种阵列基板，阵列基板包括上述的薄膜晶体管阵列构件。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种薄膜晶体管阵列构件的制造方法，其特征在于，包括：
在基板上形成第一半导体层；
在所述第一半导体层上沉积缓冲层；
在所述缓冲层上沉积第二半导体层；
通过第一掩膜工艺，所述第一掩膜工艺包括半色调掩膜工艺，并图案化所述第一半导体层、所述缓冲层和所述第二半导体层，以使所述第二半导体层形成薄膜晶体管的具有源区、沟道区、漏区的有源层、以及所述第一半导体层形成电容器的下电极；
在所述基板上沉积第一绝缘层和第一导电层；
通过第二掩膜工艺，并图案化所述第一导电层，以使所述第一绝缘层形成薄膜晶体管的栅极绝缘层以及电容器的介电层、以及所述第一导电层形成薄膜晶体管的栅电极以及电容器的上电极；
在所述基板上沉积第二绝缘层；
通过第三掩膜工艺在所述第一绝缘层和第二绝缘层中形成接触孔，暴露所述薄膜晶体管的有源层的源区和漏区以及电容器的引出电极区的部分；
在所述接触孔内沉积第二导电层，形成薄膜晶体管的源电极、漏电极和所述电容器的引出电极。
2.根据权利要求1所述的薄膜晶体管阵列构件的制造方法，其特征在于，所述第一半导体层为掺杂的非晶硅层或掺杂的多晶硅层。
3.根据权利要求1所述的薄膜晶体管阵列构件的制造方法，其特征在于，所述第二半导体层的形成包括：
在所述基板上沉积非晶硅层；以及
通过晶体化所述非晶硅层产生多晶硅层。
4.根据权利要求3所述的薄膜晶体管阵列构件的制造方法，其特征在于，所述第二半导体层的形成还包括：所述多晶硅层通过离子注入形成掺杂的多晶硅层。
5.根据权利要求1所述的薄膜晶体管阵列构件的制造方法，其特征在于，还包括：
使用所述栅电极和上电极作为掺杂掩膜，向所述薄膜晶体管的有源层的源区和漏区、所述电容器的引出电极区掺杂。
6.根据权利要求1所述的薄膜晶体管阵列构件的制造方法，其特征在于，所述第一掩膜工艺中使用第一掩膜，所述第一掩膜在电容器的下电极对应的位置为半色调掩膜，所述半色调掩膜为半透光部分。
7.根据权利要求1所述的薄膜晶体管阵列构件的制造方法，其特征在于，所述第二掩膜工艺中使用第二掩膜，所述第二掩膜分别在所述栅电极和电容器的上电极对应的位置为挡光部分。
8.根据权利要求1所述的薄膜晶体管阵列构件的制造方法，其特征在于，所述第三掩膜工艺中使用第三掩膜，所述第三掩膜分别在所述有源层的源区和漏区以及电容器的引出电极区对应的位置为透光部分。
9.一种薄膜晶体管阵列构件，其特征在于，所述薄膜晶体管阵列构件采用如权利要求1至8中任一项所述的方法制造得到。
10.一种阵列基板，其特征在于，所述阵列基板包括有如权利要求9所述的薄膜晶体管阵列构件。
CN201410225862.4A 2014-05-26 2014-05-26 薄膜晶体管阵列构件、其制造方法及阵列基板 Active CN104008999B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410225862.4A CN104008999B (zh) 2014-05-26 2014-05-26 薄膜晶体管阵列构件、其制造方法及阵列基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410225862.4A CN104008999B (zh) 2014-05-26 2014-05-26 薄膜晶体管阵列构件、其制造方法及阵列基板

Publications (2)

Publication Number Publication Date
CN104008999A CN104008999A (zh) 2014-08-27
CN104008999B true CN104008999B (zh) 2017-09-19

Family

ID=51369607

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410225862.4A Active CN104008999B (zh) 2014-05-26 2014-05-26 薄膜晶体管阵列构件、其制造方法及阵列基板

Country Status (1)

Country Link
CN (1) CN104008999B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104576754B (zh) * 2014-12-30 2018-12-21 深圳市华星光电技术有限公司 薄膜晶体管及薄膜晶体管的制备方法
CN104900655A (zh) * 2015-04-14 2015-09-09 京东方科技集团股份有限公司 阵列基板及其制备方法、显示装置
CN107092111B (zh) * 2016-02-17 2021-06-11 群创光电股份有限公司 主动元件阵列基板以及显示面板
CN108231804A (zh) * 2018-01-02 2018-06-29 京东方科技集团股份有限公司 一种光电探测单元及其制造方法、光电探测设备
CN111276636B (zh) * 2020-02-17 2021-03-16 武汉华星光电半导体显示技术有限公司 有机发光二极管显示器及其制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1921090A (zh) * 2006-09-08 2007-02-28 友达光电股份有限公司 低温多晶硅液晶显示结构及其制造方法
CN102522410A (zh) * 2011-12-22 2012-06-27 深圳莱宝高科技股份有限公司 一种薄膜晶体管阵列基板及其制作方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001094108A (ja) * 1999-09-22 2001-04-06 Toshiba Corp 電界効果トランジスタ、トランジスタアレイ基板、およびその製造方法
KR101151799B1 (ko) * 2005-11-09 2012-06-01 엘지디스플레이 주식회사 액정표시장치용 어레이기판과 그 제조방법
KR100796608B1 (ko) * 2006-08-11 2008-01-22 삼성에스디아이 주식회사 박막 트랜지스터 어레이 기판의 제조방법
KR100847661B1 (ko) * 2007-03-21 2008-07-21 삼성에스디아이 주식회사 반도체 장치의 제조 방법
TWI354377B (en) * 2007-05-30 2011-12-11 Au Optronics Corp Pixel structure of lcd and fabrication method ther
KR101113394B1 (ko) * 2009-12-17 2012-02-29 삼성모바일디스플레이주식회사 액정표시장치의 어레이 기판

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1921090A (zh) * 2006-09-08 2007-02-28 友达光电股份有限公司 低温多晶硅液晶显示结构及其制造方法
CN102522410A (zh) * 2011-12-22 2012-06-27 深圳莱宝高科技股份有限公司 一种薄膜晶体管阵列基板及其制作方法

Also Published As

Publication number Publication date
CN104008999A (zh) 2014-08-27

Similar Documents

Publication Publication Date Title
KR101108175B1 (ko) 박막 트랜지스터, 이를 포함하는 디스플레이 장치용 어레이 기판 및 그 제조 방법
KR100865451B1 (ko) 박막 트랜지스터 ｌｃｄ 화소 유닛 및 그 제조방법
CN104008999B (zh) 薄膜晶体管阵列构件、其制造方法及阵列基板
JP5564464B2 (ja) Ｔｆｔ−ｌｃｄアレー基板及びその製造方法
TWI517301B (zh) 平面顯示裝置及製造其之方法
CN102074502B (zh) 制造阵列基板的方法
US8426259B2 (en) Array substrate and method for manufacturing the same
CN108538860B (zh) 顶栅型非晶硅tft基板的制作方法
KR20160032339A (ko) 박막 트랜지스터 어레이 기판, 그 제조방법 및 표시 장치
US7687330B2 (en) TFT-LCD pixel structure and manufacturing method thereof
TW200812090A (en) Thin film transistor, active matrix type display device, and their process
CN106847837B (zh) 一种互补型薄膜晶体管及其制作方法和阵列基板
CN106990627A (zh) 液晶显示装置及其制造方法
TW201003844A (en) Method for fabricating thin film transistor array substrate
WO2018035902A1 (zh) 低温多晶硅阵列基板的制备方法、阵列基板以及显示面板
JP5917015B2 (ja) 薄膜トランジスタ表示板の製造方法
KR102148957B1 (ko) 표시 기판 및 표시 기판의 제조 방법
CN104637872B (zh) 氧化物半导体薄膜晶体管阵列基板的制作方法
TW201019022A (en) Method for forming pixel structure of transflective liquid crystal display device
CN103681350B (zh) 薄膜晶体管的制作方法
KR100935671B1 (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
CN110047800B (zh) 阵列基板及其制备方法
KR101157915B1 (ko) 폴리실리콘 박막트랜지스터 및 이의 제조방법 및 이를사용한 폴리실리콘 박막트랜지스터기판
US20090256151A1 (en) Display substrate and method of manufacturing the same
KR100864494B1 (ko) 다결정 규소 박막 트랜지스터 어레이 기판 및 그의 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20201216

Address after: No.146 Tianying Road, high tech Zone, Chengdu, Sichuan Province

Patentee after: Chengdu CHENXIAN photoelectric Co.,Ltd.

Address before: Building 4, No.1 Longteng Road, Kunshan Development Zone, Suzhou City, Jiangsu Province

Patentee before: KunShan Go-Visionox Opto-Electronics Co.,Ltd.