CN103986335A

CN103986335A - 一种基于无辅助绕组结构的反激式led恒流驱动器

Info

Publication number: CN103986335A
Application number: CN201410224566.2A
Authority: CN
Inventors: 冷亚辉; 奚剑雄; 何乐年; 朱勤为; 黄飞明
Original assignee: WUXI SI-POWER MICRO-ELECTRONICS Co Ltd; Zhejiang University ZJU
Current assignee: WUXI SI-POWER MICRO-ELECTRONICS Co Ltd; Zhejiang University ZJU
Priority date: 2014-05-23
Filing date: 2014-05-23
Publication date: 2014-08-13
Anticipated expiration: 2034-05-23
Also published as: CN103986335B

Abstract

本发明公开了一种基于无辅助绕组结构的反激式LED恒流驱动器，该LED恒流驱动器通过采样开关MOS管栅极信号来实现对变压器原边绕组消磁时间的检测，通过对原边电流采样电阻上的电压采样来实现对变压器原边绕组电流峰值的检测，之后由恒流控制逻辑通过定时确定开关电路的开关周期，实现恒流控制。相对于现有技术，本发明节省了变压器辅助绕组和分压电阻，同时，可以将恒流控制电路及开关管集成到一片芯片上，提高了整体的抗干扰能力，降低了外围电路的复杂程度，缩小了系统的体积，节省了整个驱动器的成本。

Description

一种基于无辅助绕组结构的反激式LED恒流驱动器

技术领域

本发明属于LED驱动控制技术领域，具体涉及一种基于无辅助绕组结构的反激式LED恒流驱动器。

背景技术

目前，LED恒流驱动器多采用反激式电路结构，利用原边反馈控制技术，即通过对变压器原边信号的检测实现对输出电流的控制。图1是传统的反激LED驱动器的电路图，交流电经过二极管整流桥整流滤波后由第一电容C1滤波，产生直流电压。变压器有三个绕组，分别为原边绕组，副边绕组和辅助绕组。原边绕组接于前述直流电源与功率开关管M1漏极之间，副边绕组接于电路输出侧续流二极管阳极与输出参考地之间。辅助绕组接于电阻分压网络分压电阻Rf1一端和原边电路参考地之间，分压网络分压结果送入恒流控制单元中的消磁时间检测电路。恒流控制单元包含三个部分：消磁时间检测电路，峰值电流检测电路和恒流逻辑控制电路。

传统原边反馈反激式LED恒流驱动器正常工作时，峰值电流检测电路检测流经变压器原边绕组的峰值电流I_p,pk，消磁时间检测电路检测电路的消磁时间T_DEM，恒流逻辑控制电路根据前述检测到的原边绕组电流值和消磁时间计算高压MOS管的开关周期T。依据变压器特性，原边绕组的峰值电流I_p,pk与副边绕组的峰值电流I_s,pk的关系：I_s,pk＝NI_p,pk；根据输出端的安秒平衡原理，可以得到输出电流I_o与变压器副边绕组峰值电流的关系：I_O＝0.5(T_DEM/T)I_s,pk。从而，得到输出电流的控制表达式：I_O＝0.5N(T_DEM/T)I_p,pk。只要控制(T_DEM/T)I_p,pk为定值，则可以得到恒定的输出电流。其中，消磁时间T_DEM和原边峰值电流I_p,pk通过对应检测电路测量得到，周期T通过恒流控制逻辑计算得到，从而保证输出电流恒定。

但现有技术实现如图1所示的反激LED驱动电路结构存在一些缺点。为了获得消磁时间T_DEM，需要在变压器中添加辅助绕组，通过辅助绕组感应电路工作状态，并且在系统中添加分压电阻Rf1和Rf2，实现电压分压以适应集成电路内部的耐压要求。由于辅助绕组和分压网络无法集成到集成电路内部，对于整个系统而言使得系统的成本和体积都将有较大的增加。同时，集成电路通过额外的反馈引脚来获得采样信号，较大地提高了集成电路制造和封装的成本，同时也降低了系统的抗干扰能力，使得系统的可靠性受到影响。

发明内容

针对现有技术所存在的上述技术问题，本发明提供了一种基于无辅助绕组结构的反激式LED恒流驱动器，使得LED驱动器无需辅助绕组和电阻反馈网络，简化了LED恒流驱动电源的设计，相应的减少系统的成本。

一种基于无辅助绕组结构的反激式LED恒流驱动器，包括：整流桥、输入滤波电容、输出滤波电容、功率开关管、采样电阻、续流二极管、反激式变压器和恒流控制单元；其中：整流桥的交流侧接交流电源，直流侧正极与输入滤波电容的一端和功率开关管的输入端相连；功率开关管的输出端与采样电阻的一端相连，控制端与恒流控制单元相连；恒流控制单元还与采样电阻两端连接；反激式变压器的原边绕组同名端与采样电阻的另一端相连，原边绕组异名端与输入滤波电容的另一端和整流桥的直流侧负极相连，副边绕组同名端与输出滤波电容的一端相连并接地，副边绕组异名端与续流二极管的阳极相连；续流二极管的阴极与输出滤波电容的另一端相连，输出滤波电容两端并联LED。

所述的恒流控制单元，包括：

消磁时间检测电路，用于采集功率开关管的控制端信号，并使之与内部基准电压进行比较，检测得到续流二极管续流结束时控制端信号所产生的跳变沿并以此作为消磁定时信号；

峰值电流检测电路，用于采集采样电阻两端的电压，根据该电压通过计算判断反激式变压器的原边电流是否达到峰值，从而输出峰值检测信号；

恒流逻辑控制电路，以峰值检测信号作为起始以消磁定时信号作为结束进行定时生成消磁时间T_DEM，进而根据消磁时间T_DEM通过恒流比例关系确定控制端信号的周期，并根据峰值检测信号确定控制端信号关断电平的起始时间，从而生成控制端信号以驱动功率开关管。

所述的消磁时间检测电路包括比较器CMP1、基准电压源Vref1和电压跟随器；其中，电压跟随器的输入端与功率开关管的控制端相连，输出端与比较器CMP1的正相输入端相连；比较器CMP1的反相输入端与基准电压源Vref1的正极相连，基准电压源Vref1的负极接地，比较器CMP1的输出端生成消磁定时信号。

所述的峰值电流检测电路包括比较器CMP2和基准电压源Vref2；其中，比较器CMP2的正相输入端与采样电阻的一端相连，反相输入端与基准电压源Vref2的正极相连，输出端生成峰值检测信号；基准电压源Vref2的负极与采样电阻的另一端相连并接地。

所述的恒流逻辑控制电路包括三个反相器INV1～INV3、两个电流源I1～I2、两个RS触发器RS1～RS2、两个D触发器DFF1～DFF2、PMOS管、NMOS管、定时电容C、比较器CMP3、基准电压源Vref3和三态门；其中，反相器INV1的输入端接收消磁定时信号，输出端与D触发器DFF1的时钟端相连；D触发器DFF1的D端接电源电压VDD，Q端与RS触发器RS1的R端相连；RS触发器RS1的S端与D触发器DFF2的复位端和RS触发器RS2的R端相连并接收峰值检测信号，RS触发器RS1的Q端与PMOS管的栅极、NMOS管的栅极和反相器INV3的输入端相连；电流源I1的输入端接电源电压VDD，输出端与PMOS管的源极相连；PMOS管的漏极与NMOS管的漏极、定时电容C的一端和比较器CMP3的正相输入端相连，NMOS管的源极与电流源I2的输入端相连，电流源I2的输出端和定时电容C的另一端接地，比较器CMP3的反相输入端与基准电压源Vref3的正极相连，基准电压源Vref3的负极接地，比较器CMP3的输出端与D触发器DFF2的时钟端相连；D触发器DFF2的D端接电源电压VDD，Q端与RS触发器RS2的S端相连；触发器RS2的Q端与三态门的输入端和D触发器DFF1的复位端相连，反相器INV3的输出端与反相器INV2的输入端相连；三态门的使能端与反相器INV2的输出端相连，输出端生成控制端信号。

上述恒流控制单元还可应用于Buck-Boost(升降压)型LED恒流驱动器，同时兼容两种不同的LED恒流驱动拓扑结构，而不需要为每种拓扑分别定制芯片，对芯片的设计和制造成本有较大的节省。

本发明节省了控制采样所需的辅助绕组及反馈分压网络，从而简化了LED恒流驱动电源的设计，缩小了LED恒流驱动电源的整体体积，降低了LED恒流驱动控制电路和LED恒流驱动电源的制造成本和设计成本。同时，本发明的控制电路能够容易地完整集成到集成电路芯片上，且具有外部引脚少、集成电路芯片面积小的特点，降低了芯片的制造和封装成本。

附图说明

图1为带辅助绕组反激式LED恒流驱动器的结构示意图。

图2为本发明反激式LED恒流驱动器的结构示意图。

图3为恒流逻辑控制电路的结构示意图。

图4为Buck-Boos型LED恒流驱动器的结构示意图。

具体实施方式

为了更为具体地描述本发明，下面结合附图及具体实施方式对本发明的技术方案进行详细说明。

如图2所示，一种基于无辅助绕组结构的反激式LED恒流驱动器，包括：整流桥、输入滤波电容CR、功率开关管M、采样电阻Rs、反激式变压器T、续流二极管D、输出滤波电容CL，还包括恒流控制单元1，恒流控制单元又包含消磁时间检测电路11、恒流逻辑控制电路12和峰值电流检测电路13。输入滤波电容CR跨接在整流桥输出正负端之间，功率开关管M漏极接整流桥正输出，源极接采样电阻Rs一端，采样电阻Rs另一端接变压器T原边绕组同名端，变压器T原边绕组非同名端接整流桥负输出，变压器T副边绕组非同名端接续流二极管D阳极，续流二极管D阴极接输出滤波电容CL一端，输出滤波电容另一端接变压器T副边绕组同名端。

消磁时间检测电路11输入端接功率开关管M栅极，消磁时间检测电路通过检测功率开关管M栅端的信号跳变及在消磁时间结束时的感应电压，输出消磁定时信号。峰值电流检测电路13输入端接采样电阻Rs两端，通过检测采样电阻Rs两端的压降以获得流经变压器T原边绕组的电流值。峰值电流检测电路13的输出端为检测得的峰值电流信号。恒流逻辑控制电路12的输出为功率开关管M栅极信号，输入为依据峰值电流检测电路13的输出及消磁时间检测电路11的输出，恒流逻辑控制电路依据峰值电流检测电路13的输出确定功率开关管M的关断时刻，依据消磁时间检测电路11的输出确定消磁时间，并进行定时，确定功率开关管M开通时间及开关周期T。

消磁时间检测电路11包括电压跟随器A、参考基准电压源Vref1、比较器CMP1。消磁时间检测电路11利用电压跟随器A，将功率开关管M栅极感应信号进行电平平移，并由比较器CMP1与电压基准Vref1进行比较，从而获得原边消磁定时信号。

峰值电流检测电路13包括比较器CMP2和参考基准电压源Vref2，其将采样电阻Rs与变压器T相连一端，同电路参考地相连以节省电路端口数量。

恒流逻辑控制电路12如图3所示，该电路利用消磁时间检测电路11产生的消磁定时信号Tr_dem以及峰值电流检测电路13产生的峰值电流信号CS_hit，通过逻辑运算得到消磁时间T_DEM，由消磁时间T_DEM控制恒流源对定时电容C进行充放电来计算PWM周期并生成PWM波形，并通过三态门控制功率开关管M的栅端信号DRV，实现通过DRV控制功率开关管M和采样消磁时间。

恒流逻辑控制电路12包含两个D触发器DFF1和DFF2，D触发器包含时钟控输入端Clk，数据输入端D，数据输出端Q和复位端Reset。恒流逻辑控制电路12还包含两个RS触发器RS1和RS2，RS触发器包含置位端S，复位端R和数据输出端Q。恒流逻辑控制电路还包含一个反相器INV1、两个恒流源I1和I2、一个PMOS管MP、一个NMOS管MN、一个定时电容C、一个比较器CMP3、一个数字延时电路Delay(即由两个反相器INV2～INV3串接而成)以及一个三态门TSG。

消磁时间检测电路11产生的消磁时间定时信号Tr_dem经由一个反相器INV1接D触发器DFF1的时钟输入端，D触发器DFF1的数据输入端接电源VDD，复位端接pwm输出信号。D触发器DFF1的输出数据端接RS触发器RS1的复位端，RS触发器RS1的置位端接峰值电流检测电路13输出的峰值电流检测信号CS_hit，输出数据端为消磁时间T_DEM。消磁时间信号接PMOS管MP和NMOS管MN的栅极，PMOS管MP的源极接电流源I1的电流流出端，NMOS管MN的源极接电流源I2的电流流入端。PMOS管MP漏极与NMOS管MP的漏极相连，并与定时电容C的一端相连，定时电容C的另一端接地。定时电容C的非接地端的电位即为用于计算周期的斜坡信号Ramp，斜坡信号Ramp接比较器CMP3的同相输入端，比较器CMP3的反相输入端接参考电平Vref3，比较器CMP3的输出端接D触发器DFF2的时钟输入端，D触发器DFF2的数据输入端接电源VDD，复位端接峰值电流检测电路13输出的峰值电流检测信号CS_hit，输出端接RS触发器RS2的置位端，RS触发器RS2的复位端接峰值电流检测电路13输出的峰值电流检测信号CS_hit，RS触发器的输出端信号即为PWM信号，PWM信号接三态门TSG的输入端，三态门TSG的输出端为恒流逻辑控制电路的输出端DRV，接功率开关管M的栅端。消磁时间信号T_DEM经由延时电路Delay接三态门TSG的使能端。

恒流逻辑控制电路12在正常工作状态下的工作流程为：当PWM输出为高电平时，D触发器DFF1复位端有效，其输出复位为0。三态门TSG为导通状态，输出高电平使功率开关管M导通，变压器T原边电流线性上升，采样电阻Rs两端电压也线性上升。当采样电阻Rs两端电压上升到参考电平Vref2时，比较器CMP2翻转，输出信号CS_hit变为高。随后，RS触发器RS1的置位端变为高电平，D触发器DFF2的复位端变为高电平，RS触发器RS2的复位端变为高电平。从而，消磁时间信号T_DEM变为高电平，PWM_set信号变为低电平，PWM信号变为低电平，输出DRV信号变为低电平，将功率开关管M关断，从而保证流经变压器原边的峰值电流为一确定值。功率开关管M关断后，原边电流变为零，比较器CMP2再次翻转，输出信号CS_hit变为低。同时，原边励磁电感消磁过程开始，副边电压经由变压器感应回原边。消磁时间信号T_DEM此时为高电平，经过延时单元Delay后，三态门TSG输出被置为高阻，功率开关管M栅极此时通过寄生参数开始感应变压器T原边电压。在消磁时间信号T_DEM为高电平期间，定时电容C经由NMOS管MN和电流源I2进行恒流放电，定时电容C两端电压线性下降，即Ramp节点信号线性减小，当Ramp信号小于参考电平Vref3时，比较器CMP3输出为低电平。随着原边励磁电感消磁时间的结束，系统进入谐振状态。原边励磁电感的电压将降低，此电压变化将耦合到功率开关管M的栅端，即栅端电压开始下降。当栅端电压下降到预设比较电位以下时，消磁时间检测电路11的输出信号Tr_dem将由高电平变为低电平，从而在D触发器DFF1的时钟输入端产生一个正的跳变沿，D触发器DFF1的输出将变为1，从而使得RS触发器RS1被清零，即有消磁时间信号T_DEM清零，从而定时电容C经由PMOS管MP和电流源I1进行恒流充电，定时电容C两端电压即节点Ramp电压开始线性上升。当Ramp电压上升到参考电平Vref3以上时，比较器CMP3输出电平发生翻转，在D触发器DFF2的时钟输入端产生一个上升沿，从而D触发器DFF2输出发生翻转，即PWM_set变为高电平，从而，RS触发器RS2置位输入端为高电平，其输出信号PWM信号被置为高。同时，消磁时间T_DEM信号变为低电平后，经延时单元Delay，控制三态门TSG变为导通状态，PWM信号输出到功率开关管M栅极，使功率开关管M开通。电路进入下一个工作周期，重复上述动作。

在整个工作周期中，定时电容C在原边励磁电感消磁过程中恒流充电，在其它时间恒流放电，电路进入稳态后，定时电容C上的充放电在每周期内都能够达到平衡。即有T_DEM*I1＝(T-T_DEM)*I2，从而使得消磁时间与周期达成固定的比例关系，T_DEM/T＝I1/(I1+I2)，进而实现系统的恒流控制。

本实施方式中的恒流控制单元1还可应用于如图4所示的Buck-Boost型LED恒流驱动器，该LED恒流驱动器包括：整流桥、输入滤波电容CR、输出滤波电容CL、功率开关管M、采样电阻Rs、续流二极管D和电感L；其中，整流桥的交流侧接交流电源AC，直流侧正极与输入滤波电容CR的一端和功率开关管M的输入端相连；功率开关管M的输出端与采样电阻Rs的一端相连，控制端与恒流控制单元1相连；恒流控制单元1还与采样电阻Rs两端连接；采样电阻Rs的另一端与电感L的一端和续流二极管D的阴极相连，续流二极管D的阳极与输出滤波电容CL的一端相连，输出滤波电容CL的另一端与电感L的另一端、输入滤波电容CR的另一端和整流桥的直流侧负极相连，输出滤波电容CL两端并联LED。恒流控制单元1包括消磁时间检测电路11、恒流逻辑控制电路12和峰值电流检测电路13，各子电路的功能以及结构与前述的一致。

传统的Buck-Boost型LED恒流驱动器需要通过外部分压电阻来采样电路输出端信息，由于分压电阻的存在，增加了系统的复杂度，增大了体积和成本，同时，由于反馈引脚的存在，也使得芯片的封装和制造成本增加，外部反馈也使得芯片更容易受到干扰。而采用本实施方式中的恒流控制单元，通过内部采样方式，省去了外部的反馈电阻，降低了系统的体积和成本；同时由于节省反馈引脚，能够较大地降低芯片的制造和封装成本，增加了系统的稳定性。

Claims

1.一种基于无辅助绕组结构的反激式LED恒流驱动器，其特征在于，包括：整流桥、输入滤波电容、输出滤波电容、功率开关管、采样电阻、续流二极管、反激式变压器和恒流控制单元；其中，整流桥的交流侧接交流电源，直流侧正极与输入滤波电容的一端和功率开关管的输入端相连；功率开关管的输出端与采样电阻的一端相连，控制端与恒流控制单元相连；恒流控制单元还与采样电阻两端连接；反激式变压器的原边绕组同名端与采样电阻的另一端相连，原边绕组异名端与输入滤波电容的另一端和整流桥的直流侧负极相连，副边绕组同名端与输出滤波电容的一端相连并接地，副边绕组异名端与续流二极管的阳极相连；续流二极管的阴极与输出滤波电容的另一端相连，输出滤波电容两端并联LED。

2.根据权利要求1所述的反激式LED恒流驱动器，其特征在于：所述的恒流控制单元，包括：

3.根据权利要求2所述的反激式LED恒流驱动器，其特征在于：所述的消磁时间检测电路包括比较器CMP1、基准电压源Vref1和电压跟随器；其中，电压跟随器的输入端与功率开关管的控制端相连，输出端与比较器CMP1的正相输入端相连；比较器CMP1的反相输入端与基准电压源Vref1的正极相连，基准电压源Vref1的负极接地，比较器CMP1的输出端生成消磁定时信号。

4.根据权利要求2所述的反激式LED恒流驱动器，其特征在于：所述的峰值电流检测电路包括比较器CMP2和基准电压源Vref2；其中，比较器CMP2的正相输入端与采样电阻的一端相连，反相输入端与基准电压源Vref2的正极相连，输出端生成峰值检测信号；基准电压源Vref2的负极与采样电阻的另一端相连并接地。

5.根据权利要求2所述的反激式LED恒流驱动器，其特征在于：所述的恒流逻辑控制电路包括三个反相器INV1～INV3、两个电流源I1～I2、两个RS触发器RS1～RS2、两个D触发器DFF1～DFF2、PMOS管、NMOS管、定时电容C、比较器CMP3、基准电压源Vref3和三态门；其中，反相器INV1的输入端接收消磁定时信号，输出端与D触发器DFF1的时钟端相连；D触发器DFF1的D端接电源电压VDD，Q端与RS触发器RS1的R端相连；RS触发器RS1的S端与D触发器DFF2的复位端和RS触发器RS2的R端相连并接收峰值检测信号，RS触发器RS1的Q端与PMOS管的栅极、NMOS管的栅极和反相器INV3的输入端相连；电流源I1的输入端接电源电压VDD，输出端与PMOS管的源极相连；PMOS管的漏极与NMOS管的漏极、定时电容C的一端和比较器CMP3的正相输入端相连，NMOS管的源极与电流源I2的输入端相连，电流源I2的输出端和定时电容C的另一端接地，比较器CMP3的反相输入端与基准电压源Vref3的正极相连，基准电压源Vref3的负极接地，比较器CMP3的输出端与D触发器DFF2的时钟端相连；D触发器DFF2的D端接电源电压VDD，Q端与RS触发器RS2的S端相连；触发器RS2的Q端与三态门的输入端和D触发器DFF1的复位端相连，反相器INV3的输出端与反相器INV2的输入端相连；三态门的使能端与反相器INV2的输出端相连，输出端生成控制端信号。

6.一种恒流控制电路，应用于Buck-Boost型LED恒流驱动器；该LED恒流驱动器包括：整流桥、输入滤波电容、输出滤波电容、功率开关管、采样电阻、续流二极管和电感；其中，整流桥的交流侧接交流电源，直流侧正极与输入滤波电容的一端和功率开关管的输入端相连；功率开关管的输出端与采样电阻的一端相连，控制端与恒流控制电路相连；恒流控制电路还与采样电阻两端连接；采样电阻的另一端与电感的一端和续流二极管的阴极相连，续流二极管的阳极与输出滤波电容的一端相连，输出滤波电容的另一端与电感的另一端、输入滤波电容的另一端和整流桥的直流侧负极相连，输出滤波电容两端并联LED；

其特征在于，所述的恒流控制电路包括：

消磁时间检测模块，用于采集功率开关管的控制端信号，并使之与内部基准电压进行比较，检测得到续流二极管续流结束时控制端信号所产生的跳变沿并以此作为消磁定时信号；

峰值电流检测模块，用于采集采样电阻两端的电压，根据该电压通过计算判断反激式变压器的原边电流是否达到峰值，从而输出峰值检测信号；

恒流逻辑控制模块，以峰值检测信号作为起始以消磁定时信号作为结束进行定时生成消磁时间T_DEM，进而根据消磁时间T_DEM通过恒流比例关系确定控制端信号的周期，并根据峰值检测信号确定控制端信号关断电平的起始时间，从而生成控制端信号以驱动功率开关管。

7.根据权利要求6所述的恒流控制电路，其特征在于：所述的消磁时间检测模块包括比较器CMP1、基准电压源Vref1和电压跟随器；其中，电压跟随器的输入端与功率开关管的控制端相连，输出端与比较器CMP1的正相输入端相连；比较器CMP1的反相输入端与基准电压源Vref1的正极相连，基准电压源Vref1的负极接地，比较器CMP1的输出端生成消磁定时信号。

8.根据权利要求6所述的恒流控制电路，其特征在于：所述的峰值电流检测模块包括比较器CMP2和基准电压源Vref2；其中，比较器CMP2的正相输入端与采样电阻的一端相连，反相输入端与基准电压源Vref2的正极相连，输出端生成峰值检测信号；基准电压源Vref2的负极与采样电阻的另一端相连并接地。

9.根据权利要求6所述的恒流控制电路，其特征在于：所述的恒流逻辑控制模块包括三个反相器INV1～INV3、两个电流源I1～I2、两个RS触发器RS1～RS2、两个D触发器DFF1～DFF2、PMOS管、NMOS管、定时电容C、比较器CMP3、基准电压源Vref3和三态门；其中，反相器INV1的输入端接收消磁定时信号，输出端与D触发器DFF1的时钟端相连；D触发器DFF1的D端接电源电压VDD，Q端与RS触发器RS1的R端相连；RS触发器RS1的S端与D触发器DFF2的复位端和RS触发器RS2的R端相连并接收峰值检测信号，RS触发器RS1的Q端与PMOS管的栅极、NMOS管的栅极和反相器INV3的输入端相连；电流源I1的输入端接电源电压VDD，输出端与PMOS管的源极相连；PMOS管的漏极与NMOS管的漏极、定时电容C的一端和比较器CMP3的正相输入端相连，NMOS管的源极与电流源I2的输入端相连，电流源I2的输出端和定时电容C的另一端接地，比较器CMP3的反相输入端与基准电压源Vref3的正极相连，基准电压源Vref3的负极接地，比较器CMP3的输出端与D触发器DFF2的时钟端相连；D触发器DFF2的D端接电源电压VDD，Q端与RS触发器RS2的S端相连；触发器RS2的Q端与三态门的输入端和D触发器DFF1的复位端相连，反相器INV3的输出端与反相器INV2的输入端相连；三态门的使能端与反相器INV2的输出端相连，输出端生成控制端信号。