CN113820534B

CN113820534B - 一种峰值电流测试与修正方法及控制电路

Info

Publication number: CN113820534B
Application number: CN202111106438.4A
Authority: CN
Inventors: 张胜; 涂才根; 谭在超; 罗寅; 丁国华
Original assignee: Suzhou Covette Semiconductor Co ltd
Current assignee: Suzhou Covette Semiconductor Co ltd
Priority date: 2021-09-22
Filing date: 2021-09-22
Publication date: 2022-06-24
Anticipated expiration: 2041-09-22
Also published as: CN113820534A

Abstract

本发明公开了一种峰值电流测试与修正方法,所述方法包括以下步骤:1)将T1端口置为高电平,T2端口为低电平,在VIN管脚与SW管脚之间测得管N1的导通阻抗；2)将T1端口置为低电平，T2端口置为高电平，NMOS管N2处于导通状态；3)T2E端口通过控制LOGIC1电路将VG1始终置为低电平，电流基准Iref将在NMOS管N2的导通阻抗上产生电压降，观测OUT端口的电压，计算峰值电流；4)通过编程烧写，调整电流基准的大小，进而调整电流基准Iref在管N2的导通阻抗上产生的电压降。本发明解决了圆片CP测试时直接测试Ipk大电流的难题；本发明电路结构简单，在原有电路的基础上增加了少量的控制电路即可实现，实现成本低。

Description

一种峰值电流测试与修正方法及控制电路

技术领域

本发明涉及模拟集成电路设计领域，具体涉及一种峰值电流测试与修正方法及控制电路。

背景技术

电压变换电路主要分为电流模式电压变换电路和电压模式电压变换电路，电流模式电压变换电路作为一种常见的电压变换电路，其优点为：响应速度快、环路补偿简单和安全的峰值电流控制。

电流模式电压变换电路输出功率管的峰值电流控制电路如图1所示， IN信号通过LOGIC电路将VG置为高电平，开启NMOS管N1和N2，电流基准Iref将在N2的导通阻抗上产生电压降VIN-Vref，VIN为电压转换电路的输入电压。输出电流由输入电压VIN流经功率管N1从SW流出，因SW外接电感，所以SW流出的电流由小到大线性变化，输出电流将在N1的导通阻抗上产生电压降VIN-SW，该电压逐渐变大直到

(VIN-SW）> (VIN-Vref) 即：SW<Vref

此时比较器Comp的输出电压OUT变为低电平，进而通过LOGIC电路将VG置为低电平，关闭NMOS管N1和N2，达到控制峰值电流的目的。因NMOS管N1和N2 的导通阻抗比例为1：N，所以电路的输出峰值电流为：

Ipk=Iref*N

在实际应用中，因NMOS管N1和N2导通阻抗的比例存在误差，比较器Comp存在输入失调电压，以及Iref也存在偏差，所以通常在圆片CP测试的时候需要对基准电流Iref进行修正，以抵消上述偏差造成的输出峰值电流的偏差。

然而，圆片CP测试的时候采用的是探针接触对电路进行控制，探针上无法承载太大的电流，通常探针可承受的最大电流约为100mA~200mA，而输出峰值电流一般都是安培级，远远超出了探针可承受的电流能力。

发明内容

为解决上述问题，本发明公开了一种峰值电流测试与修正方法 ,所述方法包括以下步骤:

1)将T1端口置为高电平, T2端口为低电平, T1E端口输出低电平，T2E端口输出高电平，T1E通过控制LOGIC1电路将VG1始终置为高电平, NMOS管N1处于导通状态且不受其他控制信号的影响,在VIN管脚与SW管脚之间测得NMOS管N1的导通阻抗Rdson1；

2)将T1端口置为低电平，T2端口置为高电平，T1E端口输出高电平，T2E端口输出低电平，T2E通过控制LOGIC电路将VG始终置为高电平，NMOS管N2处于导通状态且不受其他控制信号的影响；T2E端口通过控制LOGIC1电路将VG1始终置为低电平，NMOS管N1处于关闭状态且不受其他控制信号的影响，电流基准Iref将在NMOS管N2的导通阻抗上产生电压降VIN-Vref，其中VG、T1E和T2E共同通过LOGIC1控制VG1的电平；

3)调整SW管脚的电压使其从VIN管脚开始逐渐变低，同时观测OUT端口的电压，当OUT端口的电压由高电平变为低电平时，记录下SW管脚的电压Vsw1，通过计算得到电路的峰值电流Ipk= Vsw1/Rdson1；

4)通过编程烧写，调整电流基准Iref的大小，进而调整电流基准Iref在NMOS管N2的导通阻抗上产生的电压降VIN-Vref，使得峰值电流Ipk符合规范要求。

作为本发明的一种改进,所述1）中在VIN管脚与SW管脚之间通过伏安法测得功率管N1的导通阻抗Rdson1，所述VIN管脚和SW管脚为电路的管脚，对应于圆片对CP测试时的开窗压焊点。

作为本发明的一种改进,所述NMOS管N1为大电流输出功率管，所述NMOS管N2为镜像电流管。

作为本发明的一种改进,所述NMOS管N1与NMOS管N2的沟道长度相同沟道宽度比为N：1，即NMOS管N1与NMOS管N2的导通阻抗比例为1：N。

作为本发明的一种改进, 所述1）中T1端口经反相器INV1后输出低电平，所述T2端口经反相器INV2后输出高电平，所述2）中T1端口经反相器INV1后输出高电平，所述T2端口经反相器INV2后输出低电平，所述T1端口、T2端口以及OUT端口为圆片CP测试用的端口。

作为本发明的一种改进，一种基于峰值电流测试与修正方法的控制电路，所述电路包括LOGIC电路、NMOS管N1、NMOS管N2、Comp比较器以及电流基准Iref，其特征在于，所述控制电路还包括LOGIC1电路、下拉电阻R1、下拉电阻R2、T1端口、T2端口、反相器INV1以及反相器INV2。

作为本发明的一种改进,所述LOGIC电路的输出端接NMOS管N2的栅端，所述NMOS管N1的源端接Comp比较器的正输入端，电流基准Iref接NMOS管N2的源端，Comp比较器的负输入端接NMOS管N2的源端，所述电阻R1接反相器INV1，所述电阻R2接反相器INV2，所述LOGIC1电路连接NMOS管N1和NMOS管N2。

作为本发明的一种改进，所述LOGIC1电路的输出端接NMOS管N1的栅端，所述LOGIC1电路的输入端接NMOS管N2的栅端。

作为本发明的一种改进，所述反相器INV1的T1E端口接LOGIC1电路，所述反相器INV2的T2E端口分别接LOGIC电路和LOGIC1电路，用以控制NMOS管N1与NMOS管N2的开启和关闭。

相对于现有技术，本发明的有益效果是：本发明通过施加小电流，利用伏安法测得功率NMOS管的导通电阻，再通过外加电压测得峰值电流时的SW端口的比较电压，计算得出电路的峰值电流Ipk，解决了圆片CP测试时直接测试Ipk大电流的难题；本发明电路结构简单，在原有电路的基础上增加了少量的控制电路即可实现，实现成本低。

附图说明

图1为现有技术中峰值电流控制电路。

图2为本发明中峰值电流测试电路。

具体实施方式

下面结合附图1-2和具体实施方式，进一步阐明本发明，应理解下述具体实施方式仅用于说明本发明而不用于限制本发明的范围。

实施例：如图2所示，图中VIN、SW为电路的管脚，对应于圆片CP测试时的开窗压焊点，T1、T2、OUT为圆片CP测试用的端口；R1、R2为电阻器；INV1、INV2为反相器数字电路；N1、N2为NMOS管，N1为大电流输出功率管，N2为镜像电流管，N1与N2的沟道长度相同沟道宽度比为N：1，即N1与N2的导通阻抗比例为1：N；Comp为比较器电路，其正反相输入端分别连接N1与N2的源端，用以比较N1与N2的源端电压；Iref为电流基准；LOGIC、LOGIC1电路为逻辑控制电路，用以控制N1与N2的开启和关闭。

1.正常工作模式时，T1与T2端口悬空，因R1与R2下拉INV1和INV2的输入到地，所以T1E与T2E都输出高电平，它们不影响逻辑控制电路的输出，IN信号通过LOGIC电路将VG置为高电平，同时LOGIC1电路将VG1置为高电平，NMOS管N1和N2开启，电流基准Iref将在N2的导通阻抗上产生电压降VIN-Vref，VIN为电压转换电路的输入电压。输出电流由输入电压VIN流经功率管N1从SW流出，因SW外接电感，所以SW流出的电流由小到大线性变化，输出电流将在N1的导通阻抗上产生电压降VIN-SW，该电压逐渐变大直到

(VIN-SW）> (VIN-Vref) 即：SW<Vref

此时比较器Comp的输出电压OUT变为低电平，进而通过逻辑电路LOGIC和LOGIC1将VG和VG1置为低电平，关闭NMOS管N1和N2，达到控制峰值电流的目的。因NMOS管N1和N2的导通阻抗比例为1：N，所以电路的输出峰值电流为：Ipk=Iref*N。

2.在测试模式时，具有以下步骤：

1)将T1端口置为高电平, T2端口为低电平, T1端口经反相器INV1后输出低电平，所述T2端口经反相器INV2后输出高电平，T1E端口输出低电平，T2E端口输出高电平，T1E通过控制LOGIC1电路将VG1始终置为高电平, NMOS管N1处于导通状态且不受其他控制信号的影响, 在VIN管脚与SW管脚之间通过伏安法测得功率管N1的导通阻抗Rdson1；

2)将T1端口置为低电平，T2端口置为高电平，T1端口经反相器INV1后输出高电平，所述T2端口经反相器INV2后输出低电平，T1E端口输出高电平，T2E端口输出低电平，T2E通过控制LOGIC电路将VG始终置为高电平，NMOS管N2处于导通状态且不受其他控制信号的影响；T2E端口通过控制LOGIC1电路将VG1始终置为低电平，NMOS管N1处于关闭状态且不受其他控制信号的影响，电流基准Iref将在NMOS管N2的导通阻抗上产生电压降VIN-Vref；

一种基于峰值电流测试与修正方法的控制电路，所述电路包括LOGIC电路、NMOS管N1、NMOS管N2、Comp比较器以及电流基准Iref，其特征在于，所述控制电路还包括LOGIC1电路、下拉电阻R1、下拉电阻R2、T1端口、T2端口、反相器INV1以及反相器INV2。所述LOGIC电路的输出端接NMOS管N2的栅端，所述NMOS管N1的源端接Comp比较器的正输入端，电流基准Iref接NMOS管N2的源端，Comp比较器的负输入端接NMOS管N2的源端，所述电阻R1接反相器INV1，所述电阻R2接反相器INV2，所述LOGIC1电路连接NMOS管N1和NMOS管N2。所述LOGIC1电路的输出端接NMOS管N1的栅端，所述LOGIC1电路的输入端接NMOS管N2的栅端。所述反相器INV1的T1E端口接LOGIC1电路，所述反相器INV2的T2E端口分别接LOGIC电路和LOGIC1电路，用以控制NMOS管N1与NMOS管N2的开启和关闭。

在本发明的描述中，需要说明的是，术语 “上”、“下”、“左”、“右”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制；此外，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。

最后应说明的是：以上所述的实施例仅用于说明本发明的技术方案，而非对其限制，尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解其依然可以对前述实施例所记载的技术方案进行修改，或者对其中部分或全部技术特征进行等同替换，而这些修改或替换，并不使相应技术方案的本质脱离本发明实施例技术方案的范围。

Claims

1.一种峰值电流测试与修正方法，其特征在于，所述方法包括以下步骤：

1）T1端口连接反相器INV1的输入端，T2端口连接反相器INV2的输入端，反相器INV1的T1E端口接LOGIC1电路，反相器INV2的T2E端口分别接LOGIC电路和LOGIC1电路，LOGIC1电路的输出端接NMOS管N1的栅端，LOGIC1电路的输入端接NMOS管N2的栅端，LOGIC电路的输出端接NMOS管N2的栅端，NMOS管N1的源端接Comp比较器的正输入端，电流基准Iref接NMOS管N2的源端，Comp比较器的负输入端接NMOS管N2的源端，将T1端口置为高电平, T2端口为低电平, T1E端口输出低电平，T2E端口输出高电平，T1E通过控制LOGIC1电路将VG1始终置为高电平, NMOS管N1处于导通状态,在VIN管脚与SW管脚之间测得NMOS管N1的导通阻抗Rdson1；

2）将T1端口置为低电平，T2端口置为高电平，T1E端口输出高电平，T2E端口输出低电平，T2E通过控制LOGIC电路将VG始终置为高电平，NMOS管N2处于导通状态,T2E端口通过控制LOGIC1电路将VG1始终置为低电平，NMOS管N1处于关闭状态，电流基准Iref将在NMOS管N2的导通阻抗上产生电压降VIN-Vref；

3）调整SW管脚的电压使其从VIN管脚开始逐渐变低，同时观测OUT端口的电压，当OUT端口的电压由高电平变为低电平时，记录下SW管脚的电压Vsw1，通过计算得到电路的峰值电流Ipk；

4）通过编程烧写，调整电流基准Iref的大小，进而调整电流基准Iref在NMOS管N2的导通阻抗上产生的电压降VIN-Vref，使得峰值电流Ipk符合规范要求。

2.根据权利要求1所述的一种峰值电流测试与修正方法,其特征在于,所述1）中在VIN管脚与SW管脚之间通过伏安法测得NMOS管N1的导通阻抗Rdson1。

3.根据权利要求2所述的一种峰值电流测试与修正方法,其特征在于，所述1）中T1端口经反相器INV1后输出低电平，所述T2端口经反相器INV2后输出高电平，所述2）中T1端口经反相器INV1后输出高电平，所述T2端口经反相器INV2后输出低电平。

4.一种基于权利要求1至3任一项所述的峰值电流测试与修正方法的控制电路，所述电路包括LOGIC电路、NMOS管N1、NMOS管N2、Comp比较器以及电流基准Iref，其特征在于，所述控制电路还包括LOGIC1电路、下拉电阻R1、下拉电阻R2、T1端口、T2端口、反相器INV1以及反相器INV2。

5.根据权利要求4所述的一种基于峰值电流测试与修正方法的控制电路，其特征在于,所述LOGIC电路的输出端接NMOS管N2的栅端，所述NMOS管N1的源端接Comp比较器的正输入端，电流基准Iref接NMOS管N2的源端，Comp比较器的负输入端接NMOS管N2的源端，所述下拉电阻R1接反相器INV1，所述下拉电阻R2接反相器INV2，所述LOGIC1电路连接NMOS管N1和NMOS管N2。

6.根据权利要求5所述的一种基于峰值电流测试与修正方法的控制电路，其特征在于，所述NMOS管N1为大电流输出功率管，所述NMOS管N2为镜像电流管。

7.根据权利要求6所述的一种基于峰值电流测试与修正方法的控制电路，其特征在于，所述NMOS管N1与NMOS管N2的沟道长度相同沟道宽度比为N：1。