CN117195782B - 在物理设计前期检测动态电压降的方法及相关设备 - Google Patents
在物理设计前期检测动态电压降的方法及相关设备 Download PDFInfo
- Publication number
- CN117195782B CN117195782B CN202311160257.9A CN202311160257A CN117195782B CN 117195782 B CN117195782 B CN 117195782B CN 202311160257 A CN202311160257 A CN 202311160257A CN 117195782 B CN117195782 B CN 117195782B
- Authority
- CN
- China
- Prior art keywords
- chip
- region
- peak current
- area
- voltage drop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 50
- 238000013461 design Methods 0.000 title claims abstract description 42
- 230000003449 preventive effect Effects 0.000 claims abstract description 12
- 238000012545 processing Methods 0.000 claims description 19
- 238000006243 chemical reaction Methods 0.000 claims description 15
- 238000013507 mapping Methods 0.000 claims description 15
- 238000003860 storage Methods 0.000 claims description 5
- 238000004458 analytical method Methods 0.000 abstract description 13
- 238000001514 detection method Methods 0.000 abstract description 13
- 238000002360 preparation method Methods 0.000 abstract description 4
- 238000009826 distribution Methods 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 230000008569 process Effects 0.000 description 6
- 238000004088 simulation Methods 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 3
- 238000011161 development Methods 0.000 description 3
- 230000008439 repair process Effects 0.000 description 3
- 230000007704 transition Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000006978 adaptation Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000004590 computer program Methods 0.000 description 1
- 238000012938 design process Methods 0.000 description 1
- 238000004146 energy storage Methods 0.000 description 1
- 238000000802 evaporation-induced self-assembly Methods 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000007306 turnover Effects 0.000 description 1
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本申请提供一种在物理设计前期检测动态电压降的方法及相关设备，在芯片物理实现的初期，电子设备根据芯片中设置的各元器件在其对应的工作条件下产生的峰值电流、峰值电流产生的概率和各元器件所处区域的悲观量，确定芯片中各区域的预测峰值电流，以实现对芯片的动态电压降风险进行分析检测，以使工作人员根据分析结果进行对应的风险预防措施，缩短了芯片检测及芯片检测前准备阶段的时间成本，且提前进行对应的应对措施，避免芯片物理实现后期投入巨量人力及时间成本进行修复，提高了芯片动态电压降的分析效率，有助于提高芯片物理实现的准确度。
Description
技术领域
本申请涉及但不限定于一种在物理设计前期检测动态电压降的方法及相关设备。
背景技术
芯片中设有多个逻辑门，信号从逻辑门前端传到后端时会产生电压降，动态电压降就是逻辑门生成的电信号发生翻转的时候产生的电流以及其对应的电阻的乘积。在芯片设计的物理实现中，每个逻辑门有其自身对应的允许电压降范围，超出该允许电压降范围会影响后面逻辑门的运行，从而影响芯片功能的正常实现。因此，需要检测出芯片中可能存在超出电压降范围的情况来提高芯片生产的准确性。
现有技术中，需要在芯片的物理实现结束之后才可以对芯片的动态电压降进行检测，导致芯片的物理实现周期长，时间成本高，在芯片检测过程中，若检测到芯片中存在的问题时，需要进行对应的解决措施，包括但不限于部分或全部芯片的重新设计、芯片的再生产，上述解决措施均需要时间成本。
由于芯片的截止时间的限制，因此在芯片的开发周期中，在芯片设计周期的后期才发现并解决问题，会导致实际应用于解决问题的时间短，从而影响项目进度，不利于提高芯片最终设计质量。
发明内容
本申请提供一种在物理设计前期检测动态电压降的方法及相关设备，用以解决芯片动态电压降检测效率低的技术问题。
第一方面，本申请实施例提供一种在物理设计前期检测动态电压降的方法，包括：
获取芯片对应的基本数据库和所述芯片中多个区域对应的悲观量，所述基本数据库包括所述芯片中各元器件在其对应的工作条件下产生的峰值电流、以及产生所述峰值电流的概率，各所述区域包括多个元器件；
针对各区域，根据所述区域中各元器件的峰值电流及对应的概率、所述区域对应的悲观量，确定所述区域对应的预测峰值电流；
根据各区域对应的预测峰值电流，确定所述芯片的电压降风险区域，以进行对应的风险预防措施。
在一些实施例中，针对各区域，根据所述区域中各元器件的峰值电流及对应的概率、所述区域对应的悲观量，确定所述区域对应的预测峰值电流，包括：
针对各区域，根据所述区域中各元器件的峰值电流及对应的概率、所述区域的悲观量和区域峰值电流预测公式，计算所述区域对应的预测峰值电流；
所述区域峰值电流预测公式包括：
ITj＝(∑i(IDi×pi))×DEj,
其中，ITj表示第j个区域的预测峰值电流，IDi表示所述区域中的第i个元器件的峰值电流，pi表示所述第i个元器件产生峰值电流的概率，DEj表示第j个区域的悲观量。
在一些实施例中，根据各区域对应的预测峰值电流，确定所述芯片的电压降风险区域，包括：
将预测峰值电流大于风险阈值的区域确定为所述芯片的电压降风险区域。
在一些实施例中，将预测峰值电流大于风险阈值的区域确定为所述芯片的风险区域之前，方法还包括：
将各区域对应的预测峰值电流的平均值确定为所述风险阈值。
在一些实施例中，获取芯片对应的基本数据库之前，所述方法还包括：
获取各所述元器件的工作条件，所述工作条件包括电平转换时间和负载量；
从标准单元库中获取各所述元器件在对应的工作条件下运行时产生的峰值电流，所述标准单元库储存不同的电平转换时间、不同负载量、以及各所述元器件在不同的电平转换时间和不同负载量的工作条件下运行对应产生的峰值电流的映射关系；
根据各所述元器件的历史运行数据，确定各所述元器件产生对应的峰值电流的概率；
构建各所述元器件在对应的工作条件下的峰值电流和概率的映射关系，并储存在所述芯片对应的基本数据库中。
在一些实施例中，获取所述芯片中多个区域对应的悲观量之前，所述方法还包括：
将所述芯片均匀划分为多个区域；
根据各所述区域的位置关系，设置对应的悲观量。
第二方面，本申请提供一种在物理设计前期检测动态电压降的装置，包括：
获取模块，用于获取芯片对应的基本数据库和所述芯片中多个区域对应的悲观量，所述基本数据库包括所述芯片中各元器件在其对应的工作条件下产生的峰值电流、以及产生所述峰值电流的概率，各所述区域包括多个元器件；
处理模块，用于针对各区域，根据所述区域中各元器件的峰值电流及对应的概率、所述区域对应的悲观量，确定所述区域对应的预测峰值电流；
所述处理模块还用于根据各区域对应的预测峰值电流，确定所述芯片的电压降风险区域，以进行对应的风险预防措施。
在一些实施例中，所述处理模块具体用于：
根据所述区域中各元器件的峰值电流及对应的概率、所述区域的悲观量和区域峰值电流预测公式，计算所述区域对应的预测峰值电流；
所述区域峰值电流预测公式包括：
ITj＝(∑i(IDi×pi))×DEj,
其中，ITj表示第j个区域的预测峰值电流，IDi表示所述区域中的第i个元器件的峰值电流，pi表示所述第i个元器件产生峰值电流的概率，DEj表示第j个区域的悲观量。
在一些实施例中，所述处理模块具体用于：
将预测峰值电流大于风险阈值的区域确定为所述芯片的电压降风险区域。
在一些实施例中，所述处理模块具体用于：
将各区域对应的预测峰值电流的平均值确定为所述风险阈值。
在一些实施例中，所述处理模块具体用于：
获取各所述元器件的工作条件，所述工作条件包括电平转换时间和负载量；
从标准单元库中获取各所述元器件在对应的工作条件下运行时产生的峰值电流，所述标准单元库储存不同的电平转换时间、不同负载量、以及各所述元器件在不同的电平转换时间和不同负载量的工作条件下运行对应产生的峰值电流的映射关系；
根据各所述元器件的历史运行数据，确定各所述元器件产生对应的峰值电流的概率；
构建各所述元器件在对应的工作条件下的峰值电流和概率的映射关系，并储存在所述芯片对应的基本数据库中。
在一些实施例中，所述处理模块具体用于：
将所述芯片均匀划分为多个区域；
根据各所述区域的位置关系，设置对应的悲观量。
第三方面，本申请提供一种电子设备，包括：处理器，以及与所述处理器通信连接的存储器；
所述存储器存储计算机指令；
所述处理器执行所述存储器存储的计算机指令，以实现第一方面涉及的方法。
第四方面，本申请提供一种计算机可读存储介质，所述计算机可读存储介质中存储有计算机指令，所述计算机指令被处理器执行时用于实现第一方面涉及的方法。
本申请提供的在物理设计前期检测动态电压降的方法及相关设备中，在芯片物理实现的初期，电子设备根据芯片中设置的各元器件在其对应的工作条件下产生的峰值电流、峰值电流产生的概率和各元器件所处区域的悲观量，确定芯片中各区域的预测峰值电流，以实现对芯片的动态电压降风险进行分析检测，以使工作人员根据分析结果进行对应的风险预防措施，缩短了芯片检测及芯片检测前准备阶段的时间成本，且提前进行对应的应对措施，避免芯片物理实现后期投入巨量人力及时间成本进行修复，提高了芯片动态电压降的分析效率，有助于提高芯片物理实现的准确度。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本申请的实施例，并与说明书一起用于解释本申请的原理。
图1为本申请一些实施例提供的一种在物理设计前期检测动态电压降的方法的流程示意图；
图2为本申请另一些实施例提供的一种在物理设计前期检测动态电压降的方法的流程示意图；
图3为本申请一些实施例提供的一种芯片对应的基本数据库的生成方法的流程示意图；
图4为本申请一些实施例提供的一种区域悲观量设置方法的流程示意；
图5为本申请一些实施例提供的一种区域划分示意图；
图6为本申请一些实施例提供的一种在物理设计前期检测动态电压降的装置的结构示意图；
图7为本申请一些实施例提供的一种电子设备的结构示意图。
通过上述附图，已示出本申请明确的实施例，后文中将有更详细的描述。这些附图和文字描述并不是为了通过任何方式限制本申请构思的范围，而是通过参考特定实施例为本领域技术人员说明本申请的概念。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本申请实施例中使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本发明。在本申请实施例中所使用的单数形式的“一种”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。
还需要说明的是，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的商品或者系统不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种商品或者系统所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括要素的商品或者系统中还存在另外的相同要素。
随着芯片应用场景不断增加，芯片(类似cpu、gpu这类高速芯片)设计在PPA(Performance，Power，Area)上的要求越加严格，芯片的动态电压降(dynamic IR drop)是影响芯片生产质量的关键因素。
其中，芯片的动态电压降是芯片中各逻辑门获得的信号从逻辑门前端传到后端时产生信号翻转的时候产生的电流以及其对应的电阻的乘积，在芯片设计的物理实现中，每个逻辑门有其自身对应的允许电压降范围，超出该允许电压降范围会影响其输出端电连接的逻辑门的运行，导致芯片的时序等收敛条件无法收敛。
因此，需要检测出芯片中可能存在超出电压降范围的情况，并采取对应的措施来规避逻辑门动态电压降超出电压降范围的情况，来提高芯片生产的准确性。
但是，在现有技术中，芯片动态电压降的检测需要在芯片的物理实现结束之后才可以进行，而芯片的物理实现是芯片生产的多个环节中比较靠后的环节，在芯片的物理实现完成之前，物理设计团队需要完成多阶段、多版本、多方案的设计任务，团队中各设计者所负责的设计任务难易程度、进度等要求都参差不齐，无法快速环境借助目前业界分析工具进行仿真。
在芯片设计过程中，多采用top partition的方式将设计分为多个子系统进行独立设计，子系统借助现有的分析工具仿真结果与芯片整体处于展平状态下进行分析存在较大的差异，且仿真结果不具备多版本通用性，多次的芯片仿真大大的增加了子系统设计人员的时间成本。
在芯片的仿真过程中，若检测到芯片中存在的问题时，需要进行对应的解决措施，包括但不限于部分或全部芯片的重新设计、芯片的再生产，上述解决措施均需要时间成本。
由于芯片的截止时间的限制，因此在芯片的开发周期中，在芯片设计周期的后期才发现并解决问题，会导致实际应用于解决问题的时间短，从而影响项目进度，不利于提高芯片最终设计质量。
为了解决上述问题，本申请提供一种在物理设计前期检测动态电压降的方法及相关设备。本申请的技术构思是：在芯片的物理实现前期，确定芯片中元器件的分布情况后，即可根据各元器件在其对应的工作条件下产生的峰值电流、峰值电流产生的概率和各元器件所处区域的悲观量，确定芯片中各区域的预测峰值电流，以实现对芯片的动态电压降风险进行分析检测，以使工作人员根据分析结果进行对应的风险预防措施，缩短了芯片检测及芯片检测前准备阶段的时间成本，且提前进行对应的应对措施，避免芯片物理实现后期投入巨量人力及时间成本进行修复，提高了芯片动态电压降的分析效率，有助于提高芯片物理实现的准确度。
下面以具体地实施例对本申请的技术方案进行详细说明。下面这几个具体的实施例可以相互结合，对于相同或相似的概念或过程可能在某些实施例不再赘述。
本申请中，以电子设备为执行主体，执行如下实施例中涉及的方法。具体地，该执行主体可以为电子设备的硬件装置，或者为电子设备中实现下述实施例的软件应用，或者为安装有实现下述实施例的软件应用的计算机可读存储介质，或者为实现下述实施例的软件应用的代码。
图1为本申请一些实施例提供的一种在物理设计前期检测动态电压降的方法的流程示意图，如图1所示，该方法包括：
S101、获取芯片对应的基本数据库和芯片中多个区域对应的悲观量。
电子设备按照预设区域划分规则，将芯片的整体区域划分成多个区域，在每个区域中，包括多个元器件电连接后组成的电路结构。
在一实施例中，按照预设规则图形对芯片的整体区域进行划分，且各区域不重叠；
在另一实施例中，按照多个元器件组成的功能模块进行划分。
在本实施例中，不对区域划分规则做具体限定。
根据各元器件的位置及其与其他元器件的连接关系，可确定各元器件的工作条件。
基本数据库包括芯片中各元器件在其对应的工作条件下产生的峰值电流、以及产生峰值电流的概率。
针对芯片中划分的各区域，确定该区域中元器件组成的集成电路产生峰值电流的可能性，以确定该区域对应的悲观量。该悲观量用于表示该区域中集成电路产生其对应的峰值电流的可能情况。
S102、针对各区域，根据区域中各元器件的峰值电流及对应的概率、区域对应的悲观量，确定区域对应的预测峰值电流。
针对各区域，根据各元器件的工作条件在其所处的芯片的基本数据库中确定该元器件在该工作条件下可产生的峰值电流以及产生该峰值电流的概率。
根据各区域中的多个元器件的峰值电流以及产生该峰值电流的概率，以及该区域的悲观量，计算该区域中各元器件运行时可产生的最大电流，将其确定为该区域对应的预测峰值电流。
S103、根据各区域对应的预测峰值电流，确定芯片的电压降风险区域，以进行对应的风险预防措施。
根据各区域预测的峰值电流和各区域对应的峰值电流阈值，确定芯片中存在电压降风险的区域，以使芯片开发人员对电压降风险区域进行对应的风险规避设计，并根据该风险规避设计完成芯片的物理实现，以保障芯片不受电压降的影响正常运行。
在一实施例中，通过降低电压降风险区域内元器件的密度，来减少该电压降风险区域内同时翻转电平的元器件的数量，以减小该区域内的元器件进行电平翻转所需的电流值，来降低动态电压降。例如：通过在后端物理实现工具中设置各电压降风险区域对应的逻辑器件数量阈值，并利用后端物理实现工具对芯片中各元器件进行重新排布，来降低电压降风险区域内的元器件的密度。
在另一实施例中，通过在电压降风险区域中增加作为电容器的逻辑器件，将该逻辑器件与该区域内串联的多个元器件并联，利用其储能功能，来降低电压变化率，以实现降低动态电压降的效果。此外，作为电容器的逻辑器件的设置，占用设置元器件的空间，也会达到减小该电压降风险区域内元器件的密度，从而达到降低动态电压降的效果。
在另一实施例中，通过对元器件的电源网络中的线加粗加密来减小电压降风险区域内的电阻值，从而降低动态电压降。
在上述技术方案中，在芯片的物理实现前期，确定芯片中元器件的分布情况后，根据各元器件在其对应的工作条件下产生的峰值电流、峰值电流产生的概率和各元器件所处区域的悲观量，确定芯片中各区域的预测峰值电流，以实现对芯片的动态电压降风险进行分析检测，以使工作人员根据分析结果进行对应的风险预防措施，缩短了芯片检测及芯片检测前准备阶段的时间成本，且提前进行对应的应对措施，避免芯片物理实现后期投入巨量人力及时间成本进行修复，提高了芯片动态电压降的分析效率，有助于提高芯片物理实现的准确度。
图2为本申请另一些实施例提供的一种在物理设计前期检测动态电压降的方法的流程示意图，如图2所示，方法包括：
S201、获取芯片对应的基本数据库和芯片中多个区域对应的悲观量。
电子设备按照预设区域划分规则，将芯片的整体区域划分成多个区域，在每个区域中，包括多个元器件电连接后组成的电路结构。
在一实施例中，按照预设规则图形对芯片的整体区域进行划分，且各区域不重叠；
在另一实施例中，按照多个元器件组成的功能模块进行划分。
在本实施例中，不对区域划分规则做具体限定。
根据各元器件的位置及其与其他元器件的连接关系，可确定各元器件的工作条件。
基本数据库包括芯片中各元器件在其对应的工作条件下产生的峰值电流、以及产生峰值电流的概率。
针对芯片中划分的各区域，确定该区域中元器件组成的集成电路产生峰值电流的可能性，以确定该区域对应的悲观量。该悲观量用于表示该区域中集成电路产生其对应的峰值电流的可能情况。
S202、针对各区域，根据区域中各元器件的峰值电流及对应的概率、区域的悲观量和区域峰值电流预测公式，计算区域对应的预测峰值电流。
其中，区域峰值电流预测公式包括：
ITj＝(∑i(IDi×pi))×DEj,
其中，ITj表示第j个区域的预测峰值电流，
IDi表示区域中的第i个元器件的峰值电流，
pi表示第i个元器件产生峰值电流的概率，
DEj表示第j个区域的悲观量。
S203、将预测峰值电流大于风险阈值的区域确定为芯片的电压降风险区域。
在一实施例中，风险阈值为各区域对应的预测峰值电流的平均值。
技术人员在确定电压降风险区域后，根据电压降风险阈值内的电路结构和该区域内的峰值电流的产生情况进行分析，以判断该区域内的电路排布情况是否合理，并根据该电路排布情况进行对应的预防措施，以降低该区域在运行过程中可产生的动态电压降。
下面对芯片对应的基本数据库生成过程进行解释。
图3为本申请一些实施例提供的一种芯片对应的基本数据库的生成方法的流程示意图，如图3所示，芯片对应的基础数据库的生成方法包括：
S301、获取各元器件的工作条件。
在一实施例中，元器件包括逻辑门和与逻辑门电连接的基本电路元器件。
则元器件的工作条件包括电平转换时间和负载量。
其中，电平转换时间为逻辑门的输出信号从高电平跳转至低电平、或者从低电平跳转为高电平的信号翻转时间(slew)。
负载量为该逻辑门的电连接的电路结构所产生的负载量(loads)。
S302、从标准单元库中获取各元器件在对应的工作条件下运行时产生的峰值电流。
标准单元库储存不同的电平转换时间、不同负载量、以及各元器件在不同的电平转换时间和不同负载量的工作条件下运行对应产生的峰值电流的映射关系。
该标准单元库是从元器件生产商提供的文件中获取的。
S303、根据各元器件的历史运行数据，确定各元器件产生对应的峰值电流的概率。
在确定各元器件产生对应的峰值电流的概率时，电子设备根据各元器件的历史运行数据，统计该元器件在对应的工作条件下产生峰值电流的次数，将该次数与历史运行数据中运行总次数的比值确定为该元器件产生对应的峰值电流的概率。
S304、构建各元器件在对应的工作条件下的峰值电流和概率的映射关系，并储存在芯片对应的基本数据库中。
在上述技术方案中，电子设备在芯片物理实现的前期即可根据芯片中布局的各元器件的标准参数，对芯片中各区域的峰值电流的产生情况进行计算，以自动对芯片中各区域的动态电压降的风险情况进行分析，且分析的步骤简单，无需技术人员投入太多的精力，以缩短芯片开发生产过程中对芯片检测分析的时间，从而缩短了芯片设计迭代的时间。
图4为本申请一些实施例提供的一种区域悲观量设置方法的流程示意图，如图4所示，区域悲观量设置方法包括：
S401、将芯片均匀划分为多个区域。
电子设备按照预设规则图形将芯片进行划分，以将该芯片的整体区域划分为多个区域。
其中，各区域的大小相同，且互不重叠。
在一实施例中，该预设规则图形为矩形，芯片划分的多个矩形区域的长相同，宽相同。
图5为本申请根据一示例性实施例提供的芯片区域划分示意图，如图所示，根据预设矩形区域的尺寸数据，将芯片整体区域按照n行m列进行划分，获得n×m个矩形区域，各矩形区域的尺寸相同。
在各矩形区域中，包含不同的元器件，不同的元器件构建不同的集成电路。
在不同的矩形区域中，即使元器件的型号相同，其所处的电路结构不同，其所处的工作条件也不相同。
即各元器件的输入端电连接的电路结构、输出端电连接的电路结构不完全相同，获得的电信号也不完全相同，获得电信号的时刻与时序也不完全相同，因此各元器件的工作条件不完全相同。
S402、根据各区域的位置关系，设置对应的悲观量。
在大部分设计在靠近端口的位置出现风险的概率远大于中间位置，因此需要结合区域分布的不同位置进行对应悲观量的设置。
其中，端口位于芯片的边缘，区域越靠近端口，悲观量越大。
在上述技术方案中，电子设备根据各区域位置的不同，设置对应的悲观量，以在计算各区域的峰值电流时更符合实际情况，保障了计算的准确性，有助于电子设备更准确地分析各区域的峰值电流的产生情况，以更准确地确定芯片中的电压降风险区域，保障芯片在后续生产过程中的生产质量。
下面对本申请提供的在物理设计前期检测动态电压降的具体过程进行详细解释：
在芯片的物理设计前期，电子设备已实现对该芯片内各元器件的分布情况进行初步设计，确定各元器件的位置信息和该元器件的属性信息。
电子设备根据该芯片的尺寸对芯片进行区域均匀划分，获得多个区域，各区域的尺寸相同，每个区域内包括多个元器件。
电子设备根据各区域的位置，设定各区域对应的悲观量。其中，区域越靠近端口的位置，该区域的悲观量越大。
电子设备利用后端物理实现工具对芯片中各元器件的工作条件进行提取，该工作条件包括信号翻转时间(slew)和负载量(loads)，并根据芯片区域的划分情况和各元器件在芯片中的位置，确定各区域内多个元器件的工作条件。
此外，电子设备还根据各元器件的历史运行数据或者专家经验，确定各元器件产生峰值电流的概率。
电子设备针对各区域及各区域内的元器件，确定该区域的预测峰值电流。例如：当该区域中包括三个元器件A、B、C，元器件A产生峰值电流的为IT＝(pA×IA+pB×IB+pC×IC)×DE，其中，IA、IB、IC分别表示该区域内元器件A、B、C的峰值电流，pA、pB、pC分别表示该区域内元器件A、B、C产生峰值电流的概率，DE表示该区域对应的悲观量，IT表示该区域的预测峰值电流。
电子设备计算各区域的预测峰值电流的均值，作为芯片的风险阈值，以此确定预测峰值电流大于风险阈值的区域为电压降风险区域。
针对电压降风险区域，可通过在后端物理实现工具中设置该区域内元器件的密度阈值、在该区域内增加作为电容器的逻辑器件、或者降低该区域内的电阻值来进行对应的风险预防措施，以降低电压降风线阈值产生动态电压降的风险。
下面为电子设备在使用本申请提供的在物理设计前期检测动态电压降的方法前后，该芯片动态电压降的分布情况。其中，表1为未使用本申请提供的方法时芯片的动态电压降分布情况，表2为使用本申请提供的方法后芯片的动态电压降分布情况。
表1
| 动态电压降范围(mV) | 区域数量(个) |
| >248.28 | 0 |
| 217.92～248.28 | 59 |
| 187.57～217.92 | 57 |
| 157.21～187.57 | 94 |
| 126.86～157.21 | 480 |
| 96.50～126.86 | 9495 |
| 66.14～96.50 | 177668 |
| 35.79～66.14 | 771357 |
| 5.43～35.79 | 106037 |
表2
| 动态电压降范围(mV) | 区域数量(个) |
| >248.28 | 0 |
| 217.92～248.28 | 12 |
| 187.57～217.92 | 72 |
| 157.21～187.57 | 75 |
| 126.86～157.21 | 285 |
| 96.50～126.86 | 6126 |
| 66.14～96.50 | 157383 |
| 35.79～66.14 | 785748 |
| 5.43～35.79 | 115546 |
上述表格表示芯片中峰值电流处于各动态电压降范围内区域的数量，若将125mV作为动态电压降阈值，则表1中大于该动态电压降阈值的区域的数量大于表2中的数量，实现在物理设计前期对动态电压降的预防。
图6为本申请根据一实施例提供的在物理设计前期检测动态电压降的装置的结构示意图，如图6所示，该在物理设计前期检测动态电压降的装置500包括获取模块501和处理模块502。
获取模块501，用于获取芯片对应的基本数据库和芯片中多个区域对应的悲观量，基本数据库包括芯片中各元器件在其对应的工作条件下产生的峰值电流、以及产生峰值电流的概率，各区域包括多个元器件。
处理模块502，用于针对各区域，根据区域中各元器件的峰值电流及对应的概率、区域对应的悲观量，确定区域对应的预测峰值电流。
处理模块502还用于根据各区域对应的预测峰值电流，确定芯片的电压降风险区域，以进行对应的风险预防措施。
在一可行实施例中，处理模块502具体用于：
针对各区域，根据区域中各元器件的峰值电流及对应的概率、区域的悲观量和区域峰值电流预测公式，计算区域对应的预测峰值电流；
区域峰值电流预测公式包括：
ITj＝(∑i(IDi×pi))×DEj,
其中，ITj表示第j个区域的预测峰值电流，
IDi表示区域中的第i个元器件的峰值电流，
pi表示第i个元器件产生峰值电流的概率，
DEj表示第j个区域的悲观量。
在一可行实施例中，处理模块502具体用于：
将预测峰值电流大于风险阈值的区域确定为芯片的电压降风险区域。
在一可行实施例中，处理模块502具体用于：
将各区域对应的预测峰值电流的平均值确定为风险阈值。
在一可行实施例中，处理模块502具体用于：
获取各元器件的工作条件，工作条件包括电平转换时间和负载量；
从标准单元库中获取各元器件在对应的工作条件下运行时产生的峰值电流，标准单元库储存不同的电平转换时间、不同负载量、以及各元器件在不同的电平转换时间和不同负载量的工作条件下运行对应产生的峰值电流的映射关系；
根据各元器件的历史运行数据，确定各元器件产生对应的峰值电流的概率；
构建各元器件在对应的工作条件下的峰值电流和概率的映射关系，并储存在芯片对应的基本数据库中。
在一可行实施例中，处理模块502具体用于：
将芯片均匀划分为多个区域；
根据各区域的位置关系，设置对应的悲观量。
图7为本申请根据一实施例提供的电子设备的结构示意图。
在该结构示意图中，电子设备600包括存储器601和处理器602。
存储器601用于存储处理器可执行的计算机指令。
该存储器601可能包含高速随机存取存储器(Random Access Memory，RAM)，也可能还包括非易失性存储(Non-Volatile Memory，NVM)，例如至少一个磁盘存储器，还可以为U盘、移动硬盘、只读存储器、磁盘或光盘等。
处理器602在执行计算机指令时实现上述实施例中以电子设备为执行主体的在物理设计前期检测动态电压降的方法中的各个步骤。具体可以参见前述方法实施例中的相关描述。
该处理器602可以是中央处理单元(Central Processing Unit，CPU)，还可以是其他通用处理器、数字信号处理器(Digital Signal Processor，DSP)、专用集成电路(Application Specific Integrated Circuit，ASIC)等。
其中，通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等。结合发明所公开的方法的步骤可以直接体现为硬件处理器执行完成，或者用处理器中的硬件及软件模块组合执行完成。
可选地，上述存储器601既可以是独立的，也可以跟处理器602集成在一起。
当存储器601独立设置时，该电子设备600还包括总线，用于连接存储器601和处理器602。该总线可以是工业标准体系结构(Industry Standard Architecture，ISA)总线、外部设备互连(Peripheral Component Interconnect，PCI)总线或扩展工业标准体系结构(Extended Industry Standard Architecture，EISA)总线等。
总线可以分为地址总线、数据总线、控制总线等。为便于表示，本申请附图中的总线并不限定仅有一根总线或一种类型的总线。
本申请实施例还提供一种计算机可读存储介质，计算机可读存储介质中存储有计算机指令，当处理器执行计算机指令时，实现上述实施例中在物理设计前期检测动态电压降的方法中的各个步骤。
本申请实施例还提供一种计算机程序产品，包括计算机指令，该计算机指令被处理器执行时实现上述实施例中在物理设计前期检测动态电压降的方法中的各个步骤。
本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本申请的其它实施方案。本申请旨在涵盖本申请的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本申请的一般性原理并包括本申请未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本申请的真正范围和精神由下面的权利要求书指出。
应当理解的是，本申请并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本申请的范围仅由所附的权利要求书来限制。
Claims (8)
1.一种在物理设计前期检测动态电压降的方法，其特征在于，包括：
获取芯片对应的基本数据库和所述芯片中多个区域对应的悲观量，所述基本数据库包括所述芯片中各元器件在其对应的工作条件下产生的峰值电流、以及产生所述峰值电流的概率，各所述区域包括多个元器件，所述悲观量表征区域中集成电路产生峰值电流的概率，所述峰值电流的概率是在对应的工作条件下产生的峰值电流的次数与历史运行总次数的比值，所述工作条件包括电平转换时间和负载量；
针对各区域，根据所述区域中各元器件的峰值电流及对应的概率、所述区域对应的悲观量，确定所述区域对应的预测峰值电流，所述区域对应的预测峰值电流是所述区域对应的悲观量与所述区域中第一参数值的乘积，所述第一参数值为各个元器件的峰值电流与对应概率乘积之和；
根据各区域对应的预测峰值电流，确定所述芯片的电压降风险区域，以进行对应的风险预防措施。
2.根据权利要求1所述的方法，其特征在于，根据各区域对应的预测峰值电流，确定所述芯片的电压降风险区域，包括：
将预测峰值电流大于风险阈值的区域确定为所述芯片的电压降风险区域。
3.根据权利要求2所述的方法，其特征在于，将预测峰值电流大于风险阈值的区域确定为所述芯片的风险区域之前，方法还包括：
将各区域对应的预测峰值电流的平均值确定为所述风险阈值。
4.根据权利要求1所述的方法，其特征在于，获取芯片对应的基本数据库之前，所述方法还包括：
获取各所述元器件的工作条件；
从标准单元库中获取各所述元器件在对应的工作条件下运行时产生的峰值电流，所述标准单元库储存不同的电平转换时间、不同负载量、以及各所述元器件在不同的电平转换时间和不同负载量的工作条件下运行对应产生的峰值电流的映射关系；
根据各所述元器件的历史运行数据，确定各所述元器件产生对应的峰值电流的概率；
构建各所述元器件在对应的工作条件下的峰值电流和概率的映射关系，并储存在所述芯片对应的基本数据库中。
5.根据权利要求1或4所述的方法，其特征在于，获取所述芯片中多个区域对应的悲观量之前，所述方法还包括：
将所述芯片均匀划分为多个区域；
根据各所述区域的位置关系，设置对应的悲观量。
6.一种在物理设计前期检测动态电压降的装置，其特征在于，包括：
获取模块，用于获取芯片对应的基本数据库和所述芯片中多个区域对应的悲观量，所述基本数据库包括所述芯片中各元器件在其对应的工作条件下产生的峰值电流、以及产生所述峰值电流的概率，各所述区域包括多个元器件，所述悲观量表征区域中集成电路产生峰值电流的概率，所述峰值电流的概率是在对应的工作条件下产生的峰值电流的次数与历史运行总次数的比值，所述工作条件包括电平转换时间和负载量；
处理模块，用于针对各区域，根据所述区域中各元器件的峰值电流及对应的概率、所述区域对应的悲观量，确定所述区域对应的预测峰值电流，所述区域对应的预测峰值电流是所述区域对应的悲观量与所述区域中第一参数值的乘积，所述第一参数值为各个元器件的峰值电流与对应概率乘积之和；
所述处理模块还用于根据各区域对应的预测峰值电流，确定所述芯片的电压降风险区域，以进行对应的风险预防措施。
7.一种电子设备，其特征在于，包括：处理器，以及与所述处理器通信连接的存储器；
所述存储器存储计算机指令；
所述处理器执行所述存储器存储的计算机指令，以实现如权利要求1至5中任一项所述的方法。
8.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质中存储有计算机指令，所述计算机指令被处理器执行时用于实现如权利要求1至5中任一项所述的方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311160257.9A CN117195782B (zh) | 2023-09-08 | 2023-09-08 | 在物理设计前期检测动态电压降的方法及相关设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311160257.9A CN117195782B (zh) | 2023-09-08 | 2023-09-08 | 在物理设计前期检测动态电压降的方法及相关设备 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN117195782A CN117195782A (zh) | 2023-12-08 |
| CN117195782B true CN117195782B (zh) | 2024-05-07 |
Family
ID=88997386
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311160257.9A Active CN117195782B (zh) | 2023-09-08 | 2023-09-08 | 在物理设计前期检测动态电压降的方法及相关设备 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117195782B (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5933358A (en) * | 1997-09-30 | 1999-08-03 | Synopsys, Inc. | Method and system of performing voltage drop analysis for power supply networks of VLSI circuits |
| US8392862B1 (en) * | 2006-01-23 | 2013-03-05 | Synopsys, Inc. | Structures and methods for optimizing power consumption in an integrated chip design |
| CN105740564A (zh) * | 2016-02-15 | 2016-07-06 | 中国工程物理研究院电子工程研究所 | 一种soimos管剂量率辐射spice宏模型建模法 |
| CN113820534A (zh) * | 2021-09-22 | 2021-12-21 | 苏州锴威特半导体股份有限公司 | 一种峰值电流测试与修正方法及控制电路 |
| CN116245060A (zh) * | 2021-12-31 | 2023-06-09 | 海光信息技术股份有限公司 | 数字电路的分析方法、装置、电子设备、存储介质 |
| CN116702684A (zh) * | 2023-05-15 | 2023-09-05 | 西安电子科技大学广州研究院 | 一种电压降修复方法、装置、设备及存储介质 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11301608B2 (en) * | 2020-01-17 | 2022-04-12 | Ansys, Inc. | Layout-based side-channel emission analysis |
-
2023
- 2023-09-08 CN CN202311160257.9A patent/CN117195782B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5933358A (en) * | 1997-09-30 | 1999-08-03 | Synopsys, Inc. | Method and system of performing voltage drop analysis for power supply networks of VLSI circuits |
| US8392862B1 (en) * | 2006-01-23 | 2013-03-05 | Synopsys, Inc. | Structures and methods for optimizing power consumption in an integrated chip design |
| CN105740564A (zh) * | 2016-02-15 | 2016-07-06 | 中国工程物理研究院电子工程研究所 | 一种soimos管剂量率辐射spice宏模型建模法 |
| CN113820534A (zh) * | 2021-09-22 | 2021-12-21 | 苏州锴威特半导体股份有限公司 | 一种峰值电流测试与修正方法及控制电路 |
| CN116245060A (zh) * | 2021-12-31 | 2023-06-09 | 海光信息技术股份有限公司 | 数字电路的分析方法、装置、电子设备、存储介质 |
| CN116702684A (zh) * | 2023-05-15 | 2023-09-05 | 西安电子科技大学广州研究院 | 一种电压降修复方法、装置、设备及存储介质 |
Non-Patent Citations (4)
| Title |
|---|
| "7nm工艺ARM的CPU静态时序分析优化设计";陈禹潼;《中国优秀硕士学位论文全文数据库（信息科技辑）》;20220415;第1-99页 * |
| "Spatial and temporal scheduling of clock arrival times for IR hot-spot mitigation, reformulation of peak current reduction";Bhoopal Gunna 等;Bhoopal Gunna 等;20170814;第1-6页 * |
| "动车组总配电盘试验检测技术研究";邱文杰 等;《计算机测量与控制》;20181031;第26卷(第26期);第43-48页 * |
| 高性能显卡设计中的峰值电流控制技术;王海波;耿相铭;;电子世界;20140930(18);全文 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN117195782A (zh) | 2023-12-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7324363B2 (en) | SPICE optimized for arrays | |
| US6735742B2 (en) | Method for optimizing a cell layout using parameterizable cells and cell configuration data | |
| CN104063559A (zh) | 大规模集成电路分布计算的布局合法化方法及其系统 | |
| CN101539958A (zh) | 一种标准单元库和集成电路的设计方法和装置 | |
| US20030212538A1 (en) | Method for full-chip vectorless dynamic IR and timing impact analysis in IC designs | |
| CN115270687A (zh) | 芯片布局方法、装置、设备及存储介质 | |
| US20120010829A1 (en) | Fault diagnosis method, fault diagnosis apparatus, and computer-readable storage medium | |
| Sadeghian et al. | A clustering-based approach for wind farm placement in radial distribution systems considering wake effect and a time-acceleration constraint | |
| CN117195782B (zh) | 在物理设计前期检测动态电压降的方法及相关设备 | |
| CN116245060A (zh) | 数字电路的分析方法、装置、电子设备、存储介质 | |
| CN104598352A (zh) | 一种用于sram型fpga的快速可靠性评估方法 | |
| CN118159975A (zh) | 用于设计布局的方法、装置、设备、介质以及程序产品 | |
| CN113051859B (zh) | 用于设计上下文感知电路的方法 | |
| CN108089624B (zh) | 芯片内部动态压降补偿方法和装置 | |
| US7539964B2 (en) | Cell placement taking into account consumed current amount | |
| CN116644708B (zh) | 布局布线优化方法、装置、计算机设备和存储介质 | |
| CN112818632A (zh) | 芯片的图形密度的分析方法、装置及电子设备 | |
| CN117217733A (zh) | 一种基于维修相关性的轴承组合机会维修决策方法及系统 | |
| US20230010661A1 (en) | Method and apparatus of designing integrated circuit | |
| CN112257384B (zh) | 标准单元的检测方法 | |
| WO2010036582A1 (en) | System and method of connecting a macro cell to a system power supply | |
| US20120198401A1 (en) | Apparatus and method of supporting design of semiconductor device | |
| CN106610468B (zh) | 扫描链、扫描链构建方法及装置 | |
| CN115859902B (zh) | 一种基于D-tree虚拟时钟结构的时钟树生长方法 | |
| CN112800706B (zh) | 一种快速查找表线长模型可微化方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |