CN103974521A - 多层线路板以及其制造方法 - Google Patents

多层线路板以及其制造方法 Download PDF

Info

Publication number
CN103974521A
CN103974521A CN201310053051.6A CN201310053051A CN103974521A CN 103974521 A CN103974521 A CN 103974521A CN 201310053051 A CN201310053051 A CN 201310053051A CN 103974521 A CN103974521 A CN 103974521A
Authority
CN
China
Prior art keywords
layer
hole
silver
metal pattern
nano
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310053051.6A
Other languages
English (en)
Other versions
CN103974521B (zh
Inventor
萧世楷
萧钧鸿
徐铨良
施中山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CAREER ELECTRONIC (KUNSHAN) Co Ltd
Original Assignee
Career Technology Mfg Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Career Technology Mfg Co ltd filed Critical Career Technology Mfg Co ltd
Publication of CN103974521A publication Critical patent/CN103974521A/zh
Application granted granted Critical
Publication of CN103974521B publication Critical patent/CN103974521B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

一种多层线路板,包括线路基板、绝缘基板、第二孔洞、第一纳米银导电柱、第二纳米银导电柱、第一银浆层、第二银浆层、第一保护层以及第二保护层;线路基板包括基板层以及贴附于基板层上的金属图案层;绝缘基板位于金属图案层上,并包括黏着层、绝缘层以及第一孔洞;第一孔洞贯穿绝缘基板并暴露出金属图案层;第二孔洞位于基板层,并且暴露出金属图案层;第一纳米银导电柱填入第一孔洞中,第二纳米银导电柱填入第二孔洞中;第一银浆层覆盖在绝缘层上,第二银浆层覆盖在基板层上;第一保护层覆盖第一银浆层,第二保护层覆盖第二银浆层。本发明用第一银浆层、第二银浆层形成多层线路板,降低多层板的层数,进而减少厚度,达到产品薄型化的目的。

Description

多层线路板以及其制造方法
技术领域
本发明涉及一种线路板以及其制程方法,且特别涉及一种多层线路板以及其制造方法。
背景技术
一般而言,多层线路板的制造过程包括,先将单层板或双层板进行堆栈黏合以形成多层板。再对多层板进行蚀刻工艺以形成多层线路板。单层板的结构包括一金属层、一绝缘层以及一黏着层,而双层板的结构包括两金属层、一绝缘层以及一黏着层。然而,利用单层板与双层板堆栈黏合所形成的多层板会具有较大的厚度,使得所形成的多层线路板无法具有薄型化的特性。
发明内容
本发明提供一种多层线路板,其可以达到产品薄型化的需求。
本发明提供一种多层线路板的制造方法,其用来制造上述多层线路板。
本发明提供一种多层线路板,此多层线路板包括线路基板、绝缘基板、第二孔洞、第一纳米银导电柱、第二纳米银导电柱、第一银浆层、第二银浆层、第一保护层以及第二保护层;线路基板包括基板层以及贴附于基板层上的金属图案层;。绝缘基板位于金属图案层上,并包括黏着层、绝缘层以及第一孔洞;黏着层贴附于金属图案层上,而绝缘层贴附于黏着层上;第一孔洞贯穿绝缘基板并暴露出金属图案层;而第一孔洞的孔径是从第一孔洞的开口向金属图案层递减;第二孔洞位于基板层,并且暴露出金属图案层;第二孔洞的孔径是从第二孔洞的开口向金属图案层递减;第一纳米银导电柱填入第一孔洞之中,而第二纳米银导电柱填入第二孔洞之中;第一银浆层覆盖绝缘层以及第一纳米银导电柱,而第二银浆层覆盖基板层以及第二纳米银导电柱;第一保护层覆盖第一银浆层,而第二保护层覆盖第二银浆层。
本发明提供一种多层线路板的制造方法:首先,提供一线路基板,其包括一基板层以及一贴附于基板层上的金属层;图案化金属层以形成一金属图案层;形成一绝缘基板于金属图案层上,其包括一黏着层、一绝缘层以及至少一第一孔洞;黏着层贴附于金属图案层上,绝缘层贴附于黏着层上。而第一孔洞贯穿绝缘基板,并暴露出金属图案层;之后,形成一第二孔洞于基板层,第二孔洞暴露出金属图案层;再来,形成第一纳米银导电柱于第一孔洞之中,并形成第二纳米银导电柱于第二孔洞之中;形成第一银浆层于绝缘层之上,并形成第二银浆层于基板层上;形成第一保护层于第一银浆层上,并形成第二保护层于第二银浆层上。
综上所述,本发明提供了一种多层线路板以及其制造方法,此多层线路板包含一线路基板、一第一纳米银导电柱、一第二纳米银导电柱、一第一银浆层以及一第二银浆层。线路基板包括基板层以及金属图案层,第一银浆层通过第一纳米银导电柱电性连接金属图案层。而第二银浆层通过第二纳米银导电柱电性连接金属图案层。第一银浆层以及第二银浆层可以用来取代单层板以及双层板的结构,以形成多层线路板的结构。如此可以降低多层板的层数,进而减少多层板的厚度,以达到产品薄型化的目的。
为使能更进一步了解本发明的特征及技术内容,请参阅以下有关本发明的详细说明与附图,但是此等说明与所附附图仅用来说明本发明,而非对本发明的保护范围作任何的限制。
附图说明
图1为本发明实施例一多层线路板的剖面示意图;
图1A至图1G为本发明实施例一多层线路板的制造流程剖面示意图;
图2A至图2B为本发明实施例二多层线路板的制造流程剖面示意图。
【主要元件附图标记说明】
1 多层线路板
100 线路基板
120、120’ 基板层
140 金属层
140’ 金属图案层
160 第二孔洞
200、200’、200” 绝缘基板
220、220’、220” 黏着层
240、240’、240” 绝缘层
260、260’ 第一孔洞
320 第一屏蔽板
322 第一镂空处
340 第二屏蔽板
342 第二镂空处
420 第一纳米银材料
422 第一纳米银导电柱
440 第二纳米银材料
442 第二纳米银导电柱
520 第一银浆层
540 第二银浆层
620 第一保护层
640 第二保护层
L 激光
具体实施方式
实施例一
图1为本发明实施例一多层线路板1的剖面示意图。请参阅图1,多层线路板1包括一线路基板100、一绝缘基板200’、一第二孔洞160、一第一纳米银导电柱422、一第二纳米银导电柱442、一第一银浆层520、一第二银浆层540、一第一保护层620以及一第二保护层640。
线路基板100包括一基板层120’以及一金属图案层140’。金属图案层140’贴附在基板层120’上,并做为多层线路板1的线路层。绝缘基板200’位于金属图案层140’上,包括一黏着层220’、一绝缘层240’以及一第一孔洞260。而黏着层220’贴附于金属图案层140’上,绝缘层240’则贴附于黏着层220’上。第一孔洞260贯穿绝缘基板200’,且此第一孔洞260暴露出位于绝缘基板200’下方的金属图案层140’。
需要说明的是,如图1所示,第一孔洞260的孔径是从第一孔洞260的开口向金属图案层140’递减。也就是说,第一孔洞260的最大孔径位在绝缘层240’的上表面,而第一孔洞260的最小孔径位在黏着层220’的下表面。详细而言,在本实施例中,第一孔洞260的最大孔径为0.2mm,最小孔径为0.1mm。然而本发明不限定第一孔洞260的形状以及孔径大小。
另外,基板层120’的材质可以是聚酰亚胺(Polyimide,PI)、聚对苯二甲酸乙二酯(Polyethylene Terephthalate,PET)、液晶高分子(Liquid Crystal polyester,LCP),或者是丙酮酸羧化酶(PyruvateCarboxylase,PC)。金属图案层140’的材质包括铜、铝或是锡。而黏着层220’的材料包括环氧树脂(Epoxy)、聚酯树脂(Polyester)或者是压克力树脂(Acrylic)。此外,基板层120’的厚度为12μm。绝缘基板200’的厚度为27μm,其中黏着层220’的厚度为15μm,绝缘层240’的厚度为12μm。
请再次参阅图1,第二孔洞160贯穿基板层120’,并且暴露出位于基板层120’上方的金属图案层140’。而第二孔洞160的孔径是从第二孔洞160的开口向金属图案层140’递减。也就是说,第二孔洞160的最大孔径位在基板层120’的下表面上,而第二孔洞160的最小孔径位在基板层120’的上表面上。详细而言,在本实施例中,第二孔洞160的最大孔径为0.2mm,最小孔径为0.1mm。然而本发明不限定第二孔洞160的形状以及孔径大小,在其他实施例中,第二孔洞160也可以只有单一孔径,而孔径大小可以是0.15-0.35mm。
如图1所示,第一纳米银导电柱422填入第一孔洞260之中,并电性连接金属图案层140’。而第二纳米银导电柱442填入第二孔洞160之中,并电性连接金属图案层140’。第一银浆层520位于绝缘层240’以及第一纳米银导电柱422之上,并覆盖绝缘层240’以及第一纳米银导电柱422。而第一银浆层520的厚度为4-12μm。第二银浆层540位于基板层120’以及第二纳米银导电柱442之上,并覆盖基板层120’以及第二纳米银导电柱442。而第二银浆层540的厚度为4-12μm。需要说明的是,第一银浆层520以及第二银浆层540可以取代一般多层线路板中的双层线路板以及单层线路板,如此可以降低多层线路板1的厚度,以达到产品薄型化的需求。
承上所述,第一银浆层520借助于第一纳米银导电柱422电性连接金属图案层140’,而第二银浆层540借助于第二纳米银导电柱442电性连接金属图案层140’。也就是说,第一银浆层520、第二银浆层540以及金属图案层140’彼此电性导通。在本实施例中,第一银浆层520以及第二银浆层540可以不具线路图案,以做为多层线路板1的接地层。然而在其他实施例中,第一银浆层520以及第二银浆层540也可以是线路图案层。也就是说,多层线路板1具有三层线路图案,且彼此之间可以通过第一纳米银导电柱422以及第二纳米银导电柱442电性连接。
请再次参阅图1,第一保护层620位于第一银浆层520上,并覆盖第一银浆层520。而第二保护层640位于第二银浆层540上,并覆盖第二银浆层540,也就是说第二银浆层540会位于第二保护层640以及基板层120之间。第一保护层620以及第二保护层640的材料可以是聚酯类或聚酰亚胺,其可保护第一银浆层520以及第二银浆层540避免刮伤,并且可以避免第一银浆层520以及第二银浆层540和其他电子元件或者是其他多层线路板电性导通。
以上所述为本发明实施例一多层线路板1的结构。接下来要介绍此多层线路板1的制造方法。图1A至图1G为本发明实施例一多层线路板1的制造流程剖面示意图。
请参阅图1A,首先提供一线路基板100,线路基板100包括一基板层120以及一金属层140。金属层140贴附在基板层120之上。请参阅图1B,之后依照用户的需求图案化金属层140以形成金属图案层140’。图案化金属层140的方法包括利用影像转移搭配化学药液的方式,在金属层140上形成线路图案。请参阅图1B以及图1C,接下来,形成一绝缘基板200’于金属图案层140’上。绝缘基板200’包括一黏着层220’、一绝缘层240’以及一第一孔洞260。第一孔洞260会贯穿黏着层220’以及绝缘层240’,并且暴露出位于黏着层220’下方的金属图案层140’。
详细而言,形成一绝缘基板200’于金属图案层140’的方法包括,提供一绝缘基板200,此绝缘基板200包括一黏着层220以及一绝缘层240,而绝缘层240贴附于黏着层220之上。之后,可以利用例如是热压合的方法将绝缘基板200贴附于金属图案层140’之上,而黏着层220贴附于金属图案层140’上。黏着层220的厚度为15μm,绝缘层240的厚度为12μm,也就是说绝缘基板200的厚度为27μm。
另外,基板层120的材质可以是聚酰亚胺(Polyimide,PI)、聚对苯二甲酸乙二酯(Polyethylene Terephthalate,PET)、液晶高分子(Liquid Crystal polyester,LCP),或者是丙酮酸羧化酶(PyruvateCarboxylase,PC)。金属层140的材质包括铜、铝或是锡。而黏着层220的材料包括环氧树脂(Epoxy)、聚酯树脂(Polyester)或者是压克力树脂(Acrylic)。
如图1B所示,之后在金属图案层140’上欲形成孔洞的位置上,利用激光L对绝缘基板200进行钻孔,以形成第一孔洞260于绝缘基板200’。如图1C所示,第一孔洞260的孔径是从第一孔洞260的开口往金属图案层140’递减。也就是说,第一孔洞260的孔径是从绝缘层240’的上表面向黏着层220’的下表面递减(如图1C所示),其最小孔径为0.1mm,而最大孔径为0.2mm。也就是说,在本实施例中,可以先将绝缘基板200贴附于金属图案层140’上,之后根据金属图案层140’欲导通的位置在绝缘基板200上形成一第一孔洞260。利用上述方法形成绝缘基板200’于金属图案层140’可以使得第一孔洞260落在比较精准的位置上。
请参阅图1C以及图1D,之后在金属图案层140’上欲钻孔的位置上,利用激光L对基板层120进行钻孔,以形成第二孔洞160于基板层120’。第二孔洞160会贯穿基板层120’,并暴露出位于基板层120’上方的金属图案层140’。而第二孔洞160的孔径是从第二孔洞160的开口往的金属图案层140’递减(如图1D所示)。也就是说,第二孔洞160的孔径是从基板层120’的上表面向基板层120’的下表面递减。而第二孔洞160的最小孔径为0.1mm,而最大孔径为0.2mm。
需要说明的是,在本实施例中,形成第一孔洞260以及第二孔洞160之后会进行清孔以及检查的步骤。清孔的步骤可以去除残留在第一孔洞260底部的部分绝缘基板200’以及在第二孔洞160底部的部分基板层120’。而清孔的步骤可包括化学药液或电浆。而检查的步骤可以确保第一孔洞260以及第二孔洞160清孔完全。如此可以维持或提升后续形成的第一纳米银导电柱422以及第二纳米银导电柱442对于金属图案层140’电性连接的质量。
请参阅图1E,接下来,分别形成第一纳米银导电柱422以及第二纳米银导电柱442于第一孔洞260以及第二孔洞160之中。形成第一纳米银导电柱422的方法包括,设置一第一屏蔽板320于绝缘层240’以及第一孔洞260之上。第一屏蔽板320具有一个第一镂空处322,且此镂空处322的面积会大于第一孔洞260的开口面积。也就是说,镂空处322会暴露出第一孔洞260。需要说明的是,本发明不限定第一孔洞260的数量。在其他实施例中,多层线路板1也可以具有多个第一孔洞260,而第一镂空处322会对应第一孔洞260的数量。
接着,如图1E所示,涂布一第一纳米银材料420于第一屏蔽板板320上,使得第一纳米银材料420填满第一孔洞260。最后,移除屏蔽板320并且固化第一纳米银材料420,以形成第一纳米银导电柱422于第一孔洞260中。固化第一纳米银材料420的方法包括以130-140℃的温度加热第一纳米银材料420大约30分钟。另外,也可以是以UV光照射第一纳米银材料420。而此第一纳米银导电柱422的电阻值≤20mΩ/square/mil。
如图1E所示,形成第二纳米银导电柱442的方法包括,设置第二屏蔽板340于基板层120’以及第二孔洞160之上。第二屏蔽板340包括第二镂空处342,且此第二镂空处342的面积会大于第二孔洞160的开口面积。也就是说第二镂空处342会暴露出位于第二屏蔽板340下方的第二孔洞160。之后,涂布一第二纳米银材料440于第二屏蔽板340上(如图1E所示),使得第二纳米银材料440填满第二孔洞160。再来,移除第二屏蔽板340,并且固化第二纳米银材料440以形成第二纳米银导电柱442。固化第二纳米银材料440的方法包括以130-140℃的温度加热第二纳米银材料440大约30分钟。另外,也可以是以UV光照射第二纳米银材料440。而此第二纳米银导电柱442的电阻值≤20mΩ/square/mil。在其他实施例中,多层线路板1也可以具有多个第二孔洞160,而第二镂空处342会对应第二孔洞160的数量。
需要说明的是,本发明不限定所述第一孔洞260、第二孔洞160、第一纳米银导电柱422以及第二纳米银导电柱442的数量,在其他实施例中,使用者可依照实际需求以及走线设计决定第一孔洞260、第二孔洞160、第一纳米银导电柱422以及第二纳米银导电柱442的数量。
另外,第一孔洞260以及第二孔洞160的孔径、深度以及形状皆会影响第一纳米银材料420以及第二纳米银材料440填入的难易度以及填充的均匀度。在本实施例中,第一孔洞260的深度即为基板层120’的厚度,也就是12μm。而第二孔洞160的深度即为黏着层220’以及绝缘层240’的厚度总合,也就是27μm。另外,第一孔洞260的开口是向金属图案层140’递减,其最小孔径为0.1mm,而最大孔径为0.2mm。第二孔洞160的开口也是向金属图案层140’递减,其最小孔径为0.1mm,而最大孔径为0.2mm。
以上所述第一孔洞260以及第二孔洞160的孔径、深度以及形状会使得第一纳米银材料420以及第二纳米银材料440可以较轻易的填满第一孔洞260以及第二孔洞160。然而本发明不以此为限。
接下来,请参阅图1F,形成一第一银浆层520于绝缘层240’以及第一纳米银导电柱422之上。而第一银浆层520的厚度为4-12μm。形成第一银浆层520的方法包括利用涂布的方式将第一银浆材料涂布于绝缘层240’以及第一纳米银导电柱422之上。之后,固化第一银浆材料,以形成第一银浆层520。固化第一银浆材料的方式包括加热第一银浆材料或者是利用UV照射第一银浆材料。另外,第一银浆层520会电性连接第一纳米银导电柱422以及金属图案层140’。
之后,形成第二银浆层540于基板层120’以及第二纳米银导电柱442之上。形成第二银浆层540的方法和形成第一银浆层520的方法相同,在此不多做赘述。而第二银浆层540的厚度为4-12μm。另外第二银浆层540会电性连接第二纳米银导电柱442以及金属图案层140’。需要说明的是,第一银浆层520以及第二银浆层540可以取代一般多层线路板中的双层线路板以及单层线路板,如此可以降低多层线路板1的厚度,以达到产品薄型化的需求。
在本实施例中,第一银浆层520以及第二银浆层540为多层线路板1的接地层。然而,在其他实施例中,可以再对第一银浆层520以及第二银浆层540进行图案化的步骤以形成第一线路图案层以及第二线路图案层。而多层线路板1为一三层线路板的结构。在此,本发明不限定第一银浆层520以及第二银浆层540的功用。
另外,第一银浆层520以及第二银浆层540的材料可以是--金属银与树脂所混合而成的黏稠状浆料。而第一纳米银材料420以及第二纳米银材料440的材料是纳米金属银与树脂所混合而成的黏稠状浆料,且此纳米金属银为小于100nm的金属银,且总固体含量为82±3%。由于第一纳米银材料420以及第二纳米银材料440为小于100nm的金属银,因此第一纳米银材料420以及第二纳米银材料440可以较轻易的填入第一孔洞260以及第二孔洞160。
值得说明的是,由于第一纳米银导电柱422与第一银浆层520以及第二纳米银导电柱442与第二银浆层540的主成分皆为银,因此当形成第一银浆层520于第一纳米银导电柱422以及形成第二银浆层540于第二纳米银导电柱442时,较不会因为材料的差异而产生电性连接或者是爆板等问题。
另外,在本实施例中,是先形成绝缘基板200’于线路基板100上,再利用激光切割形成第一孔洞260于绝缘基板200’上。这样的作法可以使得第一孔洞260落在比较精准的位置上。因此所形成的第一纳米银导电柱422会较准确的落在金属图案层140’上欲电性导通的位置上。特别是针对金属图案层140’之线路分布较密集的情况下,这样的做法可以更准确的电性连接金属图案层140’以及第一银浆层520。
请参阅图1G,接下来,形成第一保护层620于第一银浆层520之上,并形成第二保护层640于第二银浆层540之上,也就是说第二银浆层540会位于第二保护层640以及基板120之间。第一保护层620以及第二保护层640的材料可以是聚酯类树脂或聚酰亚胺,其介电系数为3.5,而绝缘阻抗为1011Ω。此外,第一保护层620以及第二保护层640可保护第一银浆层520以及第二银浆层540避免刮伤,并且可以避免第一银浆层520以及第二银浆层540和其他电子元件或者是其他多层线路板电性导通。
实施例二
图2A至2B为本发明实施例二多层线路板的制造流程剖面示意图。请参阅图2A,和前一实施例不同的是,本实施例形成绝缘基板200”于金属图案层140’的方法包括,提供一绝缘基板200”。此绝缘基板200”包括黏着层220”以及绝缘层240”,而绝缘层240”贴附于黏着层220”之上。之后,根据金属图案层140’所欲形成孔洞的位置,利用激光L在绝缘基板200”上形成一第一孔洞260’。此第一孔洞260’会贯穿绝缘基板200”,并暴露出金属图案层140’。
将绝缘基板200”贴附于金属图案层140’上,使得第一孔洞260’对应到金属图案层140’所欲形成孔洞的位置。而绝缘基板200”贴附的方式可以是利用热压合的方式。之后,利用激光L对于基板层120-’进行钻孔,以形成第二孔洞160于基板层120’。而多层线路板的其他步骤以及结构大致上和实施例一相同,在此不多做赘述。值得说明的是,在本实施例中,是先形成第一孔洞260’于绝缘基板200”上,再将绝缘基板200”贴附于线路基板100上。
综上所述,本发明提供了一种多层线路板以及其制造方法,此多层线路板包含一线路基板、一第一纳米银导电柱、一第二纳米银导电柱、一第一银浆层以及一第二银浆层。线路基板包括基板层以及金属图案层,第一银浆层、金属图案层以及第二银浆层之间会通过第一纳米银导电柱以及第二纳米银导电柱电性连接。而第一银浆层以及第二银浆层可以取代单层板以及双层板,以形成多层线路板的结构。如此可降低多层板的层数,进而减少多层板的厚度,以达到产品薄型化的目的。
以上所述仅为本发明的实施例,其并非用来限定本发明的保护范围。任何本领域普通技术人员,在不脱离本发明的精神与范围内,所作的修改及修饰的等效替换,仍为本发明的保护范围内。

Claims (15)

1.一种多层线路板,其特征在于,该多层线路板,包括:
一线路基板,包括:
一基板层;
一金属图案层,贴附于该基板层上;
一绝缘基板,位于该金属图案层上,其具有:
一黏着层,贴附于该金属图案层上;
一绝缘层,贴附于该黏着层上;
至少一第一孔洞,贯穿该绝缘基板,并暴露出该金属图案层,该第一孔洞的孔径是从该第一孔洞的开口向该金属图案层递减;
至少一第二孔洞位于该基板层,该第二孔洞暴露出金属图案层,该第二孔洞的孔径是从该第二孔洞的开口向该金属图案层递减;
至少一第一纳米银导电柱,填入该第一孔洞,并电性连接该金属图案层;
至少一第二纳米银导电柱,填入该第二孔洞并电性连接该金属图案层;
一第一银浆层,覆盖该绝缘层以及该第一纳米银导电柱,并借助于该第一纳米银导电柱电性连接该金属图案层;
一第二银浆层,覆盖该基板层以及该第二纳米银导电柱,并且借助于该第二纳米银导电柱电性连接该金属图案层;
一第一保护层覆盖该第一银浆层;以及
一第二保护层覆盖该第二银浆层。
2.如权利要求1所述的多层线路板,其特征在于,该第一孔洞的最小孔径为0.1mm,最大孔径为0.2mm。
3.如权利要求1所述的多层线路板,其特征在于,该第二孔洞的最小孔径为0.1mm,最大孔径为0.2mm。
4.如权利要求1述的多层线路板,其特征在于,该第一银浆层的厚度为4-12μm。
5.如权利要求1所述的多层线路板,其特征在于,该第二银浆层的厚度为4-12μm。
6.如权利要求1所述的多层线路板,其特征在于,该基板层的厚度为12μm。
7.如权利要求1所述的多层线路板,其特征在于,该绝缘基板的厚度为27μm,该黏着层的厚度为15μm,该绝缘层的厚度为12μm。
8.如权利要求1所述的多层线路板,其特征在于,该第一银浆层为第一线路图案层,而该第二银浆层为第二线路图案层。
9.一种多层线路板的制造方法,其特征在于,该多层线路板的制造方法包括:
提供一线路基板,该线路基板包括一基板层以及一贴附于该基板层的金属层;
图案化该金属层以形成一金属图案层;
形成一绝缘基板于该金属图案层上,该绝缘基板包括:
一黏着层,贴附于金属图案层上;
一绝缘层,贴附于该黏着层上;
至少一第一孔洞,贯穿该绝缘基板,并暴露出该金属图案层,该第一孔洞的孔径是从该第一孔洞的开口向该金属图案层递减;
形成至少一第二孔洞于该基板层,该第二孔洞暴露出该金属图案层,该第二孔洞的孔径是从该第二孔洞的开口向该金属图案层递减;
形成一第一纳米银导电柱于该第一孔洞之中;
形成一第二纳米银导电柱于该第二孔洞之中;
形成一第一银浆层于该绝缘层上,该第一银浆层电性连接该第一纳米银导电柱以及该金属图案层;
形成一第二银浆层于该基板层上,该第二银浆层电性连接该第二纳米银导电柱以及该金属图案层;
形成一第一保护层于该第一银浆层上;以及
形成一第二保护层于该第二银浆层上。
10.如权利要求9所述的多层线路板的制造方法,其特征在于,形成该第一纳米银导电柱于该第一孔洞之中的方法包括:
设置一第一屏蔽板于该绝缘层上,该第一屏蔽板具有至少一第一镂空处,该第一镂空处暴露出该第一孔洞,且该第一镂空处的面积大于该第一孔洞的开口面积;
涂布一第一纳米银材料于该第一屏蔽板上,该第一纳米银材料会填满该第一孔洞;以及
固化该第一纳米银材料。
11.如权利要求9所述的多层线路板的制造方法,其特征在于,形成该第二纳米银导电柱于该第二孔洞之中的方法包括:
设置一第二屏蔽板于该基板层上,该第二屏蔽板具有至少一第二镂空处,该第二镂空处暴露出该第二孔洞,且该些第二镂空处的面积大于该第二孔洞的开口面积;
涂布一第二纳米银材料于该第二屏蔽板上,该第二纳米银材料会填满该第二孔洞;以及
固化该第二纳米银材料。
12.如权利要求9所述的多层线路板的制造方法,其特征在于,形成该第一银浆层于该绝缘层上的方法还包括:
图案化该第一银浆层。
13.如权利要求9所述的多层线路板的制造方法,其特征在于,形成该第二银浆层于该基板层上的方法还包括:
图案化该第二银浆层。
14.如权利要求9所述的多层线路板的制造方法,其特征在于,形成一绝缘基板于金属图案层上的方法包括:
提供一绝缘基板,该绝缘基板包括该黏着层以及该绝缘层,该绝缘层贴附于该黏着层上;
将该绝缘基板贴附于该金属图案层上,该黏着层贴附于该金属图案层上;以及
形成该第一孔洞于该绝缘基板,该第一孔洞会贯穿该绝缘基板。
15.如权利要求9所述的多层线路板的制造方法,其特征在于,形成一绝缘基板于金属图案层的方法包括:
提供一绝缘基板,该绝缘基板包括该黏着层以及该绝缘层,该绝缘层贴附于该黏着层上;
形成该第一孔洞于该绝缘基板,该第一孔洞会贯穿该绝缘基板;以及
将该绝缘基板贴附于该金属图案层上,该黏着层贴附于该金属图案层上。
CN201310053051.6A 2013-02-01 2013-02-19 多层线路板以及其制造方法 Active CN103974521B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW102103973 2013-02-01
TW102103973A TWI474763B (zh) 2013-02-01 2013-02-01 多層線路板以及其製造方法

Publications (2)

Publication Number Publication Date
CN103974521A true CN103974521A (zh) 2014-08-06
CN103974521B CN103974521B (zh) 2017-08-01

Family

ID=48900591

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201310053051.6A Active CN103974521B (zh) 2013-02-01 2013-02-19 多层线路板以及其制造方法
CN 201320076299 Expired - Fee Related CN203120285U (zh) 2013-02-01 2013-02-19 多层线路板

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN 201320076299 Expired - Fee Related CN203120285U (zh) 2013-02-01 2013-02-19 多层线路板

Country Status (2)

Country Link
CN (2) CN103974521B (zh)
TW (1) TWI474763B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI474763B (zh) * 2013-02-01 2015-02-21 Career Technology Mfg Co Ltd 多層線路板以及其製造方法
CN105657979A (zh) * 2016-04-01 2016-06-08 浪潮电子信息产业股份有限公司 一种pcb板的制作方法以及一种pcb板
CN108076581A (zh) * 2016-11-17 2018-05-25 中国科学院苏州纳米技术与纳米仿生研究所 多层柔性电路板及其制备方法
TWI682532B (zh) 2019-07-04 2020-01-11 國立臺北科技大學 可扭曲發光二極體顯示模組

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002319763A (ja) * 2001-04-24 2002-10-31 Matsushita Electric Ind Co Ltd 多層配線基板、およびその製造方法
CN101547572A (zh) * 2008-03-24 2009-09-30 富士通株式会社 多层线路板、多层线路板单元和电子器件
TW200950622A (en) * 2008-05-22 2009-12-01 Unimicron Technology Corp Method for fabricating embedded circuit
CN203120285U (zh) * 2013-02-01 2013-08-07 嘉联益科技股份有限公司 多层线路板

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002319763A (ja) * 2001-04-24 2002-10-31 Matsushita Electric Ind Co Ltd 多層配線基板、およびその製造方法
CN101547572A (zh) * 2008-03-24 2009-09-30 富士通株式会社 多层线路板、多层线路板单元和电子器件
TW200950622A (en) * 2008-05-22 2009-12-01 Unimicron Technology Corp Method for fabricating embedded circuit
CN203120285U (zh) * 2013-02-01 2013-08-07 嘉联益科技股份有限公司 多层线路板

Also Published As

Publication number Publication date
CN203120285U (zh) 2013-08-07
CN103974521B (zh) 2017-08-01
TW201433224A (zh) 2014-08-16
TWI474763B (zh) 2015-02-21

Similar Documents

Publication Publication Date Title
US9402307B2 (en) Rigid-flexible substrate and method for manufacturing the same
CN106205954A (zh) 电感器及其形成方法
CN103974521A (zh) 多层线路板以及其制造方法
TWI466610B (zh) 封裝結構及其製作方法
CN110402615A (zh) 高频传输用印刷线路板
US20130118009A1 (en) Method for manufacturing printed circuit board
CN107251664A (zh) 立体电路构造体
CN104472024A (zh) 用于具有嵌入式电缆的印刷电路板的设备和方法
JP2004186645A (ja) 回路基板およびその製造方法
CN102354590B (zh) 一种精密电流感测元件及制造方法
CN105514053B (zh) 半导体封装件及其制法
CN104768318B (zh) 软硬结合电路板及其制作方法
CN103338590B (zh) 软性电路板及其制造方法
CN205093051U (zh) 部件内置基板以及通信模块
CN102905473B (zh) 电路板及电路板的制作方法
US8536459B2 (en) Coreless layer buildup structure with LGA
US9351408B2 (en) Coreless layer buildup structure with LGA and joining layer
CN107454761A (zh) 高密度增层多层板的制造方法
CN104284529B (zh) 软硬结合电路板及其制作方法
WO2011024469A1 (ja) 基板製造方法および樹脂基板
CN105188254B (zh) Hdi十层板迭构
CN207625858U (zh) 一种印刷电路板
US10869389B2 (en) Printed circuit board and method for producing the same
JP6888668B2 (ja) 配線基板および電子モジュール
CN109246925A (zh) 软硬板及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20190419

Address after: No. 18, South Jinsha River Road, Kunshan Development Zone, Jiangsu, Suzhou

Patentee after: Career Electronic (Kunshan) Co., Ltd.

Address before: Chinese Taiwan New Taipei City

Patentee before: Career Technology Mfg. Co., Ltd.