CN103972079A - 一种三维空间分布有序硅量子点的制备方法 - Google Patents

一种三维空间分布有序硅量子点的制备方法 Download PDF

Info

Publication number
CN103972079A
CN103972079A CN201410130901.2A CN201410130901A CN103972079A CN 103972079 A CN103972079 A CN 103972079A CN 201410130901 A CN201410130901 A CN 201410130901A CN 103972079 A CN103972079 A CN 103972079A
Authority
CN
China
Prior art keywords
silicon
film
preparation
quantum dot
multilayer film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410130901.2A
Other languages
English (en)
Other versions
CN103972079B (zh
Inventor
姜礼华
谭新玉
肖婷
向鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
China Three Gorges University CTGU
Original Assignee
China Three Gorges University CTGU
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by China Three Gorges University CTGU filed Critical China Three Gorges University CTGU
Priority to CN201410130901.2A priority Critical patent/CN103972079B/zh
Publication of CN103972079A publication Critical patent/CN103972079A/zh
Application granted granted Critical
Publication of CN103972079B publication Critical patent/CN103972079B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

一种三维空间分布有序硅量子点的制备方法，该方法包括以下步骤：1）配制溶液；2）制备图案化的单晶硅衬底；3）沉积氮化硅薄膜；4）沉积微晶硅薄膜；5）沉积非化学计量比碳化硅薄膜；6）制备周期性多层膜；7）在制成的周期性多层膜上按照步骤3）沉积氮化硅薄膜，制得多层膜样品；8）对步骤7）制得的多层膜样品进行高温退火处理，制得退火处理后的多层膜样品；9）进行氨气等离子体钝化处理，制得三维空间分布有序硅量子点。本发明提供的一种三维空间分布有序硅量子点的制备方法，将多层膜自组装技术和图案化单晶硅衬底技术融为一体，制备的硅量子点具有制备面积大、缺陷少、空间三维分布排列有序、成核位置和尺寸可控等特点。

Description

一种三维空间分布有序硅量子点的制备方法
技术领域
本发明涉及一种硅基半导体器件制造技术领域，尤其是一种三维空间分布有序硅量子点的制备方法。
背景技术
硅量子点由于量子限制效应特性在各种高性能微电子与光电子器件中有潜在的应用，目前规整的硅量子点制备技术已成为国际上的一个研究热点与前沿课题。研究发现，硅量子点优异的物理性能在很大程度上取决于其空间分布排列的有序性。硅量子点排列越有序，其相应的光电器件性能将越好。目前，商业化应用硅量子点所面临的主要挑战是如何制备面积大、缺陷少、空间分布排列有序、成核位置和尺寸精准可控的硅量子点阵列。空间分布排列有序硅量子点的制备既可通过多层膜结构采用S-K生长模式的自组装技术（是指采用物理或化学的方法轮流沉积限制生长层和母体基质层，最终以原位方式形成或通过退火工艺形成硅量子点的技术），也可采用纳米球形光刻技术、极端远紫外干涉光刻技术以及纳米压印光刻技术等。因S-K生长模式制备硅量子点方法简单、缺陷少，是目前普遍采用的一种硅量子点制备技术，然而，硅量子点随机分布仍然是这种方式制备硅量子点所面临的主要挑战。此外，尽管以多层膜结构通过优化各层膜厚度可以在垂直方向上能尽量控制量子点排列分布的有序性，但在水平方向上效果较差。后几种方式通过制备图案化衬底（Patterned substrate）（图案化单晶硅衬底技术一般主要利用光刻技术或离子刻蚀技术通过掩膜版首先在硅衬底上雕刻出排列规则的图形，之后采用物理或化学的方法制备硅量子点）可以在水平方向上准确控制量子点的成核位置和分布排列，这些方式被认为是未来获得空间分布有序硅量子点的最直接有效方法，然而这些方式由于受到光刻尺寸精度、化学腐蚀试剂污染以及其它自身属性的制约所制备的硅量子点一般存在尺寸大、面积小以及缺陷多等缺点。因此，在这些已有的技术基础上如何制备面积大、缺陷少、三维空间分布排列有序、成核位置和尺寸可控的硅量子点阵列对未来高性能硅基纳米光电子器件规模化应用十分重要。
发明内容
本发明所要解决的技术问题是提供一种三维空间分布有序硅量子点的制备方法，可以克服目前常用的多层膜自组装技术和图案化单晶硅衬底技术的缺陷，将多层膜自组装技术和图案化单晶硅衬底技术融为一体，简单易行，制备的硅量子点具有制备面积大、缺陷少、空间三维分布排列有序、成核位置和尺寸可控等特点，使之有利于硅基纳米材料在未来高性能光电子器件中的应用。
为解决上述技术问题，本发明所采用的技术方案是：一种三维空间分布有序硅量子点的制备方法，该方法包括以下步骤：
1）配制溶液：将氢氧化钾、去离子水和异丙醇混合后搅拌均匀配制成所需溶液；每克氢氧化钾所需去离子水和异丙醇的体积分别为0.5～0.7ml和1.5～2.1ml；
2）制备图案化的单晶硅衬底：将单晶硅基片放置于步骤1）制得的溶液中，于恒温中保持一段时间至形成图案的平均线度在100～200nm之间；
3）沉积氮化硅薄膜：采用等离子体增强化学气相沉积技术在图案化的单晶硅上制备氮化硅薄膜；
4）沉积微晶硅薄膜：采用等离子体增强化学气相沉积技术在步骤3）制备的氮化硅薄膜上沉积微晶硅薄膜；
5）沉积非化学计量比碳化硅薄膜：采用等离子体增强化学气相沉积技术在步骤4）沉积的微晶硅薄膜上沉积非化学计量比碳化硅薄膜；
6）制备周期性多层膜：重复上述步骤3）、4）和5），再次沉积氮化硅薄膜、微晶硅薄膜和非化学计量比碳化硅薄膜，循环重复次数为8～15次，制成周期性多层膜；
7）在制成的周期性多层膜上按照步骤3）沉积氮化硅薄膜，制得多层膜样品；
8）对步骤7）制得的多层膜样品进行高温退火处理，制得退火处理后的多层膜样品；
9）将步骤8）制得的退火处理后的多层膜样品放入等离子体增强化学气相沉积设备的沉积腔内进行氨气等离子体钝化处理，制得三维空间分布有序硅量子点。
所述单晶硅基片放置于35～55℃恒温水浴内保持3～7分钟，形成图案的平均线度在100～200nm之间。
步骤3）采用等离子体增强化学气相沉积技术沉积氮化硅薄膜的制备工艺参数为：射频功率45～85W，射频频率13.56MHz，基片温度200～250℃，腔体压强80～100Pa，使用氢气稀释到体积浓度为5%～10%的SiH4气体10～20sccm，纯度为99.999%的NH3气体15～20sccm，镀膜时间4～6分钟。
步骤4）采用等离子体增强化学气相沉积技术沉积微晶硅薄膜的制备工艺参数为：射频功率70～90W，射频频率13.56MHz，基片温度200～250℃，腔体压强60～85Pa，使用氢气稀释到体积浓度为5%～10%的SiH4气体10～15sccm，镀膜时间5～8分钟。
步骤5）采用等离子体增强化学气相沉积技术沉积非化学计量比碳化硅薄膜的制备工艺参数为：射频功率50～90W，射频频率13.56MHz，基片温度200～250℃，腔体压强80～100Pa，使用氢气稀释到体积浓度为5%～10%的SiH4气体15～20sccm，纯度为99.999%的CH4气体10～15sccm，镀膜时间5～8分钟。
步骤8）进行高温退火处理的退火方式为：升温前，向石英管退火炉内通入纯度为99.99%～99.999%的氮气并保持3～5分钟，氮气流量为10～20sccm，将多层膜样品置于石英舟上推入石英炉内，在氮气氛围下由室温直接升温至700～1000℃，保持15～30分钟，断开加热电源，多层膜样品于石英炉内在无任何外加冷却措施的条件下通过石英管退火炉自身散热冷却至室温。
步骤9）氨气等离子体钝化处理的工艺参数为：射频功率45～85W，射频频率13.56MHz，基片温度250～300℃，腔体压强80～100Pa，纯度为99.999%的NH3气体10～20sccm，钝化时间10～20分钟。
碳化硅薄膜的化学式为SiC，一般指满足化学计量比的SiC，即碳化硅薄膜中Si原子和C原子的个数比为1:1，而非化学计量比碳化硅薄膜化学式可写作SiCx，即碳化硅薄膜中Si原子和C原子的个数比不满足1:1，失去了化学计量比。
本发明提出的一种三维空间分布有序硅量子点的制备方法并不是简单地将目前现有的多层膜自组装技术和图案化单晶硅衬底技术进行机械组合，而是从三维空间分布有序硅量子点生长机理出发调整薄膜结构和制备工艺，并采用一种全新的结构和方法制备三维空间分布有序硅量子点。
“等离子体增强化学气相沉积技术”是本领域惯常使用的技术，其英文名称为plasma enhanced chemical vapor deposition，等离子体增强化学气相沉积（PECVD）技术的基本原理是在高频或直流电场作用下，使源气体电离形成等离子体，利用低温等离子体作为能量源，通入适量的反应气体，利用等离子体放电，使反应气体激活并使含有薄膜组成的气态物质发生化学反应，从而实现薄膜材料生长的一种新的制备技术。由于PECVD技术是通过应气体放电来制备薄膜的，有效地利用了非平衡等离子体的反应特征，从根本上改变了反应体系的能量供给方式。
“氨气等离子体钝化处理”是本领域惯常使用的技术，它主要是指通过高频或直流电场促使氨气电离，从而分解成各种含有H和N的等活性离子基团，这些活性基团可以同硅原子结合，从而有利于降低薄膜内的缺陷态，改善薄膜结构和性能。
本方法与目前现有的多层膜自组装技术和图案化单晶硅衬底技术的主要区别是：多层膜自组装技术一般主要利用各层膜厚度、薄膜应力以及界面化学环境等因素调整薄膜应力场分布和硅原子扩散系数，通过这种方法，硅原子在竖直方向上的分布排列有序性一般好于水平方向上的分布排列有序性，但这种方法由于自组装方式的限制，一般只能在短程范围内在竖直方向上尽量控制硅量子点分布排列的有序性，它的主要制备步骤是采用物理或化学的方法轮流沉积限制生长层和母体基质层，最终以原位方式形成或通过退火工艺形成硅量子点；图案化单晶硅衬底技术一般主要利用光刻技术或离子刻蚀技术通过掩膜版首先在硅衬底上雕刻出排列规则的图形，之后采用物理或化学的方法制备硅量子点，这种方法所制备的硅量子点一般在水平方向上的分布排列有序性较好，但由于受到光刻尺寸精度、化学腐蚀试剂污染以及其它自身属性的制约所制备的硅量子点一般存在密度低、尺寸大、面积小以及缺陷多等缺点；本发明在没有掩膜版的条件下首先利用化学腐蚀技术通过单晶硅衬底各向异性腐蚀的特征在硅衬底上刻蚀出形貌、线度、分布排列一致的图案，之后轮流依次沉积硅量子点的限制生长层、辅助生长层和母体基质层，其中辅助生长层不仅可以减小硅量子点的成核形成能，而且为每层硅量子点的生长提供有序生长点，同多层膜技术相比，所采用的薄膜结构完全不同，并且它能在长程范围实现硅量子点的排列分布的有序性，同图案化
硅衬底技术相比，本发明未使用掩膜版，单晶硅衬底上的图案不受人工预先设计限制，而是依靠化学腐蚀剂在单晶硅各个晶向上不同腐蚀速率的内在禀性调节图案形貌和分布。本发明可以同时在竖直方向和水平方向上于长程范围内较好地实现硅量子点的分布排列的有序性，所制备的硅量子点具有密度高、尺寸小、分布面积大以及缺陷少等优点。
本发明将多层膜自组装技术和图案化单晶硅衬底技术融为一体，利用微晶硅减小硅量子点成核形成能，在减小硅量子点成核-生长激活能的基础上为硅量子点成核提供排列有序的生长点，并采用退火和等离子体技术钝化硅量子点，通过一种全新的结构制备三维空间排列分布有序的硅量子点，从而利于硅基纳米材料在未来高性能光电子器件中的应用。制备方法简单易行，制备的硅量子点具有制备面积大、缺陷少、空间三维分布排列有序等特征。
具体实施方式
实施例1
一种三维空间分布有序硅量子点的制备方法，该方法包括以下步骤：
1）配制溶液：将氢氧化钾、去离子水和异丙醇混合后搅拌均匀配制成所需溶液；每克氢氧化钾所需去离子水和异丙醇的体积分别为0.5ml和1.5ml；
2）制备图案化的单晶硅衬底：将单晶硅基片放置于步骤1）制得的溶液中，于35℃恒温水浴内保持3分钟，形成图案的平均线度在170nm；
3）沉积氮化硅薄膜：采用等离子体增强化学气相沉积技术在图案化的单晶硅上制备氮化硅薄膜；
4）沉积微晶硅薄膜：采用等离子体增强化学气相沉积技术在步骤3）制备的氮化硅薄膜上沉积微晶硅薄膜；
5）沉积非化学计量比碳化硅薄膜：采用等离子体增强化学气相沉积技术在步骤4）沉积的微晶硅薄膜上沉积非化学计量比碳化硅薄膜；
6）制备周期性多层膜：重复上述步骤3）、4）和5），再次沉积氮化硅薄膜、微晶硅薄膜和非化学计量比碳化硅薄膜，循环重复次数为8次，制成周期性多层膜；
7）在制成的周期性多层膜上按照步骤3）沉积氮化硅薄膜，制得多层膜样品；
8）对步骤7）制得的多层膜样品进行高温退火处理，制得退火处理后的多层膜样品；
9）将步骤8）制得的退火处理后的多层膜样品放入等离子体增强化学气相沉积设备的沉积腔内进行氨气等离子体钝化处理，制得三维空间分布有序硅量子点。
步骤3）采用等离子体增强化学气相沉积技术沉积氮化硅薄膜的制备工艺参数为：射频功率45W，射频频率13.56MHz，基片温度200℃，腔体压强80Pa，使用氢气稀释到体积浓度为5%的SiH4气体10sccm，纯度为99.999%的NH3气体15sccm，镀膜时间4分钟。
步骤4）采用等离子体增强化学气相沉积技术沉积微晶硅薄膜的制备工艺参数为：射频功率70W，射频频率13.56MHz，基片温度200℃，腔体压强60Pa，使用氢气稀释到体积浓度为5%的SiH4气体10sccm，镀膜时间5分钟。
步骤5）采用等离子体增强化学气相沉积技术沉积非化学计量比碳化硅薄膜的制备工艺参数为：射频功率50W，射频频率13.56MHz，基片温度200℃，腔体压强80Pa，使用氢气稀释到体积浓度为5%的SiH4气体15sccm，纯度为99.999%的CH4气体10sccm，镀膜时间5分钟。
步骤8）进行高温退火处理的退火方式为：升温前，向石英管退火炉内通入纯度为99.99%～99.999%的氮气并保持3分钟，氮气流量为10sccm，将多层膜样品置于石英舟上推入石英炉内，在氮气氛围下由室温直接升温至700℃，保持15分钟，断开加热电源，多层膜样品于石英炉内在无任何外加冷却措施的条件下通过石英管退火炉自身散热冷却至室温。
步骤9）氨气等离子体钝化处理的工艺参数为：射频功率45W，射频频率13.56MHz，基片温度250℃，腔体压强80Pa，纯度为99.999%的NH3气体10sccm，钝化时间10分钟。
实施例2：
一种三维空间分布有序硅量子点的制备方法，该方法包括以下步骤：
1）配制溶液：将氢氧化钾、去离子水和异丙醇混合后搅拌均匀配制成所需溶液；每克氢氧化钾所需去离子水和异丙醇的体积分别为0.5ml和1.5ml；
2）制备图案化的单晶硅衬底：将单晶硅基片放置于步骤1）制得的溶液中，于40℃恒温水浴内保持7分钟，形成图案的平均线度在200nm；
3）沉积氮化硅薄膜：采用等离子体增强化学气相沉积技术在图案化的单晶硅上制备氮化硅薄膜；
4）沉积微晶硅薄膜：采用等离子体增强化学气相沉积技术在步骤3）制备的氮化硅薄膜上沉积微晶硅薄膜；
5）沉积非化学计量比碳化硅薄膜：采用等离子体增强化学气相沉积技术在步骤4）沉积的微晶硅薄膜上沉积非化学计量比碳化硅薄膜；
6）制备周期性多层膜：重复上述步骤3）、4）和5），再次沉积氮化硅薄膜、微晶硅薄膜和非化学计量比碳化硅薄膜，循环重复次数为10次，制成周期性多层膜；
7）在制成的周期性多层膜上按照步骤3）沉积氮化硅薄膜，制得多层膜样品；
8）对步骤7）制得的多层膜样品进行高温退火处理，制得退火处理后的多层膜样品；
9）将步骤8）制得的退火处理后的多层膜样品放入等离子体增强化学气相沉积设备的沉积腔内进行氨气等离子体钝化处理，制得三维空间分布有序硅量子点。
步骤3）采用等离子体增强化学气相沉积技术沉积氮化硅薄膜的制备工艺参数为：射频功率55W，射频频率13.56MHz，基片温度200℃，腔体压强80Pa，使用氢气稀释到体积浓度为5%的SiH4气体15sccm，纯度为99.999%的NH3气体15sccm，镀膜时间4分钟。
步骤4）采用等离子体增强化学气相沉积技术沉积微晶硅薄膜的制备工艺参数为：射频功率80W，射频频率13.56MHz，基片温度200℃，腔体压强70Pa，使用氢气稀释到体积浓度为5%的SiH4气体12sccm，镀膜时间5分钟。
步骤5）采用等离子体增强化学气相沉积技术沉积非化学计量比碳化硅薄膜的制备工艺参数为：射频功率60W，射频频率13.56MHz，基片温度200℃，腔体压强85Pa，使用氢气稀释到体积浓度为5%的SiH4气体15sccm，纯度为99.999%的CH4气体12sccm，镀膜时间6分钟。
步骤8）进行高温退火处理的退火方式为：升温前，向石英管退火炉内通入纯度为99.99%～99.999%的氮气并保持3分钟，氮气流量为15sccm，将多层膜样品置于石英舟上推入石英炉内，在氮气氛围下由室温直接升温至800℃，保持20分钟，断开加热电源，多层膜样品于石英炉内在无任何外加冷却措施的条件下通过石英管退火炉自身散热冷却至室温。
步骤9）氨气等离子体钝化处理的工艺参数为：射频功率55W，射频频率13.56MHz，基片温度250℃，腔体压强80Pa，纯度为99.999%的NH3气体15sccm，钝化时间10分钟。
实施例3：
一种三维空间分布有序硅量子点的制备方法，该方法包括以下步骤：
1）配制溶液：将氢氧化钾、去离子水和异丙醇混合后搅拌均匀配制成所需溶液；每克氢氧化钾所需去离子水和异丙醇的体积分别为0.6ml和1.8ml；
2）制备图案化的单晶硅衬底：将单晶硅基片放置于步骤1）制得的溶液中，于40℃恒温水浴内保持5分钟，形成图案的平均线度在160nm；
3）沉积氮化硅薄膜：采用等离子体增强化学气相沉积技术在图案化的单晶硅上制备氮化硅薄膜；
4）沉积微晶硅薄膜：采用等离子体增强化学气相沉积技术在步骤3）制备的氮化硅薄膜上沉积微晶硅薄膜；
5）沉积非化学计量比碳化硅薄膜：采用等离子体增强化学气相沉积技术在步骤4）沉积的微晶硅薄膜上沉积非化学计量比碳化硅薄膜；
6）制备周期性多层膜：重复上述步骤3）、4）和5），再次沉积氮化硅薄膜、微晶硅薄膜和非化学计量比碳化硅薄膜，循环重复次数为12次，制成周期性多层膜；
7）在制成的周期性多层膜上按照步骤3）沉积氮化硅薄膜，制得多层膜样品；
8）对步骤7）制得的多层膜样品进行高温退火处理，制得退火处理后的多层膜样品；
9）将步骤8）制得的退火处理后的多层膜样品放入等离子体增强化学气相沉积设备的沉积腔内进行氨气等离子体钝化处理，制得三维空间分布有序硅量子点。
步骤3）采用等离子体增强化学气相沉积技术沉积氮化硅薄膜的制备工艺参数为：射频功率65W，射频频率13.56MHz，基片温度230℃，腔体压强90Pa，使用氢气稀释到体积浓度为7%的SiH4气体10sccm，纯度为99.999%的NH3气体17sccm，镀膜时间5分钟。
步骤4）采用等离子体增强化学气相沉积技术沉积微晶硅薄膜的制备工艺参数为：射频功率90W，射频频率13.56MHz，基片温度230℃，腔体压强75Pa，使用氢气稀释到体积浓度为10%的SiH4气体13sccm，镀膜时间7分钟。
步骤5）采用等离子体增强化学气相沉积技术沉积非化学计量比碳化硅薄膜的制备工艺参数为：射频功率80W，射频频率13.56MHz，基片温度230℃，腔体压强90Pa，使用氢气稀释到体积浓度为7%的SiH4气体17sccm，纯度为99.999%的CH4气体15sccm，镀膜时间7分钟。
步骤8）进行高温退火处理的退火方式为：升温前，向石英管退火炉内通入纯度为99.99%～99.999%的氮气并保持3分钟，氮气流量为15sccm，将多层膜样品置于石英舟上推入石英炉内，在氮气氛围下由室温直接升温至900℃，保持15分钟，断开加热电源，多层膜样品于石英炉内在无任何外加冷却措施的条件下通过石英管退火炉自身散热冷却至室温。
步骤9）氨气等离子体钝化处理的工艺参数为：射频功率65W，射频频率13.56MHz，基片温度270℃，腔体压强90Pa，纯度为99.999%的NH3气体20sccm，钝化时间12分钟。
实施例4：
一种三维空间分布有序硅量子点的制备方法，该方法包括以下步骤：
1）配制溶液：将氢氧化钾、去离子水和异丙醇混合后搅拌均匀配制成所需溶液；每克氢氧化钾所需去离子水和异丙醇的体积分别为0.7ml和2.1ml；
2）制备图案化的单晶硅衬底：将单晶硅基片放置于步骤1）制得的溶液中，于35℃恒温水浴内保持3分钟，形成图案的平均线度在150nm；
3）沉积氮化硅薄膜：采用等离子体增强化学气相沉积技术在图案化的单晶硅上制备氮化硅薄膜；
4）沉积微晶硅薄膜：采用等离子体增强化学气相沉积技术在步骤3）制备的氮化硅薄膜上沉积微晶硅薄膜；
5）沉积非化学计量比碳化硅薄膜：采用等离子体增强化学气相沉积技术在步骤4）沉积的微晶硅薄膜上沉积非化学计量比碳化硅薄膜；
6）制备周期性多层膜：重复上述步骤3）、4）和5），再次沉积氮化硅薄膜、微晶硅薄膜和非化学计量比碳化硅薄膜，循环重复次数为15次，制成周期性多层膜；
7）在制成的周期性多层膜上按照步骤3）沉积氮化硅薄膜，制得多层膜样品；
8）对步骤7）制得的多层膜样品进行高温退火处理，制得退火处理后的多层膜样品；
9）将步骤8）制得的退火处理后的多层膜样品放入等离子体增强化学气相沉积设备的沉积腔内进行氨气等离子体钝化处理，制得三维空间分布有序硅量子点。
步骤3）采用等离子体增强化学气相沉积技术沉积氮化硅薄膜的制备工艺参数为：射频功率75W，射频频率13.56MHz，基片温度250℃，腔体压强100Pa，使用氢气稀释到体积浓度为10%的SiH4气体10sccm，纯度为99.999%的NH3气体20sccm，镀膜时间6分钟。
步骤4）采用等离子体增强化学气相沉积技术沉积微晶硅薄膜的制备工艺参数为：射频功率80W，射频频率13.56MHz，基片温度250℃，腔体压强85Pa，使用氢气稀释到体积浓度为7%的SiH4气体15sccm，镀膜时间6分钟。
步骤5）采用等离子体增强化学气相沉积技术沉积非化学计量比碳化硅薄膜的制备工艺参数为：射频功率70W，射频频率13.56MHz，基片温度250℃，腔体压强100Pa，使用氢气稀释到体积浓度为10%的SiH4气体20sccm，纯度为99.999%的CH4气体15sccm，镀膜时间7分钟。
步骤8）进行高温退火处理的退火方式为：升温前，向石英管退火炉内通入纯度为99.99%～99.999%的氮气并保持5分钟，氮气流量为20sccm，将多层膜样品置于石英舟上推入石英炉内，在氮气氛围下由室温直接升温至1000℃，保持15分钟，断开加热电源，多层膜样品于石英炉内在无任何外加冷却措施的条件下通过石英管退火炉自身散热冷却至室温。
步骤9）氨气等离子体钝化处理的工艺参数为：射频功率75W，射频频率13.56MHz，基片温度300℃，腔体压强100Pa，纯度为99.999%的NH3气体20sccm，钝化时间15分钟。
实施例5：
一种三维空间分布有序硅量子点的制备方法，该方法包括以下步骤：
1）配制溶液：将氢氧化钾、去离子水和异丙醇混合后搅拌均匀配制成所需溶液；每克氢氧化钾所需去离子水和异丙醇的体积分别为0.7ml和1.5ml；
2）制备图案化的单晶硅衬底：将单晶硅基片放置于步骤1）制得的溶液中，于55℃恒温水浴内保持3分钟，形成图案的平均线度在100nm；
3）沉积氮化硅薄膜：采用等离子体增强化学气相沉积技术在图案化的单晶硅上制备氮化硅薄膜；
4）沉积微晶硅薄膜：采用等离子体增强化学气相沉积技术在步骤3）制备的氮化硅薄膜上沉积微晶硅薄膜；
5）沉积非化学计量比碳化硅薄膜：采用等离子体增强化学气相沉积技术在步骤4）沉积的微晶硅薄膜上沉积非化学计量比碳化硅薄膜；
6）制备周期性多层膜：重复上述步骤3）、4）和5），再次沉积氮化硅薄膜、微晶硅薄膜和非化学计量比碳化硅薄膜，循环重复次数为13次，制成周期性多层膜；
7）在制成的周期性多层膜上按照步骤3）沉积氮化硅薄膜，制得多层膜样品；
8）对步骤7）制得的多层膜样品进行高温退火处理，制得退火处理后的多层膜样品；
9）将步骤8）制得的退火处理后的多层膜样品放入等离子体增强化学气相沉积设备的沉积腔内进行氨气等离子体钝化处理，制得三维空间分布有序硅量子点。
步骤3）采用等离子体增强化学气相沉积技术沉积氮化硅薄膜的制备工艺参数为：射频功率85W，射频频率13.56MHz，基片温度220℃，腔体压强85Pa，使用氢气稀释到体积浓度为10%的SiH4气体20sccm，纯度为99.999%的NH3气体18sccm，镀膜时间4分钟。
步骤4）采用等离子体增强化学气相沉积技术沉积微晶硅薄膜的制备工艺参数为：射频功率90W，射频频率13.56MHz，基片温度220℃，腔体压强65Pa，使用氢气稀释到体积浓度为10%的SiH4气体12sccm，镀膜时间8分钟。
步骤5）采用等离子体增强化学气相沉积技术沉积非化学计量比碳化硅薄膜的制备工艺参数为：射频功率90W，射频频率13.56MHz，基片温度220℃，腔体压强85Pa，使用氢气稀释到体积浓度为10%的SiH4气体20sccm，纯度为99.999%的CH4气体13sccm，镀膜时间8分钟。
步骤8）进行高温退火处理的退火方式为：升温前，向石英管退火炉内通入纯度为99.99%～99.999%的氮气并保持4分钟，氮气流量为13sccm，将多层膜样品置于石英舟上推入石英炉内，在氮气氛围下由室温直接升温至800℃，保持30分钟，断开加热电源，多层膜样品于石英炉内在无任何外加冷却措施的条件下通过石英管退火炉自身散热冷却至室温。
步骤9）氨气等离子体钝化处理的工艺参数为：射频功率85W，射频频率13.56MHz，基片温度280℃，腔体压强80Pa，纯度为99.999%的NH3气体17sccm，钝化时间20分钟。
以上所述为本发明较佳实施例而已，但本发明不应该局限于该实施实施例所公开的内容。所以凡是不脱离本发明所公开的精神下完成的等效或修改，都落入本发明保护的范围。

Claims (7)

1.一种三维空间分布有序硅量子点的制备方法，其特征在于该方法包括以下步骤：
1）配制溶液：将氢氧化钾、去离子水和异丙醇混合后搅拌均匀配制成所需溶液；每克氢氧化钾所需去离子水和异丙醇的体积分别为0.5～0.7ml和1.5～2.1ml；
2）制备图案化的单晶硅衬底：将单晶硅基片放置于步骤1）制得的溶液中，于恒温中保持一段时间至形成图案的平均线度在100～200nm之间；
3）沉积氮化硅薄膜：采用等离子体增强化学气相沉积技术在图案化的单晶硅上制备氮化硅薄膜；
4）沉积微晶硅薄膜：采用等离子体增强化学气相沉积技术在步骤3）制备的氮化硅薄膜上沉积微晶硅薄膜；
5）沉积非化学计量比碳化硅薄膜：采用等离子体增强化学气相沉积技术在步骤4）沉积的微晶硅薄膜上沉积非化学计量比碳化硅薄膜；
6）制备周期性多层膜：重复上述步骤3）、4）和5），再次沉积氮化硅薄膜、微晶硅薄膜和非化学计量比碳化硅薄膜，循环重复次数为8～15次，制成周期性多层膜；
7）在制成的周期性多层膜上按照步骤3）沉积氮化硅薄膜，制得多层膜样品；
8）对步骤7）制得的多层膜样品进行高温退火处理，制得退火处理后的多层膜样品；
9）将步骤8）制得的退火处理后的多层膜样品放入等离子体增强化学气相沉积设备的沉积腔内进行氨气等离子体钝化处理，制得三维空间分布有序硅量子点。
2.根据权利要求1所述的一种三维空间分布有序硅量子点的制备方法，其特征在于：所述单晶硅基片放置于35～55℃恒温水浴内保持3～7分钟，形成图案的平均线度在100～200nm之间。
3.根据权利要求1所述的一种三维空间分布有序硅量子点的制备方法，其特征在于步骤3）采用等离子体增强化学气相沉积技术沉积氮化硅薄膜的制备工艺参数为：射频功率45～85W，射频频率13.56MHz，基片温度200～250℃，腔体压强80～100Pa，使用氢气稀释到体积浓度为5%～10%的SiH4气体10～20sccm，纯度为99.999%的NH3气体15～20sccm，镀膜时间4～6分钟。
4.根据权利要求1所述的一种三维空间分布有序硅量子点的制备方法，其特征在于步骤4）采用等离子体增强化学气相沉积技术沉积微晶硅薄膜的制备工艺参数为：射频功率70～90W，射频频率13.56MHz，基片温度200～250℃，腔体压强60～85Pa，使用氢气稀释到体积浓度为5%～10%的SiH4气体10～15sccm，镀膜时间5～8分钟。
5.根据权利要求1所述的一种三维空间分布有序硅量子点的制备方法，其特征在于步骤5）采用等离子体增强化学气相沉积技术沉积非化学计量比碳化硅薄膜的制备工艺参数为：射频功率50～90W，射频频率13.56MHz，基片温度200～250℃，腔体压强80～100Pa，使用氢气稀释到体积浓度为5%～10%的SiH4气体15～20sccm，纯度为99.999%的CH4气体10～15sccm，镀膜时间5～8分钟。
6.根据权利要求1所述的一种三维空间分布有序硅量子点的制备方法，其特征在于步骤8）进行高温退火处理的退火方式为：升温前，向石英管退火炉内通入纯度为99.99%～99.999%的氮气并保持3～5分钟，氮气流量为10～20sccm，将多层膜样品置于石英舟上推入石英炉内，在氮气氛围下由室温直接升温至700～1000℃，保持15～30分钟，断开加热电源，多层膜样品于石英炉内在无任何外加冷却措施的条件下通过石英管退火炉自身散热冷却至室温。
7.根据权利要求1所述的一种三维空间分布有序硅量子点的制备方法，其特征在于步骤9）氨气等离子体钝化处理的工艺参数为：射频功率45～85W，射频频率13.56MHz，基片温度250～300℃，腔体压强80～100Pa，纯度为99.999%的NH3气体10～20sccm，钝化时间10～20分钟。
CN201410130901.2A 2014-04-01 2014-04-01 一种三维空间分布有序硅量子点的制备方法 Expired - Fee Related CN103972079B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410130901.2A CN103972079B (zh) 2014-04-01 2014-04-01 一种三维空间分布有序硅量子点的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410130901.2A CN103972079B (zh) 2014-04-01 2014-04-01 一种三维空间分布有序硅量子点的制备方法

Publications (2)

Publication Number Publication Date
CN103972079A true CN103972079A (zh) 2014-08-06
CN103972079B CN103972079B (zh) 2016-06-01

Family

ID=51241443

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410130901.2A Expired - Fee Related CN103972079B (zh) 2014-04-01 2014-04-01 一种三维空间分布有序硅量子点的制备方法

Country Status (1)

Country Link
CN (1) CN103972079B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105386002A (zh) * 2015-11-16 2016-03-09 三峡大学 一种非晶碳薄膜材料的低温制备方法
CN108461386A (zh) * 2018-03-16 2018-08-28 三峡大学 一种含硅量子点多层膜及其制备方法
CN113373427A (zh) * 2021-05-08 2021-09-10 三峡大学 一种采用pecvd技术制备无机透明超疏水薄膜的方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1484278A (zh) * 2003-06-06 2004-03-24 �Ϻ���ͨ��ѧ 构筑二维有序分布硅量子点图形化纳米结构的方法
CN101626048A (zh) * 2009-07-08 2010-01-13 云南师范大学 一种太阳电池用硅量子点的低温生长方法
CN102403376A (zh) * 2011-10-28 2012-04-04 华中科技大学 含有硅量子点的n-i-p异质结太阳能电池及其制备方法
CN102751386A (zh) * 2012-07-11 2012-10-24 辽宁朝阳光伏科技有限公司 基于多层硅量子点的短波响应晶硅太阳能电池制备方法
US20130140518A1 (en) * 2011-12-06 2013-06-06 Faquir C. Jain Quantum dot gate fets and circuits configured as biosensors and gene sequencers

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1484278A (zh) * 2003-06-06 2004-03-24 �Ϻ���ͨ��ѧ 构筑二维有序分布硅量子点图形化纳米结构的方法
CN101626048A (zh) * 2009-07-08 2010-01-13 云南师范大学 一种太阳电池用硅量子点的低温生长方法
CN102403376A (zh) * 2011-10-28 2012-04-04 华中科技大学 含有硅量子点的n-i-p异质结太阳能电池及其制备方法
US20130140518A1 (en) * 2011-12-06 2013-06-06 Faquir C. Jain Quantum dot gate fets and circuits configured as biosensors and gene sequencers
CN102751386A (zh) * 2012-07-11 2012-10-24 辽宁朝阳光伏科技有限公司 基于多层硅量子点的短波响应晶硅太阳能电池制备方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105386002A (zh) * 2015-11-16 2016-03-09 三峡大学 一种非晶碳薄膜材料的低温制备方法
CN105386002B (zh) * 2015-11-16 2017-12-05 三峡大学 一种非晶碳薄膜材料的低温制备方法
CN108461386A (zh) * 2018-03-16 2018-08-28 三峡大学 一种含硅量子点多层膜及其制备方法
CN113373427A (zh) * 2021-05-08 2021-09-10 三峡大学 一种采用pecvd技术制备无机透明超疏水薄膜的方法

Also Published As

Publication number Publication date
CN103972079B (zh) 2016-06-01

Similar Documents

Publication Publication Date Title
Tao et al. The effect of seed layer on morphology of ZnO nanorod arrays grown by hydrothermal method
CN101690420B (zh) 氮化硼和氮化硼导出材料的沉积方法
CN102304700B (zh) 一种掺氮氧化锌薄膜的制备方法
US7544625B2 (en) Silicon oxide thin-films with embedded nanocrystalline silicon
KR101352246B1 (ko) 산화아연 박막의 제조방법
JP2008507130A5 (zh)
TWI818439B (zh) 用於製造經改善的石墨烯基板的方法及其應用
CN103469299B (zh) 掺杂氧化镓膜的制备方法及掺杂氧化镓膜
CN104389016A (zh) 一种快速制备大尺寸单晶石墨烯的方法
JP4474596B2 (ja) シリコンナノ結晶構造体の形成方法及び形成装置
CN103972079B (zh) 一种三维空间分布有序硅量子点的制备方法
CN105448999B (zh) 多晶硅薄膜晶体管元件及其制作方法
CN103526182A (zh) 非金属衬底表面制备氮掺杂石墨烯的方法
CN114657637B (zh) 镓酸锌薄膜及制备方法、紫外探测器及制备方法
WO2012116477A1 (zh) 一种高密度氧化锌纳米颗粒的制备方法
CN110670045A (zh) 一种原子层沉积制备有机无机杂化卤素钙钛矿材料的方法
CN102255016B (zh) 一种近红外光发射硅基材料及其制备方法
CN100432287C (zh) 强磁场下金刚石薄膜的制备方法
JP4214250B2 (ja) シリコンナノ結晶構造体の作製方法及び作製装置
CN103866277A (zh) 一种原子层沉积制备双受主共掺氧化锌薄膜的方法
CN104617185B (zh) 一种以绒面单晶硅片为基底的含硅量子点薄膜材料的制备方法
CN102268736B (zh) 一种碳化硅纳米线阵列的气相层间扩散反应工艺制备方法
CN115465856A (zh) 图形化石墨烯的制备方法
CN103866275B (zh) 原子层沉积的共掺氧化锌薄膜的制备方法
JPS6344720A (ja) 結晶性堆積膜の形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160601

CF01 Termination of patent right due to non-payment of annual fee