CN103944786A - 一种自适应计数时钟数据检测方法 - Google Patents
一种自适应计数时钟数据检测方法 Download PDFInfo
- Publication number
- CN103944786A CN103944786A CN201410174642.3A CN201410174642A CN103944786A CN 103944786 A CN103944786 A CN 103944786A CN 201410174642 A CN201410174642 A CN 201410174642A CN 103944786 A CN103944786 A CN 103944786A
- Authority
- CN
- China
- Prior art keywords
- clock
- flag signal
- count value
- threshold value
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
- Manipulation Of Pulses (AREA)
Abstract
一种自适应计数时钟数据检测方法，其利用本地时钟对单路外来载荷输入时钟频率通过三项计数法(即高电平计数、低电平计数以及高低电平计数和)实时进行识别，从而实现对该路载荷数据的自主识别；进一步通过逻辑组合算法，对两路载荷时钟数据进行自适应识别，解决了系统设计中无数管切换指令而进行的两路载荷时钟数据自适应切换问题。扩展后的多选一载荷数据自适应识别，用于解决多选一的载荷时钟数据选择问题。本发明的方法也适用于外来输入时钟信号是断钟、恒定电平或杂波等情况，抗干扰能力强。
Description
技术领域
本发明属于卫星通信技术领域，具体地，涉及一种自适应计数时钟数据检测方法，该方法适用于单路载荷的自适应识别，也适用于两路或两路以上载荷的自适应识别。
背景技术
遥感九号卫星是我国首颗电子侦察卫星星座系统，遥感X号卫星是遥感九号卫星的后续星，整星的技术状态发生了改变，增加了AIS(Automaticidentification System船舶自动识别系统)载荷设备，工作模式采用与综合处理机分时复用的工作方式。为此，数传分系统的数据处理器单机接口的设计也发生了改变，增加了AIS输入接口，在对AOS(Advanced orbiting system高级在轨系统)进行编码处理前，需要对AIS和综合处理机两路载荷数据进行自适应实时选择，而传统的接口设计算法是通过本地时钟直接接收处理单路载荷数据，无法对该路载荷时钟数据进行自动识别；若需切换两路数据，则通过数管切换指令进行切换，无法实现两路载荷时钟数据的自动识别。
发明内容
本发明要解决的技术问题是，针对现有技术的不足，提供一种自适应计数时钟数据检测方法。
在根据本发明的自适应计数时钟数据检测方法中，利用本地时钟对单路外来载荷输入时钟频率通过三项计数法(即高电平计数、低电平计数以及高低电平计数和)实时进行识别，从而实现对该路载荷数据的自主识别；进一步通过逻辑组合算法，可以对两路载荷时钟数据进行自适应识别，解决了系统设计中无数管切换指令而进行的两路载荷时钟数据自适应切换问题。扩展后的多选一载荷数据自适应识别方法，用于解决多选一的载荷时钟数据选择问题。
本发明解决上述技术问题采用的技术方案包括：
一种自适应计数时钟数据检测方法，包括以下步骤：
(1)对单路载荷的输入时钟进行N分频，产生分频时钟；并利用本地时钟对分频时钟进行采样，产生两个延迟时钟，即第一延迟时钟和第二延迟时钟，其中，分频数N的取值根据以下公式确定：
并且N的值取2的幂次方值；
(2)利用本地时钟的上升沿对第二延迟时钟分别处于高电平和低电平时进行采样，分别产生第一计数值和第二计数值，判断当第一延迟时钟处于上升沿、且第二延迟时钟处于下降沿时刻，该第一计数值是否大于第一计数门限值且小于第二计数门限值，对应于判断结果产生第一标识位信号，并且定义当第一计数值大于第一计数门限值且小于第二计数门限值时，该第一标识位信号为高电平‘1’，否则为低电平‘0’；并且，
判断当第一延迟时钟处于下降沿、且第二延迟时钟处于上升沿时刻，第二计数值是否大于第一计数门限值且小于第二计数门限值，对应于判断结果产生第二标识位信号，并且定义当第二计数值大于第一计数门限值且小于第二计数门限值时第二标识位信号为高电平‘1’，否则为低电平‘0’；
其中，标称计数值第一计数门限值＝标称计数值-n，对应于输入时钟占空比小于50％的情况；第二计数门限值＝标称计数值+n，对应于输入时钟占空比大于50％的情况；冗余量n的值等于标称计数值的0.05倍，对应于输入时钟占空比5％的冗余要求，并且n≥2；
(3)对所述第一标识位信号和第二标识位信号进行逻辑“或”运算，产生第三标识位信号；
(4)判断当本地时钟处于上升沿时，第一计数值和第二计数值的和是否大于第二计数门限值，并根据判断结果产生第四标识位信号，并且定义当第一计数值和第二计数值的和大于第二计数门限值时，第四标识位信号为高电平‘0’，否则为低电平‘1’；
(5)对所述第三标识位信号和第四标识位信号进行逻辑“与”运算，产生时钟有效标识位信号，如果该时钟有效标识位信号为高电平‘1’，表明该路载荷输入时钟正常，如果该时钟有效标识位信号为低电平‘0’，表明该路载荷输入时钟异常；
(6)根据时钟与数据的同步性，并根据步骤(5)中对该路载荷输入时钟的正常或异常的判断结果，实现对该路载荷数据的自主识别。
进一步地，在具有M路载荷输入时钟的情况下，先按照步骤(1)-(5)对每路载荷输入时钟进行处理,得到与各路载荷输入时钟对应的M个时钟有效标识位信号；然后对该M个时钟有效标识位信号进行逻辑“并”运算，产生M比特有效标识位信号，如果该M比特有效标识位信号的第m位信号为高电平，则表明第m路载荷时钟数据有效，其中，m＝1，2，3……M，并且M为大于1的正整数；然后，按照步骤(6)进行载荷数据的自主识别。
根据本发明的方法具有有益的技术效果，包括：
在根据本发明的方法中，由于能够对单路外来输入时钟频率实时地进行检测，覆盖了时钟切断瞬间的尽可能情况，能够自主进行数据识别；实现了系统设计中无数管切换指令而进行的两路载荷时钟数据的自适应切换问题。通过进一步扩展，本发明的方法适用于多路载荷数据的分时复用，解决了多选一载荷数据的自适应识别问题。本发明的方法也适用于外来输入时钟信号是断钟、恒定电平或杂波等情况，抗干扰能力强。
附图说明
图1为遥感X号卫星数据处理器对两路载荷自适应数据识别时FPGA的设计原理框图；
图2为产生单路载荷输入时钟有效标识位信号的FPGA的设计流程框图；
图3为产生单路载荷输入时钟有效标识位信号的时序关系示意图。
具体实施方式
下面将结合附图和具体实施例对根据本发明的自适应计数时钟数据检测方法做进一步详细的说明。
根据本发明的方法基于以下设计原理：
本发明的方法通过FPGA软件算法来实现，利用本地时钟对单路外来载荷输入时钟频率通过三项计数法(即高电平计数、低电平计数以及高低电平计数和)实时进行识别(或检测)，产生一高电平有效的标识位信号。由于时钟和数据同步，通过识别时钟，即可实现对该路载荷数据的自主识别和检测。
该算法自定义标称计数值考虑到通用时钟占空比有±5％的变化余量，定义冗余量n的值为标称计数值COUNT的0.05倍，且n≥2，由此，可以反推出标称计数值COUNT≥40的设计要求。再由且N的值取2的幂次方值，如1、2、4、8、16、32、64等，可以确定分频数N的值。自定义占空比小于50％时，第一计数门限值L＝标称计数值COUNT-n；占空比大于50％时，第二计数门限值R＝标称计数值COUNT+n。
请参考图2和图3，根据本发明的自适应计数时钟数据检测方法包括以下步骤：
(1)对单路载荷的输入时钟进行N分频，产生分频时钟；并利用本地时钟对分频时钟进行采样，产生两个延迟时钟，即第一延迟时钟和第二延迟时钟，其中，分频数N的取值根据以下公式确定：
并且N的值取2的幂次方值；
(2)利用本地时钟的上升沿对第二延迟时钟分别处于高电平和低电平时进行采样，分别产生第一计数值和第二计数值，判断当第一延迟时钟处于上升沿、且第二延迟时钟处于下降沿时刻，该第一计数值是否大于第一计数门限值且小于第二计数门限值，若其值大于第一计数门限值且小于第二计数门限值，则产生高电平的第一标识位信号，否则产生低电平的第一标识位信号；并且，判断当第一延迟时钟处于下降沿、且第二延迟时钟处于上升沿时刻，第二计数值是否大于第一计数门限值且小于第二计数门限值，若其值大于第一计数门限值且小于第二计数门限值，则产生高电平的第二标识位信号，否则，产生低电平的第二标识位信号；
其中，标称计数值第一计数门限值＝标称计数值-n，对应于输入时钟占空比小于50％的情况；第二计数门限值＝标称计数值+n，对应于输入时钟占空比大于50％的情况；冗余量n的值等于标称计数值的0.05倍，对应于输入时钟占空比5％的冗余要求，并且n≥2；
(3)对第一标识位信号和第二标识位信号进行逻辑“或”运算，产生第三标识位信号；
(4)判断当本地时钟处于上升沿时，第一计数值和第二计数值的和是否大于第二计数门限值，若其值大于第二计数门限值，则产生低电平的第四标识位信号，否则，产生高电平的第四标识位信号；
(5)对第三标识位信号和第四标识位信号进行逻辑“与”运算，产生时钟有效标识位信号，如果该时钟有效标识位信号为高电平‘1’，表明该路载荷输入时钟正常，如果该时钟有效标识位信号为低电平‘0’，表明该路载荷输入时钟异常；
(6)根据时钟与数据的同步性，并根据步骤(5)中对该路载荷输入时钟的正常或异常的判断结果，实现对该路载荷数据的自主识别。
输入时钟中断情况分析：输入载荷时钟在低电平期间中断时，低电平的第二计数值会继续累加而大于第二计数门限值；同理，在高电平期间中断时，高电平的第一计数值会继续累加而大于第二门限计数值，因此，不论在哪种情况下，时钟中断时高低电平计数值的和会由于累加而大于第二计数门限值，从而使第四标识位信号自主复位为低电平，而FPGA对数据的采样处理是基于时钟上升/下降沿的同步处理方式，因此，实现了对时钟的自主识别，即相当于实现了对数据的自主识别。
基于上述方法，对于具有两路载荷输入时钟数据的情况，通过以下方法实现两路载荷时钟数据的自适应识别：
(11)利用上述的自适应计数时钟数据检测方法中的步骤(1)-(5)对第一路载荷时钟信号进行自适应识别，最终产生第一时钟有效标识位信号aflag；
(12)同样地，利用上述自适应计数时钟数据检测方法中的步骤(1)-(5)对第二路载荷时钟信号进行自适应识别，最终产生第二时钟有效标识位信号zflag；
(13)对两个时钟有效标识位信号aflag与zflag进行逻辑“并”运算，产生双比特时钟有效标识位信号flag，当该双比特时钟有效标识位信号flag信号为“10”时，表明第一路载荷时钟数据信号有效；而当该双比特时钟有效标识位信号flag信号为“01”时，表明第二路载荷时钟数据信号有效，其它逻辑组合工作模式即，“00”、“11”，则根据实际工作需求自行定义。
类似地，多选一载荷时钟数据自适应识别是对两路载荷时钟数据自适应识别的扩展，适用于多路(如M路)载荷时分复用工作模式。FPGA设计采用M个进程模块并行数据处理模式，即：
(21)利用上述的自适应计数时钟数据检测方法分别对每一路输入载荷的输入时钟进行识别，产生该路的时钟有效标识位信号；
(22)对此M路时钟有效标识位信号进行逻辑“并”运算，最终产生M比特有效标识位信号flag，flag＝flag_1flag_2flag_3……flag_m……flag_M，其中，对应高电平位数的那路载荷时钟数据有效。
下面，以遥感XX卫星数传分系统数据处理器单机应用为例，对根据本发明的方法做进一步详细的说明。
遥感X号卫星数据处理器对两路载荷自适应数据识别时FPGA的设计原理如图1所示，需用本地20MHz的时钟自动识别两路外来载荷AIS数据与综合处理机数据。其中，AIS载荷的输入时钟频率为9.1584MHz，综合处理机载荷的输入时钟频率为200KHz。
1、AIS载荷的输入时钟自适应计数检测
根据分频数取分频数N＝64，则AIS载荷的标称计数值冗余量n＝70×0.05＝3.5≈4，第一计数门限值L＝70-4＝66，第二计数门限值R＝70+4＝74。
按照图2所示的单路载荷输入时钟有效标识位信号产生FPGA设计流程框图，AIS载荷的输入时钟有效标识位信号产生工作机理如下：
(1)对该路载荷的输入时钟进行64分频，产生分频时钟apclk，并利用本地时钟对分频时钟apclk进行采样，分别产生两个延迟时钟，即第一延迟时钟apclk1和第二延迟时钟apclk2；
(2)利用本地时钟的上升沿在第二延迟时钟apclk2处于高电平时采样产生第一计数值cntal_H，并判断当第一延迟时钟处于上升沿、且第二延迟时钟处于下降沿时，第一计数值cntal_H的值是否大于第一计数门限值L且小于第二计数门限值R，如是，则产生高电平的第一标识位信号aflag_h；否则，产生低电平的第一标识位信号aflag_h；
同时，利用本地时钟的上升沿在第二延迟时钟apclk2处于低电平时采样产生第二计数值cntal_L，并判断：当第一延迟时钟处于下降沿、且第二延迟时钟处于上升沿时，第二计数值cntal_L的值是否大于第一计数门限值L且小于第二计数门限值R，如是，则产生高电平的第二标识位信号aflag_l；否则，产生低电平的第二标识位信号aflag_l。
(3)对第一标识位信号aflag_h和第二标识位信号aflag_l进行逻辑“或”运算，生成第三标识位信号aflag_m信号；
(4)判断当本地时钟处于上升沿时，第一计数值cntal_H和第二计数值cntal_L之和cntal_sum是否大于第二计数门限值R，如是，则产生低电平的第四标识位信号aflag_s；否则，产生高电平的第四标识位信号aflag_s；
(5)对第三标识位信号aflag_m与第四标识位信号aflag_s进行逻辑“与”运算，生成AIS载荷时钟有效标识位信号aflag，当该时钟有效标识位信号aflag为高电平‘1’时，表明AIS载荷输入时钟正常，而当该时钟有效标识位信号aflag为低电平‘0’时，表明AIS载荷输入时钟异常。
2、综合处理机载荷的输入时钟自适应计数检测
根据分频数取分频数N＝1，即不用分频处理，则综合处理机的标称计数值自定义冗余量n＝50×0.05＝2.5≈3，第一计数门限值ZL＝50-3＝47，第二计数门限值ZR＝50+3＝53。
按照图2所示的产生单路载荷输入时钟有效标识位信号的FPGA的设计流程框图，综合处理机载荷的输入时钟有效标识位信号产生工作机理如下：
(1)利用本地时钟对综合处理机的输入时钟进行采样，产生两个延迟时钟，即，第一延迟时钟zpclk1和第二延迟时钟zpclk2；
(2)利用本地时钟的上升沿对第二延迟时钟zpclk2处于高电平时进行采样，产生第一计数值zcntal_H，并判断当第一延迟时钟处于上升沿、且第二延迟时钟处于下降沿时，第一计数值zcntal_H的值是否大于第一计数门限值ZL且小于第二计数门限值ZR，如是，则产生高电平的第一识位信号zflag_h；否则，产生低电平的第一标识位信号zflag_h；
同时，利用本地时钟的上升沿对第二延迟时钟zpclk2处于低电平时进行采样，产生第二计数值zcntal_L，并判断当第一延迟时钟处于下降沿、且第二延迟时钟处于上升沿时，第二计数值的值是否大于第一计数门限值ZL且小于第二计数门限值ZR，如是，则产生高电平的第二识位信号zflag_l；否则，产生低电平的第二标识位信号zflag_l；
(3)对第一标识位信号zflag_h和第二标识位信号zflag_l进行逻辑“或”运算，生成第三标识位信号zflag_m；
(4)判断当本地时钟处于上升沿时，第一计数值zcntal_H与第二计数值zcntal_L之和zcntal_sum是否大于第二计数门限值ZR，如是，则产生低电平的第四标识位信号zflag_s；否则，产生高电平的第四标识位信号zflag_s；
(5)对第三标识位信号zflag_m和第四标识位信号zflag_s进行逻辑“与”运算，生成综合处理机载荷时钟有效标识位信号zflag，当该时钟有效标识位信号zflag为高电平时，表明综合处理机载荷的输入时钟数据正常；而当该时钟有效标识位信号zflag为低电平时，表明综合处理机载荷的输入时钟数据异常。
3、AIS与综合处理机两路载荷数据的自适应识别
通过对两个载荷的有效标识位信号aflag和zflag进行逻辑“并”运算，产生双比特有效标识位信号flag，当该双比特有效标识位信号flag为“10”时，表明AIS载荷时钟数据信号有效；而当该双比特有效标识位信号flag为“01”时，表明综合处理机载荷时钟数据信号有效，其它逻辑组合工作模式，即“00”、“11”则根据实际工作需求自行定义。
对于多选一载荷时钟数据的自适应识别：利用上述的自适应计数时钟数据检测方法分别对每一路输入载荷的输入时钟进行识别，并产生该路的时钟有效标识位信号flag_m,其中m＝1、2、……M，M为输入载荷总数；通过对此M路时钟有效标识位信号进行逻辑“并”运算，产生M比特有效标识位信号flag，其中，M比特有效标识位信号flag中只有一位对应高电平‘1’，对应高电平位数的那路载荷时钟数据有效。例如，M比特有效标识位信号flag为“10000……000”时，表明第一路载荷时钟数据有效；若为“00000……001”时，表明第M路载荷时钟数据有效。
在根据本发明的方法中，由于能够对单路外来输入时钟频率实时地进行检测，覆盖了时钟切断瞬间的尽可能情况，能够自主进行数据识别；实现了系统设计中无数管切换指令而进行的两路载荷时钟数据的自适应切换问题。通过进一步扩展，本发明的方法适用于多路载荷数据的分时复用，解决了多选一载荷数据的自适应识别问题。本发明的方法也适用于外来输入时钟信号是断钟、恒定电平或杂波等情况，抗干扰能力强。
在此，需要说明的是，本说明书中未详细描述的内容，是本领域技术人员通过本说明书中的描述以及现有技术能够实现的，因此，不做赘述。此外，尽管本发明源于遥感卫星数据传输分系统数据处理器产品接口设计的研制，但其设计思想和实现方法完全适用于地面数据传输场合应用。
以上所述仅为本发明的优选实施例，并非用来限制本发明的保护范围。对于本领域的技术人员来说，在不付出创造性劳动的前提下，可以对本发明做出若干修改和替换，所有这些修改和替换都应涵盖在本发明的保护范围之内。
Claims (2)
1.一种自适应计数时钟数据检测方法，其特征在于，包括以下步骤：
(1)对单路载荷的输入时钟进行N分频，产生分频时钟；并利用本地时钟对分频时钟进行采样，产生两个延迟时钟，即第一延迟时钟和第二延迟时钟，其中，分频数N的取值根据以下公式确定：
并且N的值取2的幂次方值；
(2)利用本地时钟的上升沿对第二延迟时钟分别处于高电平和低电平时进行采样，分别产生第一计数值和第二计数值，判断当第一延迟时钟处于上升沿、且第二延迟时钟处于下降沿时，该第一计数值是否大于第一计数门限值且小于第二计数门限值，对应于判断结果产生第一标识位信号，并且定义当第一计数值大于第一计数门限值且小于第二计数门限值时，该第一标识位信号为高电平‘1’，否则为低电平‘0’；并且，
判断当第一延迟时钟处于下降沿、且第二延迟时钟处于上升沿时，第二计数值是否大于第一计数门限值且小于第二计数门限值，对应于判断结果产生第二标识位信号，并且定义当第二计数值大于第一计数门限值且小于第二计数门限值时第二标识位信号为高电平‘1’，否则为低电平‘0’；
其中，标称计数值第一计数门限值＝标称计数值-n，对应于输入时钟占空比小于50％的情况；第二计数门限值＝标称计数值+n，对应于输入时钟占空比大于50％的情况；冗余量n的值等于标称计数值的0.05倍，对应于输入时钟占空比5％的冗余要求，并且n≥2；
(3)对所述第一标识位信号和第二标识位信号进行逻辑“或”运算，产生第三标识位信号；
(4)判断当本地时钟处于上升沿时，第一计数值和第二计数值的和是否大于第二计数门限值，并根据判断结果产生第四标识位信号，并且定义当第一计数值和第二计数值的和大于第二计数门限值时，第四标识位信号为高电平‘0’，否则为低电平‘1’；
(5)对所述第三标识位信号和第四标识位信号进行逻辑“与”运算，产生时钟有效标识位信号，如果该时钟有效标识位信号为高电平‘1’，表明该路载荷输入时钟正常，如果该时钟有效标识位信号为低电平‘0’，表明该路载荷输入时钟异常；
(6)根据时钟与数据的同步性，并根据步骤(5)中对该路载荷输入时钟的正常或异常的判断结果，实现对该路载荷数据的自主识别。
2.根据权利要求1所述的自适应计数时钟数据检测方法，其特征在于，在具有M路载荷输入时钟的情况下，先按照步骤(1)-(5)对每路载荷输入时钟进行处理,得到与各路载荷输入时钟对应的M个时钟有效标识位信号；然后对该M个时钟有效标识位信号进行逻辑“并”运算，产生M比特有效标识位信号，如果该M比特有效标识位信号的第m位信号为高电平，则表明第m路载荷时钟数据有效，其中，m＝1，2，3……M，并且M为大于1的正整数；然后，按照步骤(6)进行载荷数据的自主识别。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410174642.3A CN103944786B (zh) | 2014-04-28 | 2014-04-28 | 一种自适应计数时钟数据检测方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410174642.3A CN103944786B (zh) | 2014-04-28 | 2014-04-28 | 一种自适应计数时钟数据检测方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103944786A true CN103944786A (zh) | 2014-07-23 |
| CN103944786B CN103944786B (zh) | 2017-05-10 |
Family
ID=51192279
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410174642.3A Active CN103944786B (zh) | 2014-04-28 | 2014-04-28 | 一种自适应计数时钟数据检测方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103944786B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108120971A (zh) * | 2017-12-12 | 2018-06-05 | 中国特种设备检测研究院 | 期望信号识别方法、装置、地面跟踪设备及系统 |
| CN109597457A (zh) * | 2018-12-03 | 2019-04-09 | 安徽皖兴通信息技术有限公司 | 一种基于可编程逻辑器件的时钟检测方法和装置 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002056475A2 (en) * | 2001-01-10 | 2002-07-18 | Adc Telecommunications Israel Ltd. | Phase locked loop |
| CN101018052A (zh) * | 2006-02-10 | 2007-08-15 | 凌阳科技股份有限公司 | 一种时钟频率检测与转换装置 |
| CN101582732A (zh) * | 2009-06-10 | 2009-11-18 | 中兴通讯股份有限公司 | 一种时钟检测的方法及装置 |
| CN101771527A (zh) * | 2009-12-16 | 2010-07-07 | 南京弘毅电气自动化有限公司 | 一种异步通信的时钟提取装置和方法 |
-
2014
- 2014-04-28 CN CN201410174642.3A patent/CN103944786B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002056475A2 (en) * | 2001-01-10 | 2002-07-18 | Adc Telecommunications Israel Ltd. | Phase locked loop |
| CN101018052A (zh) * | 2006-02-10 | 2007-08-15 | 凌阳科技股份有限公司 | 一种时钟频率检测与转换装置 |
| CN101582732A (zh) * | 2009-06-10 | 2009-11-18 | 中兴通讯股份有限公司 | 一种时钟检测的方法及装置 |
| CN101771527A (zh) * | 2009-12-16 | 2010-07-07 | 南京弘毅电气自动化有限公司 | 一种异步通信的时钟提取装置和方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108120971A (zh) * | 2017-12-12 | 2018-06-05 | 中国特种设备检测研究院 | 期望信号识别方法、装置、地面跟踪设备及系统 |
| CN108120971B (zh) * | 2017-12-12 | 2021-01-29 | 中国特种设备检测研究院 | 期望信号识别方法、装置、地面跟踪设备及系统 |
| CN109597457A (zh) * | 2018-12-03 | 2019-04-09 | 安徽皖兴通信息技术有限公司 | 一种基于可编程逻辑器件的时钟检测方法和装置 |
| CN109597457B (zh) * | 2018-12-03 | 2022-04-19 | 安徽皖兴通信息技术有限公司 | 一种基于可编程逻辑器件的时钟检测方法和装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103944786B (zh) | 2017-05-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108768442B (zh) | 一种高可靠通用化应答机中频处理机 | |
| CN103389914B (zh) | 基于时钟同步技术的星载三模冗余系统 | |
| WO2012087901A3 (en) | Communications architecture for providing data communication, synchronization and fault detection between isolated modules | |
| CN104579455B (zh) | 一种星载数传发射机的多数据通道自主选择处理装置 | |
| CN107656886B (zh) | 一种跨时钟域信号处理电路及其处理方法 | |
| CN105138495A (zh) | 内嵌微控制器的arinc659总线控制器 | |
| CN103944786A (zh) | 一种自适应计数时钟数据检测方法 | |
| CN203338127U (zh) | 用于agv的双冗余控制系统 | |
| CN104461793A (zh) | 一种高可靠多节点容错计算机系统及同步方法 | |
| CN205620932U (zh) | 一种多微处理器系统复位装置及其监护仪 | |
| CN202424735U (zh) | 基于gps的自适应多路输出时钟同步装置 | |
| US9660849B2 (en) | Demodulating frequency shift keying modulated input signal | |
| CN104899112A (zh) | Cpu系统深度休眠模式下的故障自恢复装置 | |
| CN104062896B (zh) | 一种周期性控制同步信号的冗余实现方法 | |
| EP3979529A1 (en) | Control method, apparatus and device for preventing pseudo gnss signal interference, and storage medium | |
| CN202488431U (zh) | 实现数据同步的装置 | |
| US20120033772A1 (en) | Synchroniser circuit and method | |
| CN102754407A (zh) | 在低等待时间串行互连架构中提供反馈回路 | |
| CN102916700B (zh) | 数据传输装置及方法 | |
| CN103675443B (zh) | 载人航天器fpga全局时钟检测装置 | |
| US20190026245A1 (en) | Method to Synchronize Integrated Circuits Fulfilling Functional Safety Requirements | |
| CN114490488A (zh) | 一种低功耗uart串口系统 | |
| CN205490484U (zh) | 提高输入时钟占空比免疫力的电路及占空比高的dram存储器 | |
| CN204442400U (zh) | 一种矿用rs-485隔离中继器 | |
| CN205105182U (zh) | 一种直升机卫星通信旋翼遮挡信号的跟踪装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20200110 Address after: 710075 Shaanxi City, Xi'an Province, No. 8 Guangde Road, F District, building 1B, floor four Patentee after: Xi'an spaceflight Hengxing precision electromechanical Co., Ltd. Address before: 710100 No. 150 West Street, Xi'an, Shaanxi, Changan District Patentee before: China Academy of Space Technology (Xi'an) |