CN105138495A - 内嵌微控制器的arinc659总线控制器 - Google Patents

Abstract

本发明提供了一种内嵌微控制器的ARINC659总线控制器，包括8051内核、Local_bus主机接口、BIU(Bus？Interface？Unit，总线接口单元)控制单元、BIU模块、BIU片外表存储器访问接口、MTM(Module？Test？and？Maintenance，模块测试和维护)总线控制模块、通用输入输出接口；芯片中的各个模块通过自定义片内总线互连，组成一个片上系统。本发明可以满足高可靠背板总线ARINC？659的航天应用，并内嵌8051处理器和通用数字接口逻辑，对航天器综合电子系统的实时性、可靠性、集成度的提高具有重要应用价值。

Description

内嵌微控制器的ARINC659总线控制器

技术领域

本发明涉及航天数字集成技术领域，具体涉及内嵌微控制器的ARINC659总线控制器，尤其涉及一种内嵌微控制器的ARINC659总线接口芯片。

背景技术

ARINC659总线具有远高于一般总线的可靠性，以及故障自动隔离的安全性。同时，它通过物理层与数据链路层封装并向高层屏蔽寻址、同步、定界与差错控制等机制，使得后者可以更加专注与通信的有效数据本身，简化了其工作，提高了效率。因此，它可以较好地满足航天器综合电子系统单机对背板总线可靠性、安全性以及大吞吐量通信的需求。也正因为此，其空间应用在国内、外都受到了极大关注。

目前，国际上对ARINC659总线的工程应用主要集中在航空领域；尽管Honeywell正在推行其成为NASA下一代高可靠分层系统的背板总线，其研究与验证依然是基于COTS器件进行的；ESA对ARINC659总线在空间飞行器上的使用也处于起步阶段，国内在这方面的研究也仅限于航空领域。因此可以预见，在中短期内还无法有保障地获得宇航级BIUASIC，只能使用FPGA自主研制接口逻辑加以替代，使得该总线的使用受到一定限制，研制具有自主知识产权的抗辐照BIU成为ARINC659总线航天应用的一项关键技术。

发明内容

针对现有技术中的缺陷，本发明的目的是提供一种内嵌微控制器的ARINC659总线控制器。本发明克服了航天应用上ARINC659总线宇航级产品的缺失的问题，从而提供一种集成ARINC659总线接口和其他航天通用数字接口并内嵌微控制器的抗辐照SOC芯片。

根据本发明提供的一种内嵌微控制器的ARINC659总线控制器，包括：8051内核、BIU模块、BIU控制单元、BIU片外表存储器访问接口、Local_bus总线接口、MTM总线控制模块、通用输入输出接口；

所述8051内核、BIU控制单元、BIU片外表存储器访问接口、Local_bus总线接口、MTM总线控制模块、通用输入输出接口连接到片内总线上，实现各模块互连；

所述BIU控制单元与BIU模块连接，BIU模块连接到片外的ARINC659总线。

优选地，BIU模块用于负责和ARINC659总线相关的编解码、TDPA算法的执行，接收数据的检查任务；8051内核用于负责控制BIU模块的行为，管理BIU模块的反馈信息。

优选地，所述内嵌微控制器的ARINC659总线控制器中的所有模块都工作在60MHz时钟下，所述内嵌微控制器的ARINC659总线控制器采用全同步设计，只有一个时钟域，所述BIU模块中的总线收发接口在接收时采用120MHz时钟对信号进行采样。

优选地，所述BIU控制单元，用于根据片内总线接口协议，实现BIU模块与8051内核、Local_bus总线接口模块的互连；

所述BIU片外表存储器访问接口，用于根据不同片外表存储器的读写时序，提供一个通用的存储器访问接口；

所述Local_bus总线接口，用于根据Local_bus总线读写时序，提供片外Host对片内资源的访问通道；

所述MTM总线控制模块，用于根据MTM总线读写时序，作为测试和维护总线接口；

所述通用输入输出接口，用于根据片内方向寄存器和数据寄存器的值，配置任意一路接口的输入输出方向和电平极性。

优选地，所述BIU模块包括如下装置：

脉冲接收模块，用于通过检测总线上的时钟线及数据线，判断当前的总线信息类别，同步信息类型，为后续的接收数据提供控制信号；

数据接收校验模块，用于接收总线数据信息，总线数据信息信息分为两类：一类是模块间的通信数据信息，另一类是长同步消息中存储的同步相关信息；数据接收校验模块还用于采用交叉校验的方式保证接收数据的正确性，根据不同的数据类型进行分类后将接收到的数据发送给存储器FIFO；

数据发送模块，用于在发送数据过程中，对数据进行编码，同时对发送数据进行自校验；

脉冲发送模块，用于通过获得控制信号，判断当前的BIU状态，同步信息类型，决定向总线上的时钟线及数据线发送何种同步脉冲，为总线上现场可更换模块LRM提供同步信息；

位同步模块，用于负责校准BIU模块接收的同步脉冲，使接收端接收的每一位信息都与发送端保持同步；

表驱动控制模块，用于通过读取表存储器中的命令控制字，来控制数据发送模块及数据接收校验模块，从而控制BIU模块何时发送，何时接收信息，并根据不同的帧周期，输出控制信号。

存储器FIFO，用于对待处理的数据进行暂存，并且分类保存待发送的数据和待接收的数据，将发送数据发给数据发送模块，并将接收数据通过数据总线发送给主机处理器。

优选地，所述BIU控制单元包括如下模块：

片内表存储器，用于对命令表进行存储；

EDAC模块，用于对从片内表存储器中的读取的数据进行EDAC检测及更正；

命令表读写控制器，用于从片内表存储器中读取指令，并传递给EDAC模块进行检测，检测完后将更正的EDAC数据回写给片内表存储器；

命令区处理单元，用于对命令区命令进行读取译码，产生有效的命令传递给BIU模块；

BIU运行状态机为BIU模块最上层状态机，用于控制整个BIU模块的操作；

8051读写控制器，用于通过8051内核产生有效的配置寄存器读写控制信号。

与现有技术相比，本发明具有如下的有益效果：

本发明可以满足高可靠背板总线ARINC659的航天应用，并内嵌8051处理器和通用数字接口逻辑，对航天器综合电子系统的实时性、可靠性、集成度的提高具有重要应用价值。

附图说明

通过阅读参照以下附图对非限制性实施例所作的详细描述，本发明的其它特征、目的和优点将会变得更明显：

图1是本发明的芯片系统结构示意图；

图2是本发明的芯片系统中的8051内核功能结构示意图；

图3是本发明的芯片系统中的BIU模块的功能结构示意图；

图4是本发明的芯片系统中的BIU控制单元的功能结构示意图。

具体实施方式

下面结合具体实施例对本发明进行详细说明。以下实施例将有助于本领域的技术人员进一步理解本发明，但不以任何形式限制本发明。应当指出的是，对本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变化和改进。这些都属于本发明的保护范围。

本发明涉及一种面向航天应用的ARINC659背板总线控制器接口芯片，包括8051内核、Local_bus主机接口、BIU(BusInterfaceUnit，总线接口单元)控制单元、BIU模块、BIU片外表存储器访问接口、MTM(ModuleTestandMaintenance，模块测试和维护)总线控制模块、通用输入输出接口；芯片中的各个模块通过寄存器读写来实现握手交互，组成一个片上系统。

根据本发明提供的一种内嵌微控制器的ARINC659总线控制器，包括：

8051内核、BIU模块、BIU控制单元、BIU片外表存储器访问接口、Local_bus总线接口、MTM总线控制模块、通用输入输出接口。其中BIU模块和8051内核是整个芯片的核心单元，BIU模块负责和ARINC659总线相关的编解码、TDPA(Table-DrivenProportionAccess，表驱动比例访问)算法的执行，接收数据的检查等任务。片上8051内核主要负责控制BIU的行为，管理BIU的反馈信息，同时负责维护整个芯片。

8051控制器作为片上Host需要完成解析表命令并控制BIU操作、对BIU传回的状态消息进行维护、提供发送数据源和处理接收到的数据、对整个芯片工作状态进行监控并记录上报等功能。

所述BIU模块，在发送时将数据编码、接收时对数据进行解码和比对、执行TDPA命令表中的指令、将数据收发情况以消息的方式通知片上Host等。

所述BIU控制单元，根据片内总线接口协议，实现BIU模块与8051内核、Local_bus总线接口模块的互连。

所述BIU片外表存储器访问接口，根据不同片外表存储器的读写时序，提供一个通用的存储器访问接口。

所述Local_bus总线接口，根据Local_bus总线读写时序，提供片外Host对片内资源的访问通道。

所述MTM总线控制模块，根据MTM总线读写时序，用作ARINC659总线控制器芯片的测试和维护总线接口。

所述通用输入输出接口，根据片内方向寄存器和数据寄存器的值，可以配置任意一路接口的输入输出方向和电平极性。

随着大规模集成电路和ASIC技术的飞速发展和成熟，将卫星上传统的板级功能集成到一个芯片中已经成为可能。本发明的内嵌微控制器的ARINC659总线控制器集成了ARINC659总线BIU和8051内核以及通用数字IO接口，下面对该芯片系统的结构与功能做更为详细的说明。

参考图1，8051内核作为片上Host模块是整个芯片的处理、控制、维护和协调单元，它的主要任务包括解析表命令并控制BIU操作、对BIU传回的状态消息进行维护、提供发送数据源和处理接收到的数据、对整个芯片工作状态进行监控并记录上报等。ARINC659的命令表由ARINC659协议规定的FDL(FrameDescriptionLanguage，帧描述语言)组成。8051内核会将这些语言解析成BIU的控制信号，以操作BIU行为。所述8051单元拟采用如图2所示的标准80C51结构进行设计。

BIU模块是整个芯片的核心单元，它的主要任务包括：执行TDPA命令表中的指令、在发送时将数据编码、接收时对数据进行解码和比对、将数据收发情况以消息的方式通知片上Host等。在图3中给出了所述BIU模块的功能示意图。

在正常工作时，主机将需要发送的数据通过数据总线发送到BIU,BIU通过访问表存储器中的命令信息判断数据总线上的数据如何处理、何时发送或接收。控制总线包括外部时钟、复位、控制信号输出等信号，用来控制BIU的输入输出和数据处理，在BIU出现错误时及时关断,进行现场保护。

BIU模块包括如下模块：

脉冲接收模块通过检测总线上的时钟线及数据线，判断当前的总线信息类别，同步信息类型，为后续的接收数据提供控制信号。

数据接收校验模块的功能是接收总线数据信息，信息分为两类：一类是模块间的通信数据信息，另一类是长同步消息中存储的同步相关信息。另一点功能是采用交叉校验的方式保证接收数据的正确性，根据不同的数据类型进行分类后将接收到的数据发送给FIFO。

数据发送模块是BIU的另一容错模块，为了保证自身的安全性，数据发送模块在发送数据过程中，对数据进行编码，同时对发送数据进行自校验,使发送过程更加安全、严密。

脉冲发送模块通过获得控制信号，判断当前的BIU状态，同步信息类型，决定向总线上的时钟线及数据线发送何种同步脉冲，为总线上其他现场可更换模块LRM提供同步信息。

位同步模块负责校准BIU接收的同步脉冲，使接收端接收的每一位信息都与发送端保持同步。

表驱动控制模块是通过读取表存储器中的命令控制字，通过命令控制字来控制数据发送模块及数据接收校验模块，从而控制BIU何时发送，何时接收等操作信息，同时包含主后备优先级控制字，根据不同的帧周期，输出控制信号。

存储器FIFO，对待处理的数据进行暂存，缓解处理器的工作压力，并且分类保存待发送的数据和待接收的数据，将发送数据发给BIU的数据发送模块，并将接收数据通过数据总线发送给主机处理器。

BIU控制单元是ARINC659协议控制系统的关键模块，主要完成命令表数据的读取，译码及命令控制功能。在图4中给出了所述BIU控制单元的功能示意图。该模块包括：EDAC模块、片内表存储器、命令表读写控制器、命令区处理单元、BIU运行状态机、8051读写控制器。其中，所述片内表存储器与BIU片外表存储器访问接口连接，每个表存储器大小为3Kx32bit，全芯片共6Kx32bit，所述8051读写控制器与8051内核1连接，所述命令区处理单元与BIU模块连接。

BIU控制单元包括如下模块：

片内表存储器，顾名思义用于对命令表进行存储。

EDAC模块，用于对从片内表存储器中的读取的数据进行EDAC检测及更正。

命令表读写控制器，用于从片内表存储器中读取指令，并传递给EDAC模块进行检测，检测完后将更正的EDAC数据回写给片内表存储器。

命令区处理单元是BIU控制单元的核心单元，对命令区命令进行读取译码，产生有效的命令传递给BIU。

BIU运行状态机为BIU最上层状态机，控制整个BIU的操作。

8051读写控制器通过8051内核产生有效的配置寄存器读写控制信号。

BIU片外表存储器访问接口主要提供芯片表存储器的片外扩展功能，支持32Kx8位的PROM。该接口支持航天优选器件的8位PROM，提供PROM的数据读写和控制功能。

Local_bus总线接口作为芯片的一个主设备接口实现与外部处理器或控制器的互连，完成与外部设备的Local_bus总线接口的数据通信功能。所述Local_bus总线接口作为一种通用32位并行总线，可以适应航天电子系统常规的处理器接口。

MTM总线控制模块的功能是实现芯片和1149.5总线的通讯，背板总线上的某一个控制管理单元可以通过1149.5总线，在线加载命令表或者读取芯片内部的寄存器，从而获得芯片的运行状态。所述MTM总线控制模块挂在自定义片内总线上，8051内核1通过寄存器对本模块进行访问。

通用输入输出接口是芯片与外部从设备进行通信的主要通路。GPIO是采用8051内核的P0、P1以及P2端口实现的。端口的方向是由端口方向控制寄存器来决定的。所述通用输入输出接口包括64个端口，每一端口可被配置成输入或输出状态，可以独立控制每个端口的数据传输方向，可以独立设置每个端口的输出状态；所有端口在复位后被默认为输入状态。

以上对本发明的具体实施例进行了描述。需要理解的是，本发明并不局限于上述特定实施方式，本领域技术人员可以在权利要求的范围内做出各种变化或修改，这并不影响本发明的实质内容。

Claims (6)

1.一种内嵌微控制器的ARINC659总线控制器，其特征在于，包括：8051内核、BIU模块、BIU控制单元、BIU片外表存储器访问接口、Local_bus总线接口、MTM总线控制模块、通用输入输出接口；

所述8051内核、BIU控制单元、BIU片外表存储器访问接口、Local_bus总线接口、MTM总线控制模块、通用输入输出接口连接到片内总线上，实现各模块互连；

所述BIU控制单元与BIU模块连接，BIU模块连接到片外的ARINC659总线。

2.根据权利要求1所述内嵌微控制器的ARINC659总线控制器，其特征在于，BIU模块用于负责和ARINC659总线相关的编解码、TDPA算法的执行，接收数据的检查任务；8051内核用于负责控制BIU模块的行为，管理BIU模块的反馈信息。

3.根据权利要求1所述内嵌微控制器的ARINC659总线控制器，其特征在于，所述内嵌微控制器的ARINC659总线控制器中的所有模块都工作在60MHz时钟下，所述内嵌微控制器的ARINC659总线控制器采用全同步设计，只有一个时钟域，所述BIU模块中的总线收发接口在接收时采用120MHz时钟对信号进行采样。

4.根据权利要求1所述内嵌微控制器的ARINC659总线控制器，其特征在于，所述BIU控制单元，用于根据片内总线接口协议，实现BIU模块与8051内核、Local_bus总线接口模块的互连；

所述BIU片外表存储器访问接口，用于根据不同片外表存储器的读写时序，提供一个通用的存储器访问接口；

所述Local_bus总线接口，用于根据Local_bus总线读写时序，提供片外Host对片内资源的访问通道；

所述MTM总线控制模块，用于根据MTM总线读写时序，作为测试和维护总线接口；

所述通用输入输出接口，用于根据片内方向寄存器和数据寄存器的值，配置任意一路接口的输入输出方向和电平极性。

5.根据权利要求2所述的内嵌微控制器的ARINC659总线控制器，其特征在于，所述BIU模块包括如下装置：

脉冲接收模块，用于通过检测总线上的时钟线及数据线，判断当前的总线信息类别，同步信息类型，为后续的接收数据提供控制信号；

数据接收校验模块，用于接收总线数据信息，总线数据信息信息分为两类：一类是模块间的通信数据信息，另一类是长同步消息中存储的同步相关信息；数据接收校验模块还用于采用交叉校验的方式保证接收数据的正确性，根据不同的数据类型进行分类后将接收到的数据发送给存储器FIFO；

数据发送模块，用于在发送数据过程中，对数据进行编码，同时对发送数据进行自校验；

脉冲发送模块，用于通过获得控制信号，判断当前的BIU状态，同步信息类型，决定向总线上的时钟线及数据线发送何种同步脉冲，为总线上现场可更换模块LRM提供同步信息；

位同步模块，用于负责校准BIU模块接收的同步脉冲，使接收端接收的每一位信息都与发送端保持同步；

表驱动控制模块，用于通过读取表存储器中的命令控制字，来控制数据发送模块及数据接收校验模块，从而控制BIU模块何时发送，何时接收信息，并根据不同的帧周期，输出控制信号。

存储器FIFO，用于对待处理的数据进行暂存，并且分类保存待发送的数据和待接收的数据，将发送数据发给数据发送模块，并将接收数据通过数据总线发送给主机处理器。

6.根据权利要求4所述的内嵌微控制器的ARINC659总线控制器，其特征在于，所述BIU控制单元包括如下模块：

片内表存储器，用于对命令表进行存储；

EDAC模块，用于对从片内表存储器中的读取的数据进行EDAC检测及更正；

命令表读写控制器，用于从片内表存储器中读取指令，并传递给EDAC模块进行检测，检测完后将更正的EDAC数据回写给片内表存储器；

命令区处理单元，用于对命令区命令进行读取译码，产生有效的命令传递给BIU模块；

BIU运行状态机为BIU模块最上层状态机，用于控制整个BIU模块的操作；

8051读写控制器，用于通过8051内核产生有效的配置寄存器读写控制信号。