CN109597457A - 一种基于可编程逻辑器件的时钟检测方法和装置 - Google Patents

Abstract

一种基于可编程逻辑器件的时钟检测方法和装置，可解决传统检测时钟的频率变化走向的方法存在工作量大和成本较高的技术问题。用于包含有基准时钟的可编程逻辑器件上，包括以下步骤：获取被测时钟的时钟信号，并把所述被测时钟进行八分频成第一检测时钟；获取基准时钟，并用所述基准时钟的上升沿去采集所述第一检测时钟得到第二检测时钟；在所述第二检测时钟的高低电平时间里分别对所述基准时钟进行上升沿计数；把上升沿计数个数跟预设的参数值进行比较，根据比较结果判断时钟状态，并赋值给寄存器。本发明可以通过不同的状态指示信号快速的分析故障，定位故障，提高了设备稳定性。且占用资源较少，相比较使用锁相环节约了设备成本。

Description

一种基于可编程逻辑器件的时钟检测方法和装置

技术领域

本发明涉及通信技术领域，具体涉及一种基于可编程逻辑器件的时钟检测方法和装置。

背景技术

目前，随着通信系统规模越来越大，复杂度越来越高，为了提高性能和降低芯片功耗，芯片中时钟域越来越多，相应的时钟数量也越来越多，在系统中一旦时钟信号质量变差或者丢失都会引起通信功能的异常。因此需要实时检测系统内各时钟信号的准确性，以便能及早发现问题，及时定位以确保整个系统稳定正常的运行。传统的时钟验证方法和普通信号验证类似，都是通过纯手工查看验证和人眼观测方法来验证时钟的正确性。但是随着时钟数量的快速增多，传统方法已经很难快速准确的完成时钟功能验证，通常需要花大量时间去完成时钟验证工作，同时还伴随着人工工作带来的人工错误风险。还有就是通过锁相环来检测时钟信号的准确性，然后通过锁相环专用引脚输出高低电平来指示时钟信号的好坏，由于一个引脚只能指示两种工作状态，丢失或者正常，不能具体的定位出时钟的频率变化走向，对故障定位不够准确。如果想要知道时钟具体的频率变化走向，就需要通过示波器对时钟信号进行手工测量，额外引入了工作量，且在时钟数量较多的时候，需要用到多个锁相环势必会增加设备成本。

发明内容

本发明提出的一种基于可编程逻辑器件的时钟检测方法和装置，可解决传统检测时钟的频率变化走向的方法存在工作量大和成本较高的技术问题。

为实现上述目的，本发明采用了以下技术方案：

一种基于可编程逻辑器件的时钟检测方法，用于包含有基准时钟的可编程逻辑器件上，所述方法包括：

获取被测时钟的时钟信号，并把所述被测时钟进行八分频成第一检测时钟。

获取所述基准时钟，并用所述基准时钟的上升沿去采集所述第一检测时钟得到第二检测时钟，所述基准时钟与第二检测时钟同步。

在所述第二检测时钟的高低电平时间里分别对所述基准时钟进行上升沿计数，并分别记录下所述基准时钟在所述第二检测时钟高电平和低电平时间里的上升沿计数个数。

当所述基准时钟在所述第二检测时钟高电平和低电平时间里的上升沿计数个数都大于预设参数值时，则所述被测时钟频率变低；当所述基准时钟在所述第二检测时钟高电平和低电平时间里的上升沿计数个数一个大于预设参数值，一个小于预设参数值减去3时，则所述被测时钟可能丢失；当所述基准时钟在所述第二检测时钟高电平和低电平时间里的上升沿计数个数都小于预设参数值减去3时，则所述被测时钟频率变高；当为其他值时则时钟正常。

所述基准时钟是板内晶振或者晶振经过时钟驱动器输出，直接输入到可编程逻辑器件的时钟。

所述预设参数值＝所述基准时钟*4/所述被测时钟+2。

本发明还提供了一种基于可编程逻辑器件的时钟检测装置，包括时钟分频器单元，时钟同步单元，计数单元，计数值比较单元，时钟状态指示单元。时钟分频器单元用于将所述被测时钟8分频成第一检测时钟。时钟同步单元用于将所述基准时钟上升沿去采集第一检测时钟得到第二检测时钟，所述基准时钟与第二检测时钟同步。计数单元用于记录第二检测时钟高电平和低电平时所述基准时钟的上升沿计数。计数值比较单元用于判断计数单元得到的所述基准时钟上升沿计数值与预设值进行比较判断，进而得到时钟状态检测单元中被测时钟的频率走向。

由上述技术方案可知，本发明不仅可以检测出被测时钟的有无，还可以实时的检测出被测时钟的频率走向，当通信设备出现时钟故障时，可以通过不同的状态指示信号快速的分析故障，定位故障，提高了设备稳定性。且本发明是应用在使用可编程逻辑器件的单板上，占用资源较少，相比较使用锁相环节约了设备成本。

附图说明

图1是本发明的方法流程图；

图2是本发明的装置结构框图。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。

基于现有时钟检测方法存在错误风险和成本增加的问题，本发明实施例提供了一种基于可编程逻辑器件的时钟检测方法和装置。

具体的，本发明提供了一种时钟检测方法和装置，应用在所有使用可编程逻辑器件的电子设备中，如图1所示，包括以下流程步骤：

首先执行100，被测时钟8分频模块,具体取分频系数为8，定义一个3bit计数寄存器R_div1[2:0]，初始值为0，遇到被测时钟的上升沿对计数寄存器加1，寄存器自动加满后会自动置0，并把R_div1[2]赋值给第一检测时钟，得到的第一检测时钟即是被测时钟的8分频时钟。

然后执行200，用基准时钟上升沿采集第一检测时钟模块，得到基准时钟的同步时钟第二检测时钟。

执行300，在第二检测时钟的高电平和低电平时间里对基准时钟进行上升沿采样计数。首先通过预设参数大小定义2个寄存器数组，高电平计数寄存器R_hign_count和低电平计数寄存器R_low_count，初始值都为0。设定一个开关值，当开关打开时，在第二检测时钟的高电平时间里，每采集到一个基准时钟的上升沿，R_hign_count就加1，R_low_count保持；在第二检测时钟的低电平时间里，每采集到一个基准时钟的上升沿，R_low_count就加1，R_hign_count保持。

然后执行400，把300步骤中的R_hign_count和R_low_count与预设值进行比较。当R_high_counter,R_low_counter每次周期记数都大于预设参数值时，则可能时钟频率变低；当R_high_counter,R_low_counter每次周期记数一个大于预设参数值，一个小于预设参数值-3时，则时钟可能丢失；当R_high_counter,R_low_counter每次周期记数都小于预设参数值-3时，则可能时钟频率变高。

执行500，定义一个2bit的状态寄存器数组，可以表示4种不同的状态，设置默认状态为2'b00。按照400中的判断依据进行不同的赋值，可以在频率变低时赋值2'b01，时钟可能丢失时赋值2'b10，时钟频率变高时赋值2'b11等。这样就可以通过读取状态寄存器数组的值来判断时钟的走向和状态。

下面通过一具体的实施例来阐述本发明提供一种基于可编程逻辑器件的时钟检测装置的具体实现过程。

首先，对本实施例设备的硬件进行说明，参照附图2，本实施例涉及的一种基于可编程逻辑器件的时钟检测装置；分频单元S101、同步单元S102、计数单元S103、计数值比较单元S104、状态指示单元S105。分频单元S101、同步单元S102、计数单元S103、计数值比较单元S104都与状态指示单元S105相连。分频单元S101是指对被测时钟进行8分频；同步单元S102指把被测时钟和基准时钟进行同步处理；计数单元S103指在被测时钟的高电平和低电平持续时间里对基准时钟分别计数，得到计数值1和计数值2；计数值比较单元S104指把S103得到的计数值与预设值和预设值-3进行比较，当基准时钟在所述第二检测时钟高电平和低电平时间里的上升沿计数个数一个大于预设参数值，一个小于预设参数值减去3时，则所述被测时钟可能丢失；当所述基准时钟在所述第二检测时钟高电平和低电平时间里的上升沿计数个数都小于预设参数值减去3时，则所述被测时钟频率变高；状态指示单元S105主要根据S104的判断结果对状态寄存器进行赋值操作，这样后续可以通过读取状态寄存器的值来得知被测时钟的频率走向。

以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (9)

1.一种基于可编程逻辑器件的时钟检测方法，用于包含有基准时钟的可编程逻辑器件上，其特征在于：包括以下步骤：

获取被测时钟的时钟信号，并把所述被测时钟进行八分频成第一检测时钟；

获取基准时钟，并用所述基准时钟的上升沿去采集所述第一检测时钟得到第二检测时钟，所述基准时钟与第二检测时钟同步；

在所述第二检测时钟的高低电平时间里分别对所述基准时钟进行上升沿计数，并分别记录下所述基准时钟在所述第二检测时钟高电平和低电平时间里的上升沿计数个数；

把所述第二检测时钟高电平和低电平时间里的上升沿计数个数跟预设的参数值进行比较，根据比较结果判断时钟状态，并赋值给寄存器。

2.根据权利要求1所述的基于可编程逻辑器件的时钟检测方法，其特征在于：把所述第二检测时钟高电平和低电平时间里的上升沿计数个数跟预设的参数值进行比较，根据比较结果判断时钟状态，具体包括：

当所述基准时钟在所述第二检测时钟高电平和低电平时间里的上升沿计数个数都大于预设参数值时，则所述被测时钟频率变低；

当所述基准时钟在所述第二检测时钟高电平和低电平时间里的上升沿计数个数一个大于预设参数值，一个小于预设参数值减去3时，则所述被测时钟丢失；

当所述基准时钟在所述第二检测时钟高电平和低电平时间里的上升沿计数个数都小于预设参数值减去3时，则所述被测时钟频率变高；

当为其他值时则时钟正常。

3.根据权利要求1所述的基于可编程逻辑器件的时钟检测方法，其特征在于：所述基准时钟是板内晶振或者晶振经过时钟驱动器输出，直接输入到可编程逻辑器件的时钟。

4.根据权利要求1所述的基于可编程逻辑器件的时钟检测方法，其特征在于：所述预设参数值＝所述基准时钟*4/所述被测时钟+2。

5.根据权利要求1所述的基于可编程逻辑器件的时钟检测方法，其特征在于：所述获取被测时钟的时钟信号，并把所述被测时钟进行八分频成第一检测时钟；具体包括：

被测时钟8分频模块,具体取分频系数为8，定义一个3bit计数寄存器R_div1[2:0]，初始值为0，遇到被测时钟的上升沿对计数寄存器加1，寄存器自动加满后会自动置0，并把R_div1[2]赋值给第一检测时钟，得到的第一检测时钟即是被测时钟的8分频时钟。

6.根据权利要求1所述的基于可编程逻辑器件的时钟检测方法，其特征在于：在所述第二检测时钟的高低电平时间里分别对所述基准时钟进行上升沿计数，并分别记录下所述基准时钟在所述第二检测时钟高电平和低电平时间里的上升沿计数个数；包括：

首先通过预设参数大小定义2个寄存器数组，高电平计数寄存器R_hign_count和低电平计数寄存器R_low_count，初始值都为0；

设定一个开关值，当开关打开时，在第二检测时钟的高电平时间里，每采集到一个基准时钟的上升沿，R_hign_count就加1，R_low_count保持；

在第二检测时钟的低电平时间里，每采集到一个基准时钟的上升沿，R_low_count就加1，R_hign_count保持。

7.根据权利要求1所述的基于可编程逻辑器件的时钟检测方法，其特征在于：把所述第二检测时钟高电平和低电平时间里的上升沿计数个数跟预设的参数值进行比较，根据比较结果判断时钟状态，并赋值给寄存器；

包括：

定义一个2bit的状态寄存器数组，表示4种不同的状态，设置默认状态为2'b00；

在频率变低时赋值2'b01，时钟丢失时赋值2'b10，时钟频率变高时赋值2'b11。

8.一种基于可编程逻辑器件的时钟检测装置，其特征在于：

包括分别与状态指示单元连接的时钟分频器单元，时钟同步单元，计数单元，计数值比较单元；

其中，时钟分频器单元用于将所述被测时钟8分频成第一检测时钟；

时钟同步单元用于将基准时钟上升沿去采集第一检测时钟得到第二检测时钟，所述基准时钟与第二检测时钟同步；

计数单元用于记录第二检测时钟高电平和低电平时所述基准时钟的上升沿计数；

计数值比较单元用于判断计数单元得到的基准时钟上升沿计数值与预设值进行比较判断，进而得到时钟状态检测单元中被测时钟的频率走向；

状态指示单元根据计数值比较单元的判断结果对状态寄存器进行赋值操作。

9.根据权利要求8所述的一种基于可编程逻辑器件的时钟检测装置，其特征在于：

所述计数值比较单元把所述计数单元得到的计数值与预设的参数值进行比较，根据比较结果判断时钟状态，包括：

当所述基准时钟在所述第二检测时钟高电平和低电平时间里的上升沿计数个数都大于预设参数值时，则所述被测时钟频率变低；

当所述基准时钟在所述第二检测时钟高电平和低电平时间里的上升沿计数个数一个大于预设参数值，一个小于预设参数值减去3时，则所述被测时钟丢失；

当所述基准时钟在所述第二检测时钟高电平和低电平时间里的上升沿计数个数都小于预设参数值减去3时，则所述被测时钟频率变高；

当为其他值时则时钟正常。