CN103942393A - 一种基于硅通孔的立体集成电路多物理域协同设计方法 - Google Patents

Abstract

本发明公开了一种基于硅通孔的立体集成电路多物理域协同设计方法，考虑热、力、电多物理域之间耦合对立体集成电路可靠性的影响，加入了热学、力学设计步骤，建立了热、力、电多物理域协同设计方法。该协同设计方法通过热、力、电设计步骤之间互相迭代，直到三者都满足设计要求为止，保证了立体集成电路高可靠性设计要求。克服了目前立体集成电路设计流程中缺少热、力设计步骤的缺陷。

Description

一种基于硅通孔的立体集成电路多物理域协同设计方法

技术领域

本发明属于立体集成电路技术领域，涉及一种基于硅通孔的立体集成电路多物理域协同设计方法。

背景技术

基于硅通孔(Through-Silicon Via，TSV)的立体集成技术通过硅通孔使信息在堆叠的芯片间纵向传输，可大幅缩短芯片全局互连长度，缓解布线通道阻塞，是促进集成电路跨越式发展的最有效途径之一。虽然立体集成技术具有巨大的优势，但由于在电子系统中引入了垂直方向互连，因此增加了立体集成电路设计复杂度，随着立体集成电路制作工艺逐渐成熟，设计技术已成为制约立体集成电路发展的最大障碍。

目前，基于硅通孔的立体集成电路设计技术面临的问题主要有两点：

一是缺乏完整的三维电路设计软件，导致许多研究机构无法建立完整的设计流程。为解决设计软件缺乏的问题，有少数研究机构针对特定应用环境与制作工艺自行开发三维设计软件。上述这些软件属于自行开发，仅供内部或学术使用，并不公开销售，因此不适用于开发量产产品。由于开发出的设计软件千差万别，具有一定针对性，因此用其建立起来的设计流程也不尽相同，不具备通用性。而且，开发专用的三维电路设计软件需要花费大量资金，会使立体集成电路设计成本急剧提升。

二是基于平面集成电路设计方法学的立体集成电路设计流程无法完成电、力、热多物理域协同设计。虽然立体集成设计技术复杂度较高，但与平面集成电路仍有许多相通的地方，因此目前大多数研究机构仍采用二维电路设计软件，或在二维电路设计软件中扩展一些三维设计功能，并借鉴平面集成电路成熟的设计方法学，建立立体集成电路设计流程。

如北卡罗来纳州大学所发表的立体集成电路设计流程，其具体步骤为：首先进行系统划分、布局，将立体集成系统划分为各个子模块，然后利用二维设计软件设计各个子模块，最后通过专用二维版图软件对各个子模块进行整合。可以看到此流程中各个子模块的设计完全采用平面电路设计方法和流程，只有在开始系统划分和最后整合阶段考虑了立体集成电路三维互连，整体设计流程基本上借鉴了平面集成电路设计思想，大量采用二维设计软件，是一种基于平面集成电路设计方法学的立体集成电路设计流程。此种流程最大的优点是使用二维电路设计软件，可以为立体集成电路设计节省开发成本，采用的平面集成电路设计方法学也较为成熟可靠。但缺点是由于借鉴平面集成电路设计，整体设计流程中并没有引入热、力设计，更没有考虑热、力、电多物理域之间耦合对立体集成电路可靠性的影响，缺失多物理场协同设计，因此经此流程设计出的立体集成电路可能会在热、力可靠性方面不满足设计要求。

发明内容

本发明解决的问题在于提供一种基于硅通孔的立体集成电路多物理域协同设计方法，充分考虑了热、力、电相互耦合对立体集成电路的影响，三者协同设计呈现迭代关系，环环相扣，保证了立体集成电路高可靠性设计。

本发明是通过以下技术方案来实现：

一种基于硅通孔的立体集成电路多物理域协同设计方法，包括以下操作：

1)对立体集成电路进行系统级划分，将整体电路系统划分为各个子模块，划分出的子模块将会布置在立体叠层结构中的各层芯片上；

2)将划分的各功能模块进行功能性的电连接以实现立体集成电路的功能，得到立体集成电路原理图；在各功能模块连接完成后进行功能仿真；在功能仿真过程中如果发现功能有误，则返回对各功能模块的互联关系进行修正，修正后再进行后续的功能仿真验证步骤，至到所有功能仿真验证通过；

3)以散热性能最优为指导原则，进行立体集成电路叠层布局设计，然后通过热仿真对叠层顺序是否合理进行验证，如果验证不通过，则重新设计叠层顺序进行后续的热仿真，至到在热仿真中散热性能满足预定的要求；

4)待立体集成电路叠层布局设计好后，进行立体集成电路三维电互连设计：

首先，进行硅通孔布局设计，根据立体集成电路原理图设计步骤中各芯片二维互连关系，初步布置各层芯片硅通孔的位置；将各层芯片上硅通孔的名称、物理二维坐标、穿过的芯片层数、与芯片的互连关系等信息建立成三维映射关系数据库；

其次，进行布线设计，将三维映射关系中硅通孔的位置和互连信息，输入现有二维布线软件中，在各层芯片上渐进性RDL引线的设计，实现不同芯片上硅通孔之间电互连；如果在布线阶段，发现某区域RDL引线布线资源不够，则返回硅通孔布局设计阶段，重新调整该区域硅通孔位置，并相应的更新三维映射关系数据库中硅通孔信息，利用更新后的三维映射关系数据库对该区域RDL引线进行重新设计；

最后，进行立体集成电路三维电互连设计设计规则检查和物理验证；

5)通过进行立体集成电路热机械耦合仿真，确定叠层结构中的应力分布情况，找出应力较强区域，指导4)步骤立体集成电路三维电互连设计，优化硅通孔布局、布线；若仿真中应力超出设计规范，则返回4)步骤重新设计强应力区域内硅通孔布局和RDL布线；

6)通过时序仿真验证立体集成电路时序完整性，验证功能模式下立体集成电路时序是否满足设计要求；若时序仿真结果出错，则返回4)步骤重新设计硅通孔布局和RDL布线；

7)通过信号完整性仿真、电源完整性仿真，验证立体集成电路系统在瞬态抽取电流时，是否存在电源完整性的问题；若仿真存在问题则返回4)步骤重新设计该区域内硅通孔布局和RDL布线。

所述在进行系统级划分时，如按功能划分，可将相同功能的模块布置在同一层芯片上；按芯片制作工艺水平划分，可将相同工艺水平条件下制作的模块布置在同一芯片层上；按芯片功耗划分，可将功耗差异不大的模块布置在同一层芯片上。

所述在进行立体集成电路原理图设计时，是按照立体集成电路中各层芯片的功能互连关系，相对应在平面电路设计软件中画出各功能模块的二维互连关系，实现立体集成电路原理图向平面集成电路原理图的映射，不考虑三维硅通孔的互连特性；

在进行功能仿真时，原理图中各芯片的RTL代码，通过平面电路仿真工具进行功能验证；如果仿真验证后发现功能有误，则需要立即返回立体集成电路原理图设计阶段对互联关系进行修正，修正后再进行后续的功能仿真验证步骤。

所述立体集成电路原理图设计使用Altium Designer二维电路原理图设计软件进行各功能模块的二维互连；

功能仿真使用的软件为二维电路仿真软件ModelSim或Incisive。

所述在立体集成电路叠层布局设计时，芯片叠层顺序以散热性能最优为指导原则，将功耗大的芯片布置在顶层或底层靠近热沉的位置；

所述的热仿真是基于现有的有限元热仿真软件，根据叠层布局设计情况，建立相应的立体集成电路叠层三维仿真模型，在模型上加载各叠层芯片功耗、材料物理属性，通过仿真计算出温度场的分布情况，判断该叠层顺序下散热性能是否符合设计最终要求；如果不合理，则返回立体集成电路叠层布局设计阶段重新设计叠层顺序。

所述的立体集成电路叠层布局设计时使用Expeditiong ADVPKG设计软件；热仿真使用的软件为有限元热仿真软件ANSYS IcePAK。

所述硅通孔及RDL引线的布线软件为二维电路布线工具IC Compiler，立体集成电路三维电互连设计规则和物理验证工具为Calibre。

所述的立体集成电路热机械耦合仿真是采用有限元仿真软件建立含有硅通孔和RDL引线的立体集成电路叠层模型，在模型上加载不同的温度场，仿真出应力分布云图，通过应力分布云图找出应力较强的区域；如果应力超出设计规范，则返回4)步骤重新设计强应力区域内硅通孔布局和RDL布线。

所述的时序仿真时，首先需要提取RDL引线和硅通孔上存在的寄生参数，然后将寄生参数带回立体集成电路原理图，在各功能模块互联加入寄生参数，再通过现有二维平面仿真软件进行时序仿真，得到立体集成电路功能时序图；如果时序仿真结果出错，则返回4)步骤重新设计硅通孔布局和RDL布线。

所述的信号完整性仿真、电源完整性仿真，采用有限元电磁场仿真软件与平面电路仿真软件，同时通过建立立体集成电路三维仿真模型与等效电路模型，实现场与电路的联合仿真；如果仿真结果显示立体集成电路某互连区域内存在信号完整性及电源完整性问题，则返回4)步骤重新设计该区域内硅通孔布局和RDL布线。

与现有技术相比，本发明具有以下有益的技术效果：

本发明提供的一种基于硅通孔的立体集成电路多物理域协同设计方法，考虑热、力、电多物理域之间耦合对立体集成电路可靠性的影响，加入了热学、力学设计步骤，建立了热、力、电多物理域协同设计方法。该协同设计方法通过热、力、电设计步骤之间互相迭代，直到三者都满足设计要求为止，保证了立体集成电路高可靠性设计要求。克服了目前立体集成电路设计流程中缺少热、力设计步骤的缺陷。

本发明提供的一种基于硅通孔的立体集成电路多物理域协同设计方法，还建立了三维映射互连关系数据库，以三维映射互连关系数据库为设计指导原则，可以使用现有的二维平面电路设计软件来实现立体集成电路三维电互连设计，极大的降低了设计成本。此外，三维映射互连数据库还可以提供各芯片上硅通孔和RDL引线的互连关系，在有互连关系的设计指导下，设计师可根据互连关系，针对性的设计各芯片上输入输出端口，预先为密集互连区域留下布线空间，降低立体集成电路三维电互连设计复杂度，提高设计效率。

本发明提供的一种基于硅通孔的立体集成电路多物理域协同设计方法，各步骤可以用目前通用的商用二维电路设计软件来实现，因此不需要花费大量资金购买或开发三维电路设计软件，可以减少立体集成电路设计成本。此外，由于采用的软件较为常见，一方面对二维电路设计软件较为熟悉的设计人员可以在短时间内学习掌握该方法，因此具有一定的易学性；另一方面，该方法使用的软件都是通用软件，针对性不强，因此该方法具有一定通用性。

本发明提供的一种基于硅通孔的立体集成电路多物理域协同设计方法，基于三维映射二维电路来进行设计，可以借鉴二维平面电路设计方法学。由于二维电路设计方法和流程已发展的较为成熟可靠，且已制定出统一的设计流程和规则，因此该方法也具有一定的可靠性。

与目前采用专用三维电路设计软件的设计方法相比，本发明提出的设计方法全部采用现有成熟的二维电路设计软件和通用仿真软件，节省了立体集成电路设计成本，由于流程中使用的都是现有市场流通的商用软件，因此建立起来的设计流程具备通用性。除此之外，流程中加入了立体集成电路热、力设计，充分考虑了热、力、电相互耦合对立体集成电路的影响，三者协同设计呈现迭代关系，环环相扣，保证了立体集成电路高可靠性设计，是一种低成本、具备通用性、高可靠的立体集成电路设计方法。

附图说明

图1为本发明的设计方法流程图；

图2为功能模块划分示意图；

图3为电路原理图设计与功能仿真图；

图4为立体集成电路叠层布局仿真示意图；

图5为三维电互连布局示意图；

图6为立体集成电路互连结构剖面图；

图7为含硅通孔及RDL寄生参数的仿真示意图；

其中，1为功能子模块，2为RDL互连引线，3为硅通孔，4为硅通孔与RDL引线寄生参数。

具体实施方式

为解决目前基于硅通孔的立体集成电路设计需要开发专用三维电路设计软件，致使设计成本高昂，且采用的设计流程不具备通用性、无法完成电、力、热多物理域协同设计，设计出的立体集成电路后续存在热、力可靠性安全隐患的问题，本发明提出一种基于硅通孔的立体集成电路多物理域协同设计方法，建立了具体的设计流程，并给出流程中所使用软件的具体名称。下面结合具体的实施例对本发明做进一步的详细说明，所述是对本发明的解释而不是限定。

本发明提出的基于硅通孔的立体集成电路多物理域协同设计方法，主要分为6个步骤：立体集成电路的各功能模块划分、立体集成电路原理图设计、立体集成电路叠层布局、立体集成电路三维电互连设计、立体集成电路热机械耦合仿真、立体集成电路时域与频域仿真(参见图1)。

参见图1～图7，下面给出该方法具体的操作步骤：

1)立体集成电路的各功能模块划分

首先对立体集成电路进行系统级划分，将整体电路系统划分为各个子模块，划分出的子模块将会布置在立体叠层结构中的各层芯片上。

如按功能划分，可将相同功能的模块布置在同一层芯片上；按芯片制作工艺水平划分，可将相同工艺水平条件下制作的模块布置在同一芯片层上；按芯片功耗划分，可将功耗差异不大的模块布置在同一层芯片上。

2)立体集成电路原理图设计及仿真

为立体集成电路的功能，将步骤1)划分的各功能模块进行功能性的电连接，在各功能模块连接完成后进行功能仿真；在功能仿真过程中如果发现功能有误，则返回对各功能模块的互联关系进行修正，修正后再进行后续的功能仿真验证步骤，至到所有功能仿真验证通过；

设计原理图是为了后续验证整体电路系统功能是否正确，因此在进行立体集成电路原理图设计时并不需要考虑三维硅通孔的互连特性(如延时、时序)，只需要按照立体集成电路中各层芯片的功能互连关系，相对应在平面电路设计软件中画出各功能模块的二维互连关系，实现立体集成电路原理图向平面集成电路原理图的映射。此阶段原理图设计的正确与否需要后续立体集成电路功能仿真来验证。

具体的，立体集成电路原理图设计可以使用Altium Designer二维电路原理图设计软件进行各功能模块的二维互连；

立体集成电路原理图设计完成后，需要对原理图进行仿真，验证立体集成电路所有功能是否正确。该步骤需要提供原理图中各芯片的RTL代码，通过平面电路仿真工具进行功能验证。如果仿真验证后发现功能有误，则需要立即返回立体集成电路原理图设计阶段对互联关系进行修正，修正后再进行后续的功能仿真验证步骤。原理图设计与功能仿真验证两者为迭代关系，只有功能仿真验证通过才能进行后续的立体集成电路叠层布局设计步骤。

具体的，功能仿真使用的软件为二维电路仿真软件ModelSim或Incisive。

3)立体集成电路叠层布局设计及仿真

以散热性能最优为指导原则，进行立体集成电路叠层布局设计，然后通过热仿真对叠层顺序是否合理进行验证，如果验证不通过，则重新设计叠层顺序进行后续的热仿真，至到在热仿真中散热性能满足预定的要求；

立体集成电路叠层布局设计主要关心芯片的叠层顺序，芯片叠层顺序主要以散热性能最优为指导原则。在进行初步叠层布局设计时，只考虑各层芯片功耗，将功耗大的芯片布置在顶层或底层靠近热沉的位置，而叠层最终顺序是否合理应通过后续的热仿真来判断，如不合理需要重新设计叠层顺序。

立体集成电路叠层布局设计完成后，应通过热仿真技术对叠层顺序是否合理进行评估。基于现有的有限元热仿真软件，根据上一步叠层布局设计情况，建立相应的立体集成电路叠层三维仿真模型，在模型上加载各叠层芯片功耗、材料物理属性，通过仿真计算出温度场的分布情况，从而判断该叠层顺序下散热性能是否符合设计最终要求。如果不合理，则需要立即返回立体集成电路叠层布局设计阶段重新设计叠层顺序。叠层布局设计与仿真两者为迭代关系，只有通过仿真发现散热性能满足设计要求后才能进行后续立体集成电路硅通孔布局、布线设计步骤。

具体的，立体集成电路叠层布局设计使用的软件为传统的ExpeditiongADVPKG设计软件；热仿真使用的软件可以为传统有限元热仿真软件ANSYS IcePAK。

4)立体集成电路三维电互连设计

待立体集成电路叠层布局设计好后，接下来需要考虑如何实现叠层之间的电气互连。立体集成电路中的三维电互连网络是通过垂直硅通孔和水平分布的RDL引线构成的，在设计时必须要考虑硅通孔和RDL引线的三维坐标关系。该步骤具体实施方法如下：

首先，进行硅通孔布局设计，根据立体集成电路原理图设计步骤中各芯片二维互连关系，初步布置各层芯片硅通孔的位置。将各层芯片上硅通孔的名称、物理二维坐标、穿过的芯片层数、与芯片的互连关系等信息建立成三维映射关系数据库。

其次，进行布线设计。将三维映射关系中硅通孔的位置和互连信息，输入现有二维布线软件中，在各层芯片上渐进性RDL引线的设计，实现不同芯片上硅通孔之间电互连；如果在布线阶段，发现某区域RDL引线布线资源不够，则需要立即返回硅通孔布局设计阶段，重新调整该区域硅通孔位置，并相应的更新三维映射关系数据库中硅通孔信息，利用更新后的三维映射关系数据库对该区域RDL引线进行重新设计。

最后，进行立体集成电路三维电互连设计设计规则检查和物理验证

具体的，硅通孔及RDL引线的布线软件为二维电路布线工具ICCompiler，设计规则和物理验证工具为Calibre。

5)立体集成电路热机械耦合仿真

由于硅通孔和RDL引线导电材料都为铜，铜的热膨胀系数与芯片中硅材质的热膨胀系数差异较大，因此两者热失配引起的热机械应力会对立体集成电路互连可靠性产生较大影响。该步骤通过立体集成电路热机械仿真，确定叠层结构中的应力分布情况，找出应力较强区域，从而可指导4)步骤立体集成电路三维电互连设计，优化硅通孔布局、布线，提高立体集成电路互连可靠性。

该步骤采用有限元仿真软件建立含有硅通孔和RDL引线的立体集成电路叠层模型，在模型上加载不同的温度场，仿真出应力分布云图，通过应力分布云图可直观的找出哪些区域应力较强。如果应力超出设计规范，存在可靠性安全隐患，则需要立即返回4)步骤，重新设计强应力区域内硅通孔布局和RDL布线。

此步骤中使用的热机械仿真软件为ANSYS。

6)时序仿真

硅通孔和RDL引线会引入延时，为了评估立体集成电路时序完整性，需要进行时序仿真，依据功能仿真验证用例对设计进行时序仿真验证，主要关注功能模式下立体集成电路时序是否满足设计要求。

该时序仿真步骤首先需要提取RDL引线和硅通孔上存在的寄生参数，然后将寄生参数带回立体集成电路原理图，在各功能模块互联加入寄生参数，再通过现有二维平面仿真软件进行时序仿真，得到立体集成电路功能时序图。如果时序仿真结果出错，则立即返回4)步骤，重新设计硅通孔布局和RDL布线。

此步骤使用的时序仿真软件为ModelSim或Incisive。

7)信号完整性仿真、电源完整性仿真

信号完整性仿真主要是验证在高频信号下，三维互连中的串扰和振铃是否会对立体集成电路系统功能产生异常影响。电源完整性仿真主要验证立体集成电路系统在瞬态抽取电流时，是否存在不可忍受的电源轨道塌陷等电源完整性问题。

该步骤采用有限元电磁场仿真软件与平面电路仿真软件，同时通过建立立体集成电路三维仿真模型与等效电路模型，实现场与电路的联合仿真。如果仿真结果显示立体集成电路某互连区域内存在明显的信号完整性及电源完整性问题，则立即返回4)步骤，重新设计该区域内硅通孔布局和RDL布线。

此步骤中，使用的信号完整性、电源完整性仿真工具为HFSS、ADS和Ansys Designer。

实施例1：

按照本发明提出的设计方法，立体集成4M SRAM存储器设计设计步骤如下：

1)立体集成4M SRAM存储器系统功能模块划分

4M SRAM存储器系统可按功能划分，划分为4个独立的1M SRAM存储器子模块，将1个1M SRAM存储器布置在1层芯片层上，共4层。

2)立体集成4M SRAM存储器原理图设计

使用Altium Designer软件，画出4个1M SRAM存储器二维电路原理图，此时原理图中各1M SRAM互连关系中并不引入硅通孔延时特性。

立体集成4M SRAM存储器功能仿真验证：将上述原理图RTL代码输入到ModelSim或Incisive软件中，通过仿真，验证所有功能是否正确。如果发现功能有误则需要立即返回，重新对原理图进行设计。

3)立体集成4M SRAM存储器叠层布局设计初步及仿真

根据各1M SRAM存储器功耗，使用Expeditiong ADVPKG软件设计立体集成4M SRAM存储器各芯片叠层顺序。

立体集成4M SRAM存储器叠层布局热仿真：根据上一步叠层布局设计情况，通过热仿真软件ANSYS IcePAK建立相应的立体集成4M SRAM叠层三维仿真模型，在模型上加载各层芯片功耗、材料物理属性，通过仿真计算出温度场的分布情况，从而判断该叠层顺序下散热性能是否符合设计最终要求。如果不合理，则需要立即返回，重新安排芯片叠层顺序

4)立体集成4M SRAM存储器三维电互连设计

待立体集成4M SRAM存储叠层布局设计好后，接下来需要考虑如何实现各层1M SRAM之间的电气互连。

首先，进行硅通孔布局设计，建立三维映射关系数据库。根据立体集成4M SRAM存储器原理图设计步骤中各芯片二维互连关系，初步布置各层1M SRAM芯片硅通孔的位置。将各层芯片上硅通孔的名称、物理二维坐标、穿过的芯片层数、与芯片的互连关系等信息建立成三维映射关系数据库。

其次，进行布线设计。根据三维映射关系数据库中硅通孔的位置信息，在二维电路布线工具IC Compiler中输入硅通孔的位置和互连信息，实现不同芯片上硅通孔之间电互连，完成布线工作。

最后，通过Calibre软件进行立体集成4M SRAM存储器三维电互连设计规则检查和物理验证

5)立体集成4M SRAM存储器热机械耦合仿真

该步骤采用有限元仿真软件ANSYS建立含有硅通孔和RDL引线的立体集成4M SRAM存储器叠层模型，在模型上加载不同的温度场，仿真出应力分布云图，通过应力分布云图找出哪些区域应力较强。如果应力超出设计规范，存在可靠性安全隐患，则需要立即返回4)步骤，重新设计强应力区域内硅通孔布局和RDL布线。

6)立体集成4M SRAM存储器时序仿真

首先提取RDL引线和硅通孔上存在的寄生参数，然后将寄生参数反标回立体集成4M SRAM原理图，最后将反标寄生参数的原理图通过ModelSim仿真软件处理，得到立体集成4M SRAM存储器功能时序图。如果时序仿真结果出错，则立即返回4)步骤，重新设计硅通孔布局和RDL布线。

7)立体集成4M SRAM存储器信号完整性仿真、电源完整性仿真

该步骤采用有限元电磁场仿真软件HFSS与平面电路仿真软件ADS、Ansys Designer，建立体集成4M SRAM存储器三维仿真模型与等效电路模型，实现电路与场的联合仿真。如果仿真结果显示立体集成4M SRAM存储器系统某互连区域内存在明显的信号完整性及电源完整性问题，则立即返回4)步骤，重新设计该区域内硅通孔布局和RDL布线。

所有步骤完成，生成立体集成4M SRAM存储器版图文件。

实施例2：

按照本发明提出的设计方法，某立体集成电子系统设计步骤如下：

1)立体集成电子系统功能模块划分

该立体集成电子系统按功能划分，可划分为SoC模块、外围各种存储模块及总线模块。具体为SoC、CAN总线、SRAM、FLASH、FPGA共5各子模块。

2)立体集成电子系统原理图设计

使用Altium Designer软件，画出上述5个子模块组成的电子系统二维电路原理图，此时原理图中5个子模块之间的互连关系中并不引入硅通孔延时特性。

将上述原理图RTL代码输入到ModelSim或Incisive软件中，通过仿真，验证所有功能是否正确。如果发现功能有误则需要立即返回，重新对原理图进行设计。

3)立体集成电子系统叠层布局设计初步

根据个子模块的功耗，使用Expeditiong ADVPKG软件设计立体集成电子系统各芯片叠层顺序。

根据步叠层布局设计情况，通过热仿真软件ANSYS IcePAK建立相应的立体集成电子系统叠层三维仿真模型，在模型上加载各层芯片功耗、材料物理属性，通过仿真计算出温度场的分布情况，从而判断该叠层顺序下散热性能是否符合设计最终要求。如果不合理，则需要立即返回，重新安排芯片叠层顺序

4)立体集成电子系统三维电互连设计

待立体集成电子系统叠层布局设计好后，接下来需要考虑如何实现各层模块之间的电气互连。

首先，进行硅通孔布局设计，建立三维映射关系数据库。根据立体集成电子系统原理图设计步骤中各芯片二维互连关系，初步布置各层芯片硅通孔的位置。将各层芯片上硅通孔的名称、物理二维坐标、穿过的芯片层数、与芯片的互连关系等信息建立成三维映射关系数据库。

其次，进行布线设计。根据三维映射关系数据库中硅通孔的位置和互连信息，在二维电路布线工具IC Compiler中输入硅通孔的位置和互连信息，实现不同芯片上硅通孔之间电互连，完成布线工作。

最后，通过Calibre软件进行立体集成4M SRAM存储器三维电互连设计规则检查和物理验证

5)立体集成电子系统热机械耦合仿真

该步骤采用有限元仿真软件ANSYS建立含有硅通孔和RDL引线的立体集成电子系统叠层模型，在模型上加载不同的温度场，仿真出应力分布云图，通过应力分布云图找出哪些区域应力较强。如果应力超出设计规范，存在可靠性安全隐患，则需要立即返回，重新设计强应力区域内硅通孔布局和RDL布线。

6)立体集成电子系统时序仿真

首先提取RDL引线和硅通孔上存在的寄生参数，然后将寄生参数反标回立体集成电子系统原理图，最后将反标寄生参数的原理图通过ModelSim仿真软件处理，得到立体集成电子系统功能时序图。如果时序仿真结果出错，则立即返回，重新设计硅通孔布局和RDL布线。

7)立体集成电子系统信号完整性仿真、电源完整性仿真

该步骤采用有限元电磁场仿真软件HFSS与平面电路仿真软件ADS、Ansys Designer，建立体集成电子系统三维仿真模型与等效电路模型，实现电路与场的联合仿真。如果仿真结果显示立体集成电子系统某互连区域内存在明显的信号完整性及电源完整性问题，则立即返回，重新设计该区域内硅通孔布局和RDL布线。

所有步骤完成，生成立体集成立体集成电子系统版图文件。

Claims (10)

1.一种基于硅通孔的立体集成电路多物理域协同设计方法，其特征在于，包括以下操作：

1)对立体集成电路进行系统级划分，将整体电路系统划分为各个子模块，划分出的子模块将会布置在立体叠层结构中的各层芯片上；

2)将划分的各功能模块进行功能性的电连接以实现立体集成电路的功能，得到立体集成电路原理图；在各功能模块连接完成后进行功能仿真；在功能仿真过程中如果发现功能有误，则返回对各功能模块的互联关系进行修正，修正后再进行后续的功能仿真验证步骤，至到所有功能仿真验证通过；

3)以散热性能最优为指导原则，进行立体集成电路叠层布局设计，然后通过热仿真对叠层顺序是否合理进行验证，如果验证不通过，则重新设计叠层顺序进行后续的热仿真，至到在热仿真中散热性能满足预定的要求；

4)待立体集成电路叠层布局设计好后，进行立体集成电路三维电互连设计：

首先，进行硅通孔布局设计，根据立体集成电路原理图设计步骤中各芯片二维互连关系，初步布置各层芯片硅通孔的位置；将各层芯片上硅通孔的名称、物理二维坐标、穿过的芯片层数、与芯片的互连关系等信息建立成三维映射关系数据库；

其次，进行布线设计，将三维映射关系中硅通孔的位置和互连信息，输入现有二维布线软件中，在各层芯片上渐进性RDL引线的设计，实现不同芯片上硅通孔之间电互连；如果在布线阶段，发现某区域RDL引线布线资源不够，则返回硅通孔布局设计阶段，重新调整该区域硅通孔位置，并相应的更新三维映射关系数据库中硅通孔信息，利用更新后的三维映射关系数据库对该区域RDL引线进行重新设计；

最后，进行立体集成电路三维电互连设计设计规则检查和物理验证；

5)通过进行立体集成电路热机械耦合仿真，确定叠层结构中的应力分布情况，找出应力较强区域，指导4)步骤立体集成电路三维电互连设计，优化硅通孔布局、布线；若仿真中应力超出设计规范，则返回4)步骤重新设计强应力区域内硅通孔布局和RDL布线；

6)通过时序仿真验证立体集成电路时序完整性，验证功能模式下立体集成电路时序是否满足设计要求；若时序仿真结果出错，则返回4)步骤重新设计硅通孔布局和RDL布线；

7)通过信号完整性仿真、电源完整性仿真，验证立体集成电路系统在瞬态抽取电流时，是否存在电源完整性的问题；若仿真存在问题则返回4)步骤重新设计该区域内硅通孔布局和RDL布线。

2.如权利要求1所述的基于硅通孔的立体集成电路多物理域协同设计方法，其特征在于，在进行系统级划分时，如按功能划分，可将相同功能的模块布置在同一层芯片上；按芯片制作工艺水平划分，可将相同工艺水平条件下制作的模块布置在同一芯片层上；按芯片功耗划分，可将功耗差异不大的模块布置在同一层芯片上。

3.如权利要求1所述的基于硅通孔的立体集成电路多物理域协同设计方法，其特征在于，在进行立体集成电路原理图设计时，是按照立体集成电路中各层芯片的功能互连关系，相对应在平面电路设计软件中画出各功能模块的二维互连关系，实现立体集成电路原理图向平面集成电路原理图的映射，不考虑三维硅通孔的互连特性；

在进行功能仿真时，原理图中各芯片的RTL代码，通过平面电路仿真工具进行功能验证；如果仿真验证后发现功能有误，则需要立即返回立体集成电路原理图设计阶段对互联关系进行修正，修正后再进行后续的功能仿真验证步骤。

4.如权利要求3所述的基于硅通孔的立体集成电路多物理域协同设计方法，其特征在于，立体集成电路原理图设计使用Altium Designer二维电路原理图设计软件进行各功能模块的二维互连；

功能仿真使用的软件为二维电路仿真软件ModelSim或Incisive。

5.如权利要求1所述的基于硅通孔的立体集成电路多物理域协同设计方法，其特征在于，在立体集成电路叠层布局设计时，芯片叠层顺序以散热性能最优为指导原则，将功耗大的芯片布置在顶层或底层靠近热沉的位置；

所述的热仿真是基于现有的有限元热仿真软件，根据叠层布局设计情况，建立相应的立体集成电路叠层三维仿真模型，在模型上加载各叠层芯片功耗、材料物理属性，通过仿真计算出温度场的分布情况，判断该叠层顺序下散热性能是否符合设计最终要求；如果不合理，则返回立体集成电路叠层布局设计阶段重新设计叠层顺序。

6.如权利要求5所述的基于硅通孔的立体集成电路多物理域协同设计方法，其特征在于，所述的立体集成电路叠层布局设计时使用ExpeditiongADVPKG设计软件；热仿真使用的软件为有限元热仿真软件ANSYSIcePAK。

7.如权利要求1所述的基于硅通孔的立体集成电路多物理域协同设计方法，其特征在于，硅通孔及RDL引线的布线软件为二维电路布线工具ICCompiler，立体集成电路三维电互连设计规则和物理验证工具为Calibre。

8.如权利要求1所述的基于硅通孔的立体集成电路多物理域协同设计方法，其特征在于，所述的立体集成电路热机械耦合仿真是采用有限元仿真软件建立含有硅通孔和RDL引线的立体集成电路叠层模型，在模型上加载不同的温度场，仿真出应力分布云图，通过应力分布云图找出应力较强的区域；如果应力超出设计规范，则返回4)步骤重新设计强应力区域内硅通孔布局和RDL布线。

9.如权利要求1所述的基于硅通孔的立体集成电路多物理域协同设计方法，其特征在于，所述的时序仿真时，首先需要提取RDL引线和硅通孔上存在的寄生参数，然后将寄生参数带回立体集成电路原理图，在各功能模块互联加入寄生参数，再通过现有二维平面仿真软件进行时序仿真，得到立体集成电路功能时序图；如果时序仿真结果出错，则返回4)步骤重新设计硅通孔布局和RDL布线。

10.如权利要求1所述的基于硅通孔的立体集成电路多物理域协同设计方法，其特征在于，所述的信号完整性仿真、电源完整性仿真，采用有限元电磁场仿真软件与平面电路仿真软件，同时通过建立立体集成电路三维仿真模型与等效电路模型，实现场与电路的联合仿真；如果仿真结果显示立体集成电路某互连区域内存在信号完整性及电源完整性问题，则返回4)步骤重新设计该区域内硅通孔布局和RDL布线。