CN103941173A - 用于测量半导体装置中阿尔法粒子所诱发软错误的方法及装置 - Google Patents

用于测量半导体装置中阿尔法粒子所诱发软错误的方法及装置 Download PDF

Info

Publication number
CN103941173A
CN103941173A CN201310511487.5A CN201310511487A CN103941173A CN 103941173 A CN103941173 A CN 103941173A CN 201310511487 A CN201310511487 A CN 201310511487A CN 103941173 A CN103941173 A CN 103941173A
Authority
CN
China
Prior art keywords
semiconductor device
baffle plate
test
alpha particle
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310511487.5A
Other languages
English (en)
Other versions
CN103941173B (zh
Inventor
F·施赖特尔
E·帕夫拉特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries Inc
Original Assignee
GlobalFoundries Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GlobalFoundries Inc filed Critical GlobalFoundries Inc
Publication of CN103941173A publication Critical patent/CN103941173A/zh
Application granted granted Critical
Publication of CN103941173B publication Critical patent/CN103941173B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/001—Measuring interference from external sources to, or emission from, the device under test, e.g. EMC, EMI, EMP or ESD testing
    • G01R31/002—Measuring interference from external sources to, or emission from, the device under test, e.g. EMC, EMI, EMP or ESD testing where the device under test is an electronic circuit
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/2872—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
    • G01R31/2881—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to environmental aspects other than temperature, e.g. humidity or vibrations
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/31816—Soft error testing; Soft error rate evaluation; Single event testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/412—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using field-effect transistors only
    • G11C11/4125—Cells incorporating circuit means for protecting against loss of information
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50016—Marginal testing, e.g. race, voltage or current testing of retention
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5002—Characteristic

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Environmental & Geological Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • General Engineering & Computer Science (AREA)
  • Electromagnetism (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

本发明涉及用于测量半导体装置中阿尔法粒子所诱发软错误的方法及装置，该装置包括探针卡、阿尔法粒子源以及挡板。探针卡包括多个接触组件，而接触组件界定测量位置；阿尔法粒子源；以及挡板，配置在该阿尔法粒子源与该测量位置之间，而该挡板可在该开启位置与该关闭位置之间移动，其中，当该挡板处于该开启位置时，来自该阿尔粒子源的阿尔法粒子到达该测量位置，且当该挡板处于该关闭位置时，该阿尔粒子遭到阻挡而未到达该测量位置。

Description

用于测量半导体装置中阿尔法粒子所诱发软错误的方法及装置
技术领域
一般而言，本揭示是关于集成电路的测试领域，并且更特定是指半导体装置中阿尔法粒子所诱发软错误的测量。
背景技术
举例如存储器电路、逻辑电路、现场可编程门阵列(FPGAs)以及微处理器之类集成电路的运作可由来自宇宙辐射或放射性衰变的高能粒子负面影响。尤其是，高能粒子辐射可诱发软错误，该软错误为高能粒子所诱发的非破坏功能性错误。高能粒子辐射可在如硅之类半导体材料中产生如电子及/或电洞之类的电荷载子，该电荷载子可改变集成电路中电路组件的逻辑状态。例如，以存储器单元为例，高能粒子的撞击(impact)可将存储器单元中所储存的资料从逻辑0变为逻辑1、或从逻辑1变为逻辑0。
在集成电路中诱发软错误的高能粒子尤其包括集成电路灵敏体积附近的如封装材料及/或焊料凸块之类材料中放射性杂质所射出的阿尔法粒子。另外，软错误可由来自宇轴辐射或来自宇宙辐射之粒子与大气起反应所产生的质子、电子、正电子及/或中子之类次级粒子的粒子所造成。
为了判断软错误对集成电路运作的影响，可在出现软错误时进行软错误率(SER)的测量。
测量特殊设计的集成电路运作时所出现软错误的一种方法是以较长的时间周期而在一般使用条件下测量大量真实的集成电路并直到已累积足够的软错误以提供具合理信赖度的软错误率估计。此称为「非加速式软错误率测试」。
非加速式软错误率测试可具有直接测量一般使用条件下所出现软错误率的优点。然而，非加速式软错误率测试可需要监测较大量的集成电路（数百或数千）同时还需要较长的时间周期（周或月）。因此，非加速式软错误率测试可昂贵并且耗时。
用于测量软错误率的替代方法是加速式软错误率测试。在加速式软错误率测试中，集成电路是曝露于强度远高于装置平常所遭遇辐射环境水准的特定辐射源。加速式软错误率测试相较于非加速式软错误率测试可容许以更短时间量取得有用的资料。加速式软错误率测试尤其已用于测量阿尔法粒子辐射所造成的软错误。
阿尔法粒子属于强离子化。因此，撞击集成电路中如硅等半导体材料的阿尔法粒子可产生突发的(bursts of)自由电子电洞对而在集成电路中出现电流尖波。这些电流尖波可大到足以改变某些电路的数据状态。
由于阿尔法粒子于物质(matter)内通常具有较小的穿透深度，在阿尔法粒子所诱发错误率的加速测试中，如集成电路之类受检测装置的表面是通常直接曝露于阿尔法粒子源所产生的阿尔法辐射而无任何干涉固态材料并且有较小气隙。受检测装置可为了阿尔法粒子测试而置于专用封装内，其中该受检测装置是固定并且线连接于封装的井区或凹洞内。
例如含放射阿尔法粒子的放射性同位素的放射源之类的阿尔法粒子源是在检测下邻近该装置设置。该装置在检测下是运作的，并且得以计数装置运作时出现的错误。例如，在测试含存储器数组的集成电路时，可将已知资料型样存储在存储器数组内，而集成电路是曝露于阿尔法粒子源，并且曝露于阿尔法粒子后存储器数组内出现的所储存型样可与已知资料型样作比较，其中型样改变是辨识为错误。
供加速测试阿尔法粒子所诱发软错误的方法是说明于JEDEC标准JESD89A，位处VA22201-3834阿林顿市2500威尔逊大道之JEDEC固态技术协会2001所出版的「半导体装置中阿尔法粒子与地面宇宙射线所诱发软错误的测量及报告」。
测试如静态随机存取存储器装置(SRAM)等集成电路的样本可需要排程样本以供专用后端处理，该专用后端处理是经进行用于制备样本供引线接合。这可需要用到专用后端处理中所进行光学微影制程用的专用屏蔽。具有良好产出的批次(lot)通常是予以辨识并且处理为记录制程(POR)批次。
记录制程批次是「在线」作晶圆级测量以供进行功能测试。选择良好的受检测装置(DUTs)、设计专用引线接合封装、并且最后将样本建构成引线接合样本。对于所选择的引线接合封装，插座(socket)是排序的并且借助于自动测试设备(ATE)的测试用的样本板件是经设计、排序及检查过的。这可需要较多的时间资源、人力以及开发暨递送成本。特殊装置的第一硅测试与最终软错误率测试之间的时间延迟范围可从大约2个月到大约6个月，取决于是否重复使用或第一次使用自动测试的设备板件。另外，时间延迟可取决于技术水准及合格存储器的复杂度。
关于此较高的付出，在许多情况下，软错误率测试所用软错误率样本的数量通常是缩减到最小可能值，例如出自三个不同批次的15个样本。然而，这可降低进行真实软错误率导向设计开发的可能性。
鉴于上述情形，本揭示提供可克服或至少降低上述某些或所有问题的装置及方法。
发明内容
下文呈现简化的发明内容用以对本发明的某些态样提供基本理解。本发明内容不是本发明的彻底概述。其意图不在于将本发明的重要或关键要素视为与本发明内容完全一致或划定本发明的范畴。其唯一目的在于以简化形式呈现某些概念作为下文更详细说明的前言。
本文所揭示的描述性装置包括探针卡、阿尔法粒子源以及挡板。探针卡，包括界定测量位置的多个接触组件；阿尔法粒子源；以及挡板，配置于该阿尔法粒子源与该测量位置之间。挡板可在关闭位置与开启位置之间移动。来自该阿尔法粒子源的阿尔粒子在该挡板处于该开启位置时到达该测量位置且该阿尔粒子在该挡板处于该关闭位置时遭到阻挡而未到达该测量位置。
本文所揭示的描述性方法包括提供装置，该装置包括阿尔法粒子源以及配置于该阿尔法粒子源与照射区域之间的挡板；安置包括第一半导体装置的晶圆；定位该晶圆以至于至少一部分的该第一半导体装置是位于该照射区域内；进行该第一半导体装置的第一测试，而在该第一测试期间保持该挡板于关闭位置；进行该半导体装置的第二测试，而在至少一部分的该第二测试期间保持该挡板于该开启位置，而该挡板在该挡板处于该开启位置时容许该阿尔法粒子到达第一半导体装置，以及其在该挡板处于该关闭位置时阻挡该阿尔法粒子到达该第一半导体装置。
附图说明
本揭露可参照底下说明配合附图予以理解，其中相称的参考组件符号视为相称的组件，以及其中：
图1根据本揭示的一具体实施例示意性描述一种装置；
图2表示图1装置组件的示意性剖面图；
图3a及3b表示图1装置组件的示意俯视图，其中图3a表示处于开启位置的装置的挡板并且图3b表示处于关闭位置的挡板；
图4表示图1装置组件的示意性俯视图；
图5概要描述本揭示具体实施例中可针对软错误而测试的晶圆；以及
图6概要描述图5所示晶圆中的半导体装置。
尽管本文所揭露的技术主题易受各种改进和替代形式所影响，其特定具体实施例仍已借由图式中的实施例表示并且在本文中详述。然而，应理解的是，本文对特定具体实施例的说明用意不在于限制本发明于所揭露的特定形式，相反地，用意在于含括落于如权利要求所界定本发明精神与范畴内的所有改进、等同及替代。
具体实施方式
底下说明的是本发明的各种描述性具体实施例。为了厘清，未在本说明书中说明实际实行的所有特征。当然将了解的是，在任何此实际具体实施例的研制中，必须施作许多实行特定性决策以达成研制者的特定目的，如符合系统相关与商业相关的限制条件，其视实行而不同。再者，将了解的是，此研制计划可能复杂且耗时，不过却属本领域的普通技术人员所从事具有本揭露效益的例行事务。底下将充份详细地说明具体实施例以使所属领域的技术人员能够制作并且使用本发明。要理解的是，其它具体实施例将基于本揭露而显而易知，并可作出系统、方法(process)或机械的变更而不脱离本揭示的范畴。在底下的说明里，提出许多特定细节使读者对本揭示有透彻的理解。然而，明显可知的是，不使用这些特定细节也可实践本揭示的具体实施例。为了避免混淆本揭示，某些广为人知的电路、系统配置、结构配置及方法的步骤将不作详细揭示。
本揭示提供可容许在晶圆级时进行加速式阿尔法粒子软错误率测量而不使用如置于专用封装内并且借由引线接合与其连接的样本之类专用盒装式样本的装置及方法。可使用包括较宽开口与承载放射源用容器的探针卡、以及切换放射源开启与关闭来供晶圆照射与探针卡的对齐与处理的挡板。
为了开发新技术，通常在晶圆级时测试电路。例如，存储器电路作用时，可在形成最低后端层之后的制造制程早期测试存储器装置。而在完成所有后端层的形成之前，例如形成大约半数后端层之后，可进行测试。测试可包括晶圆级的存储器测试。这些测试可独立于软错误率测试，并且可为了技术开发及监测制造制程的良率(yield)而进行。
本揭示的具体实施例在进行上述良率监测用的存储器测试时容许另外在晶圆上进行软错误率测量而不需制备包括有含引线接合屏蔽的较高后端层的样本。本揭示的具体实施例提供容许在晶圆上直接照射存储器电路的程序及照射环境。因此，制造完整的后端、提供专用引线接合屏蔽以供为制备引线接合用样本而进行的专用光学微影制程及供软错误率测试的专用封装、板件和插座可予以省略。因此，可省略如形成引线接合后端之类的处理步骤，以及引线接合屏蔽的设计。此外，可省略如样本封装和专用电路板开发之类的额外样本测试的制备，以及可省略软错误率鉴定(qualification)用的额外批次排程。反而，可对任何经鉴别为良好的晶圆而于标准和开发的批次实时地(on thefly)进行非破坏测试，同时仅需要少量额外付出或实质不用额外付出。
完整晶圆的测试是可行的，其可容许研究软错误率与专用晶圆图案(wafer pattern)的相依性，例如出现于晶圆边缘、晶圆中心及介于边缘与中心之间(表示成「甜甜圈(donut)」的环状区)的不同软错误率。此外，可研究工程要求单（ERF，处理任何预设制造制程变更要求的制式制程(formular process)，亦即实验）的相依性以供查找未知软错误率相依性的根本原因。根据本揭示具体实施例的方法及装置提供较高的测试装置处理量(throughput)而可容许测试实验性存储器装置(例如具有不同单元设计的装置)以容许对相比于其它设计出现软错误可能性较低的某些设计的原因进行研究。
可在后端完成前借由进行测量而排除较高后端层对所测量软错误率的影响，或者可在进行晶圆级的软错误率测量前借由将较高后端层新增至晶圆而详细研究较高后端层对所测量软错误率的影响。
因此，在具体实施例中，可降低软错误率测量的付出以及与软错误率测量相关的成本而可容许较高的处理量。
在根据本揭示具体实施例的装置中，若有需要，可为了容许阿尔法粒子通达受检测的集成电路及为了阻挡阿尔法粒子而提供挡板。所以，不一定要为了于不存在阿尔法粒子照射的情况下进行测量或部分测量而移除阿尔法粒子源。因此，可在许多测量期间相对于在晶圆上半导体装置提供测量位置而于实质固定的位置保持阿尔法粒子源。这可有助于提升软错误率测量的精确度，并且可降低错误变异。由于进行软错误率测试的方法成本降低，可进行与软错误相关的相关时间故障(FIT)率的监测。此外，存储器用的标准监测测试程序可重复使用并适用于进行软错误率测量，其可容许降低测试开发的时间与成本，并且可容许比较软错误率测量的结果与标准监测测试的结果。在下文中，将参照图标说明本揭示的进一步具体实施例。
图1为根据一具体实施例所表示的装置100的示意图。为了简单起见，已省略装置100的某些组件。更详细描述装置100的零件的图2、3a、3b及4表示已在图1中省略的装置100组件。
装置100包括探针卡109。探针卡109包括界定测量位置102的多个接触组件101。装置100还包括阿尔法粒子源103及挡板104。挡板104是配置于阿尔法粒子源103与测量位置102之间。如将于下文更详细所述，挡板104可在关闭位置与开启位置之间移动。当挡板104处于开启位置时，来自阿尔法粒子源103的阿尔法粒子可到达测量位置102。而当挡板104处于关闭位置时，来自阿尔法粒子源103的阿尔法粒子遭到阻挡而未到达测量位置102。
装置100还包括晶圆持固器105。晶圆持固器105可容纳半导体晶圆106。如将于下文更详细说明的是，晶圆106可包括一或多个半导体装置，例如，存储器电路、逻辑电路、现场可编程门阵列及/或微处理器。晶圆持固器105可持固晶圆106而使该些半导体装置的其中之一处于测量位置102。接触组件101是经调适(adapt)而对测量位置102处所设置的该些半导体装置的其中之一提供电性连接。
装置100还包括自动测试设备107以及测试头108。探针卡109可附接于测试头108。测试头108可依与晶圆持固器105上所提供晶圆106的表面实质垂质的垂直方向移动（在图1之图式平面中呈垂直），其中接触组件101与晶圆106上的该些半导体装置的其中之一之间的接触可借由朝晶圆106降低探针卡109而提供。
晶圆持固器105可设置于探针110中及/或探针110处。探针110可经调适而依照与晶圆持固器105上所提供晶圆106的表面平行的水平方向来移动晶圆持固器105（在图1的图式平面中呈水平并且垂直于图1的图式平面），以供相对于探针卡109来定位晶圆106。
在其它具体实施例中，测试头108及附接于测试头108的探针卡109可保持于固定位置，并且探针110可经调适而依垂直方向移动晶圆持固器105且还经调适而依水平方向移动晶圆持固器105。
图2表示探针卡109的示意剖面图。探针卡109包括电路板206。电路板206可为印刷电路板，并且可包括在接触组件101与自动测试设备107之间提供电性连接的导电线。在具体实施例中，电路板206可包括电性连接至经由探头108延伸并将电路板206电性连接至自动测试设备107的缆线(cable)的接触针脚(contact pins)。除了导电线，电路板206还可包括含有如电容器、电阻器、继电器及/或晶体管之类的电路组件的电路。此类电路组件可用于操控并且控制信号，该信号是在自动测试设备107与借由接触组件101提供接触的晶圆106上的该些半导体装置的其中之一之间通过。电路板206的进一步特征可相应于电路板的特征，该特征是用于在制造制程期间及/或之后用于半导体装置功能性测试的探针卡。探针卡109还包括接触组件101对其附接的接触组件持固器207。表示接触组件持固器207及接触组件101细节的接触组件持固器207的示意俯视图是示于图4中。
接触组件持固器207可为包含例如陶瓷材料等电绝缘材料的环状组件。可于接触组件持固器207的底侧处提供接触组件101，该底侧面向晶圆持固器105上所提供晶圆106。可以多个针体(402至419)的形式提供接触组件101（请参阅图4）。针体可例如借由粘胶(glue)附接于接触组件持固器207的底侧。在具体实施例中，粘胶可包括环氧树脂。针体402至419各具有尖端(tip)，该尖端是配置于位于测量位置102的照射区域421的周边处。照射区域421可具有矩形形状，如图4所示，其可相应于晶圆106上所形成半导体装置的形状或部分半导体装置的形状。针体402至419的尖端的位置可相应于晶圆106上所提供半导体装置的接触垫的配置，以致针体402至419中的每一个在半导体装置位于测量位置102处并借由探针卡109接触时都可对该些接触垫的其中之一提供电性连接。
接触组件持固器207可包括照射区域421上方提供的开口420。针体402至419可由开口420的边缘朝远离照射区域421延伸。因此，来自阿尔法粒子源103且沿着垂直方向移动的阿尔法粒子（在图1及2的图标中呈垂直并垂直于图3a、3b及4之图式平面）可到达照射区域421，并且沿着垂直方向移动的阿尔法粒子仅少量由针体402至419所吸收。
如下文将更详细说明的是，来自阿尔法粒子源103而以相对于垂直方向为倾斜之方向移动的某些阿尔法粒子可由针体402至419所吸收。因此，相较于照射区域421周边附近的部分半导体装置，照射区域421中心处配置的部分半导体装置可以稍大强度的阿尔法辐射予以照射。
在具体实施例中，针体402至419的尖端是如图2概要所示地可向下弯折。可借由导线(wire)将针体402至419电性连接至电路板206上的导电线，每一条导线都连接于针体402至409的其中之一与电路板206上多个导电线的其中之一之间。
如图2的剖面图所示，探针卡109可进一步包括包含有部件209、210及211的环状结构208。部件209可连接于接触组件持固器207与电路板206之间。电路板206的内缘可置于环状结构208的部件209与部件210之间，以至于电路板206是固定于环状结构208。部件211可环形围绕部件210，并且可包括可容置螺钉的螺孔302、303、304及305（请参阅第图3a及3b，其中环状结构208的部件210及211是示于俯视图中），其中两个螺钉在图2中是以参考组件符号213及214标示。
螺钉213及214可在环状结构208的部件211与阿尔法粒子源103所连接的阿尔法粒子源持固器212之间提供连接，下文将作说明。
环状结构208的部件209、210及211可借由粘合或可借由螺钉或压入固定形式柄状物(handle)来机械固定而互相连接且连接至电路板206。
阿尔法粒子源103可包括放射阿尔法粒子的放射性材料202。在具体实施例中，放射性材料202可包括镅241(241Am)，并且可具有大约10kBq(千贝可勒尔)或以上的活性，尤其是范围由大约10kBq至大约100MBq(百万贝可勒尔)的活性，例如大约3.7MBq的活性。在其它具体实施例中，可使用其它放射阿尔法粒子辐射的放射性材料，例如，钍232(232Th)。
阿尔法粒子源202可进一步包括容器201。在具体实施例中，可在容器201之侧部的凹处处提供放射性材料202，而该凹处是面向晶圆持固器105中所提供晶圆106（位于图2中容器201的底部）。阿尔法粒子源103可附接于阿尔法粒子源持固器212。探针卡109可包括可例如以螺钉204及螺母205形式提供，以供调整阿尔法粒子源103位置的调整器203。调整器203可用于修正阿尔法粒子源103与测量位置102(进行半导体装置软错误率测量时用以放置晶圆106上的半导体装置处)之间的距离。
放射阿尔法粒子的阿尔法粒子源103中的放射性材料202与半导体装置之间的距离可对半导体装置所接收阿尔法辐射的强度，以及对半导体装置所接收阿尔法粒子的角分布造成影响。在具体实施例中，放射性材料202与测量位置102之间的距离范围可由大约5厘米(mm)到大约14厘米，例如大约7.4厘米。
面向测量位置102的放射性材料202或曝露在阿尔法粒子源103底侧处的放射性材料202的至少其一部分提供阿尔法粒子源103的放射区。可借由沿着落于平行于晶圆持固器105中所提供晶圆106表面的平面中的任何方向之放射区的最小扩展而提供阿尔法粒子源103放射区的直径（垂直于图2的图式平面以及平行于图第3a及3b的图式平面）。在某些具体实施例中，阿尔法粒子源103的放射区可近似圆形。在此等具体实施例中，阿尔法粒子源103放射区的直径相当于圆形放射区的直径。
阿尔法粒子源103放射区的直径可大于沿着落于平行于晶圆持固器105中所提供晶圆106表面之平面中之任何方向的照射区域421的最大扩展。这可有助于取得位于测量位置102的半导体装置处且由阿尔法粒子来自多个角度的照射。在如图4所示其中照射区域421具有近似矩形形状的具体实施例中，照射区域421(沿着落于平行于晶圆持固器105中所提供晶圆106表面的平面中的任何方向)的最大扩展相应于照射区域的对角长度。在具体实施例中，阿尔法粒子源103的放射区可具有从大约0.5公分(cm)到大约2公分的直径范围(例如大约1.10公分的直径)的实质圆形形状。沿着落于平行于晶圆持固器105中所提供晶圆106表面的平面中的任何方向的照射区域421的最大扩展（在如图4所示矩形照射区域421情况下的矩形对角长度），其范围可从大约0.4公分到大约1.5公分，例如大约0.95公分。
已如上所述，阿尔法粒子源103与测量位置102之间提供的挡板104可在关闭位置与开启位置之间移动。图3a及3b表示探针卡109经移除阿尔法粒子源持固器212及阿尔法粒子源103后的示意俯视图。图3a表示探针卡109在挡板104处于开启位置时的俯视图，以及图第3b表示探针卡109在挡板104处于关闭位置时的示意俯视图。
挡板104可包括具有中心开口313的环状结构312。另外，挡板104可包括多个挡片306至311。挡片306至311的形状可实质等同。在图3b中，各挡片307至311的一部分是由相邻挡片覆盖。就图3角度最靠近观视者的挡片306显示出当挡板104处于关闭位置时关闭挡板104中心开口313的各挡片306至311的一部分的形状。当挡板104如图3a所示处于开启位置时，挡片306至311是在挡板104的环状结构312内部，例如在介于环状结构312的顶板与底板之间的空间内。
另外，挡板104可包括机械性组件（图未示）(用于在环状结构312内部的位置与其中每一个挡片306至311的至少一部分是提供于挡板104中心开口313中及/或前的位置之间移动挡片306至311)，以至于挡板104的中心开口313是借由多个挡片306至311来关闭。
用于移动挡片306至311的机械性组件可相应于摄影照相机中所用叶式快门中所使用的机械性组件。挡片306至311可具有较小厚度，此厚度为挡片306至311依垂直于晶圆持固器105中所提供晶圆106表面的垂直方向的延伸。因此，可提供质量较小的挡片306至311，而可容许挡片306至311较快速移动。由于阿尔法粒子源103所放射的阿尔法粒子在举例如可形成挡片306至311的金属等材料中可具有较小的穿透深度，挡片306至311的较小厚度可足以在挡板104处于关闭位置时阻挡来自阿尔法粒子源103的阿尔法粒子免于到达测量位置102。
挡板104可再包括致动器301，该致动器301是当挡板104于关闭位置与开启位置之间移动时用于移动挡片306至311。致动器301可包括电磁铁以及永久磁铁。可借由对电磁铁施加电流而在电磁铁与永久磁铁之间产生机械力。在其它具体实施例中，致动器可包括一对电磁铁。在此等具体实施例中，可借由对两电磁铁施加电流而提供机械力。在具体实施例中，致动器301可包括音圈致动器。
可将致动器301连接到用于移动挡片306至311的机械装置。因此，可借由控制施加于致动器301的电流，尤其是借由将施加至致动器301的电流切换为开及关，而在关闭位置与开启位置之间移动挡件104。
本揭示不局限于其中可借由施加电流至致动器301而操作致动器301的具体实施例。在其它具体实施例中，致动器301可包括气动式操作致动器，以至于可借由对气动式致动器供应举例如空气等气体的流体而在开启位置与关闭位置之间移动挡板104。在进一步具体实施例中，可省略致动器301并且作业员可手动操作挡板104。
此外，本揭示不局限于其中挡板104包括多个挡片306至311的具体实施例。在其它具体实施例中，可使用单一挡片。此外，在其中使用多个挡片的具体实施例中，挡片的数量可有别于6，如图3b所示。一般而言，挡片的数量可为一个或多个。
图5表示晶圆106的示意俯视图，其是可放置于装置100的晶圆持固器105中以供借由装置100进行软错误率测试及随选性地进一步测试。晶圆106包括碟状基板504。基板504可为举例如硅等半导体材料构成的块体半导体基板。在其它具体实施例中，基板504可为包括一层例如硅等半导体材料的绝缘体上半导体的基板，而该层是置于支撑基板上方，该基板也可包括如硅之类的半导体材料并借由一层例如为二氧化硅的电性绝缘材料来将该层与该基板分离。
可在基板504上形成多个半导体装置501。在图5中，参照组件符号502及503将示例性第一半导体装置502及示例性第二半导体装置503从多个半导体装置501中指出。
多个半导体装置501各可包括集成电路，其中多个半导体装置501中的每一个的配置都可实质等同。在具体实施例中，多个半导体装置501各可包括存储器电路，例如，静态随机存取存储器(SRAM)电路或动态随机存取存储器(DRAM)电路。在具体实施例中，多个半导体装置510各可包括经设计围绕或在电路外部并具有环状的垫件布局的集成电路。在具体实施例中，多个半导体装置501各可包括不同于存储器电路的半导体装置，例如逻辑电路、现场可编程门阵列或微处理器。图6表示一个具体实施例中晶圆106上所形成第一半导体装置502的示意放大图，其中半导体装置502包括存储器装置601。存储器装置601可包括多个存储器组622，其中参考组件符号620、621分别表示出自多个存储器组622的描述性第一存储器组及描述性第二存储器组。第一存储器组620是经配置而相对靠近半导体装置502的周边，而存储器组621则经配置而相对靠近半导体装置502的中心。
在具体实施例中，多个存储器组622可包括96个存储器组，各具有256k比特的储存容量。多个存储器组622中的每一个存储器组都可包括多个存储器单元。在具体实施例中，存储器单元各可为SRAM存储器单元，其中每个存储器单元都各储存一个比特信息。可将多个存储器组622中每一个存储器组的存储器单元配置成多个行与列，其中每一行的存储器单元是连接于相关列有关的共享字符线，并且每一列中的存储器单元是连接于相关列有关的共享成对的比特线。
半导体装置502进一步包括配置于半导体装置502周边的多个接触垫602至619。接触垫602至619的配置与探针卡109针体402至419尖端的配置是彼此实质相应。因此，当半导体装置502位于装置100的测量位置102时，接触垫602至619各可与探针卡109多个针体402至419中相关的其中之一的尖端接触。
另外，半导体装置502可包括电性连接至接触垫602至619的控制电路（图未示），以及包括用于将资料写至多个存储器组622存储器储器单元及用于自多个存储器组622读取资料的多个存储器组622。晶圆106上的多个半导体装置501中，例如半导体装置503的其它半导体装置可具有与半导体装置502相应的配置。
当晶圆106切割成晶粒并且封装晶粒时，晶圆106上所形成的多个半导体装置501不一定包括在半导体装置中提供有每一个特征的实质完整半导体装置。在具体实施例中，多个半导体装置501各可包括存储器单元、控制电路(用于将资料写至存储器单元并且用于自存储器单元读取资料)及完整半导体装置中所提供的后端层的仅一部分(尤其是包括位线和字符线的后端层)。包括位线和字符线的后端层可为最低后端层。在借由装置100测试晶圆106之后，可在晶圆106上形成另外的后端层。之后，可将晶圆106切割成晶粒，并且可封装半导体装置。
在其它具体实施例中，多个半导体装置501可包括借由装置100测试晶圆106时在完整半导体装置中所提供的所有后端层。在此等具体实施例中，可在借由装置100测试晶圆106后将晶圆106切割成晶粒。
在下文中，将说明用于测试晶圆上所形成的一或多个半导体装置，例如用于测试晶圆106上所形成的第一半导体装置502与第二半导体装置503的方法及晶圆106上多个半导体装置501中随所选地的进一步半导体装置。可将挡板104移入关闭位置以使挡板104阻挡来自阿尔法粒子源103的阿尔法粒子。可在晶圆持固器105上安置晶圆106。之后，可操作探针110及/或测试头108以将晶圆持固器105及将安置于其上的晶圆106定位，如此可使晶圆106上所形成的例如为半导体装置502的半导体装置的其中之一位于测量位置102。当半导体装502处于测量位置102时，可借由在针体402至419的尖端与半导体装置的接触垫602至619之间提供接触而建构介于接触组件101与半导体装置502之间的电性接触。
之后，可进行半导体装置502的第一测试。为此，自动测试设备107可借由将电信号经由电路板206施加于针体402至419而将电信号施加于半导体装置502的接触垫602至619。另外，自动测试设备107可经由针体402至419及电路板206而从半导体装置502接收信号。在第一测试期间，可将挡板104维持在关闭位置。因此，半导体装置502在第一测试期间实质未遭到来自阿尔粒子源103的阿尔法粒子照射。
第一测试可为半导体装置502的功能缺陷测试。第一测试可针对功能缺陷而具有相应于半导体装置的一般测试的特征，该测试是可在制造制程期间或在晶圆106切割成晶粒之前的晶圆106上的半导体装置制造制程完成之后择一执行。
尤其是，在其中半导体装置502包括以上参照图6所述的存储器装置601的具体实施例中，可将资料写至存储器装置601并可自存储器装置601读取资料。接着，自存储器装置601读取的资料可与写至记忆装置601的资料作比较，以供判断资料是否正确地存储于存储器装置内。在第一测试之后，若已在第一测试判断存储器装置601运作正确并且正确地将资料写至存储器装置601，则可进行第二测试。为了进行第二测试，自动测试设备107可借由透过电路板206将电信号施加于针体402至419而将电信号施加于半导体装置502的接触垫602至619。
第二测试可包括半导体装置502中由阿尔法粒子照射半导体装置502所造成软错误的测量。对于阿尔法粒子照射所造成的软错误的测试可为加速式测试，其中装置100的挡板104在至少一部分测试期间是保持在开启位置。因此，来自阿尔法粒子源103的阿尔法粒子可到达置于装置100测量位置102的半导体装置502。
对于来自阿尔法粒子源103的阿尔法粒子照射所造成软错误的半导体装置502的测试可包括一或多个测量执行(runs)。
可在一或多个测量执行期间使存储器装置601曝露于来自阿尔法粒子源103的阿尔法粒子。这可借由在一或多个测量执行之前将挡板104移进开启位置，例如借由控制施加于致动器301的电流，以及将挡板104保持在开启位置并保持与一或多个测量的执行同样长的时间来完成。
在每一个测量执行中，可将预定的资料型样储存在存储器装置601内。在某些具体实施例中，资料型样可为逻辑的西洋棋盘型样，其中逻辑0和逻辑1是由位置及比特交替储存在存储器装置601的存储器单元中。可选择地，可使用实体棋盘型样，其中逻辑0和逻辑1是以逻辑1储存于每一个与存有逻辑0的存储器单元最靠近的相邻存储器单元内以及逻辑0储存于每一个与存有逻辑1之存储器单元最靠近之相邻存储器单元内的方式存储在存储器装置601的存储器单元内。在使具有预定资料型样储存于其中的存储器装置601曝露于来自阿尔法粒子源103的阿尔法粒子之后，可读取储存在存储器装置601内的资料，并且可将读取的资料与预定资料型样作比较。可借由比较读取自存储器装置601的资料与预定资料型样而判断预定资料型样与读取自存储器装置601的资料之间的差异，并且可将差异储存为侦测到的软错误。软错误的判断可包括不同类型软错误的辨识。经由比较预定资料型样与读取自存储器装置601的资料所辨识的软错误可包括单一比特事件，其中读取自存储器装置601的资料比特有别于存储于其内的资料比特，但与此存储器单元相邻的存储器单元内所存储的资料比特等同于存储于其内的预定资料型样的资料比特。另外，软错误可包括多比特的事件，其中许多相邻存储器单元包括与存储其内的预定资料型样的资料比特有别的资料比特。
在进行上述多个测试执行之后，可计算并且报告如特殊类型错误出现频率之类的来自测试执行的统计资料。另外，测试执行中所判断的软错误率可外推至真实使用状况。在进行如上所述半导体装置502的第一测试及第二测试之后，可将挡板104移进关闭位置，并且可操作探针110及/或测试头108以将晶圆持固器105及将安置于其上的晶圆106定位，如此可使晶圆106上所形成的例如为半导体装置503的半导体装置的其中之一位于测量位置102
接着，可进行半导体装置503的测试，其中自动测试设备107借由透过电路板206将电信号施加于针体402至419而将电信号施加于半导体装置503的接触垫并且经由针体402至419及电路板206而自半导体装置503接收信号。
半导体装置503的测试可包括第一测试，其中装置100的挡板104是保持在关闭位置。半导体装置503之第一测试的特征可相应于上述半导体502的第一测试的特征。尤其是，半导体装置503的第一测试可包括半导体装置503的功能错误测试。
之后，可进行半导体503的第二测试。在半导体装置503至少一部分第二测试期间，可将挡板104保持在开启位置，以至于半导体装置503在至少一部分第二测试是曝露于来自阿尔法粒子源103的阿尔法粒子辐射。半导体装置503的第二测试的特征可相应于上述半导体装置502之第二测试的特征。尤其是，半导体装置503的第二测试可包括半导体装置503的软错误测试。
在某些具体实施例中，可对晶圆106上多个半导体装置501中的每一个半导体装置进行上述第一测试和第二测试。或者，可仅对一部分半导体装置501进行上述第一和第二测试。
在具体实施例中，可使用晶圆106上多个半导体装置501中所出现软错误率相关的资料以供研究晶圆106上相关半导导体装置位置上半导体装置中所出现软错误率的相依性。例如，可针对位在靠近晶圆106边缘的晶圆106「边缘」区中、位于靠近晶圆106中心的晶圆106「中心」区及介于边缘区与中心区之间的「甜甜圈」区中的该些半导体装置之间的软错误率的差异来分析有关软错误率的资料。在具体实施例中，可进行装置100的校准。装置100的校准可包括阿尔法粒子源103的活性测量。为此，可例如借由伽玛(gamma)光谱仪测量阿尔法粒子源103中放射性材料202所放射伽玛辐射的强度。当放射性材料202的放射性原子核衰减并且放射伽玛辐射时，衰减过程中所形成的子核可处于激发状态并且可随后进入基态(ground state)。这样做时，子核可放射伽玛辐射。因此，阿尔法粒子源103所放射知码辐射的强度可代表阿尔法粒子源103的活性。有别于阿尔法粒子辐射，伽玛辐射在放射性材料202本身及/或在阿尔法粒子源103(如容器201)等其它组件中遭吸收的程度较小，以至于可借由伽玛光谱仪对阿尔法粒子源103的活性取得较精确的测量。
为了测量阿尔法粒子源103的活性，阿尔法粒子源103可自装置100移除并引入伽玛光谱仪附近。可由阿尔法粒子源103所放射伽玛辐射的强度计算阿尔法粒子源103的活性。
所测量阿尔法粒子源103的活性可有关于放射到完全立体角(solid angle)内的阿尔法辐射的强度。可在位于测量位置102的照射区域421中接收放射至完全立体角内的一部分阿尔法辐射。可使用已知方法进行测量位置102处的阿尔法粒子强度的计算。例如，计算可利用如JEDEC标准JESD89A中所述的几何因子，其揭示是引用含括于本文内。
在某些具体实施例中，装置100的校准可进一步包括可由针体402至419吸收阿尔法粒子所造成照射区域421中所取得阿尔法粒子辐射非均匀性强度的校正。尤其是，针体402至419可吸收撞击半导体装置502中经由斜角而较靠近照射区域421周边的部位的阿尔法粒子。本案发明人已进行其中含以上参照图6所述多个存储器组622的半导体装置502中所取得软错误的数量是已测量的实验。所发现的是，靠近照射区域421周边(举例如存储器组620之类)的存储器组中是比靠近照射区域中心(举例如存储器组621之类)的存储器组中取得更显着少量的软错误。位于照射区域421周边的存储器组中所取得软错误的数量可比多个存储器组622中所取得软错误的平均数量小约10个百分比，以及靠近照射区域421中心的存储器组中所取得软错误的数量可比平均软错误的数量大约6个百分比。在具体实施例中，可将由将每一个多个存储器622中所取得软错误的数量除以对相关存储器组位置而定的校准因素而把针体402至419对阿尔法粒子的吸收列入考虑。为了决定校准因子，可判断存储器装置特定位置处存储器组中所测量软错误的数量与存储器装置的多个存储器组中所取得软错误的平均数量之间的比率。可针对许多等同的存储器装置判断此比率，并且可借由对等同的存储器装置的数量将此比率取平均而取得校准因子。在其它具体实施例中，由于如上所述针体402至419吸收阿尔法粒子所造成软错误的分布不均匀性是较小的，故可忽略针体402至419对阿尔法粒子的吸收。相较于其中研究单独半导体装置的软错误率测试方法，上述其中研究晶圆的方法可容许较大的处理量。因此，在例如存储器装置等半导体装置的开发过程中，可对软错误率测试不同的存储器的单元设计，并且可辨识其中阿尔法粒子照射所造成软错误的可能性较低的存储器单元设计。这可容许较快速的最佳化半导体装置设计以供取得较低的因阿尔法粒子辐射所造成软错误的可能性。
此外，如上所述，可在测试半导体装置功能错误的同时，进行半导体装置软错误的测试。这可容许在制造制程期间原位地进行半导体装置的软错误率测试。
此外，由于装置100中挡板104的使用，在半导体装置未曝露于阿尔法粒子辐射的测试与半导体装置曝露于阿尔法粒子辐射的测试的该些测试之间，阿尔法粒子源103Ｉ，并不需要移动。因此，可在阿尔法粒子源103精确处于相同位置时进行许多不同测量，这可容许改进测试精确度并且降低错误变异。
在具体实施例中，一旦晶圆106上的多个半导体装501的至少部分作用，即可在例如晶圆106上半导体装置后端的仅一部分形成后的制造制程中较早期地进行以上所述半导体晶圆106的许多测试。在进行上述测试之后，可借由包括沉积一或多个材料层于晶圆106上及以如光学微影之类的图案化制程在内的已知制造制程完成多个半导体装置501的后端，并且可重复多个半导体装置501的测试。之后，可将后端完成前所取得多个半导体装置501的软错误率与后端完成后所取得多个半导体装置501的软错误率比较。这可容许判断由阿尔法粒子所造成的在软错误率上的较高后端层的影响。可借由装置100的自动测试设备自动进行上述方法。为此，自动测试设备107可包括类似于习知测试设备的组件而供用于尤其可包括处理器、存储器及连接于探针卡109的电路板206的接口电路的半导体装置。存储器可存储用于进行上述可由处理器执行的方法的程序。自动测试设备也可经调适以控制挡板104的致动器301而用于在开启位置与关闭位置之间移动挡板104。更特定来说，可调适自动测试设备107以将用于操作致动器301的电信号供应给致动器301。为此，可例如经由电路板206上的导电线将接口电路连接至致动器301。
以上所揭露的特定具体实施例仅属说明性质，正如本发明可以本领域技术人员所明显知道的不同但等效的方式予以改进并且实践而具有本文的指导效益。例如，前述制程步骤可用不同顺序实施。另外，除了作为底下权利要求中所述，对于本文所示构造或设计的细节是并无限制用意。因此，得以证实以上所揭露特定具体实施例是可改变或改进，并且所有此等变化都视为在本发明的范畴及精神内。因此，本文所谋求的保护是如底下权利要求中所阐述。

Claims (22)

1.一种装置，其包含：
探针卡，包含多个接触组件，而该接触组件界定测量位置；
阿尔法粒子源；以及
挡板，配置于该阿尔法粒子源与该测量位置之间，且该挡板可在关闭位置与开启位置之间移动，其中，当该挡板处于该开启位置时，来自该阿尔法粒子源的阿尔法粒子到达该测量位置，且当该挡板处于该关闭位置时，该阿尔法粒子遭到阻挡而未到达该测量位置。
2.如权利要求1所述的装置，还包括晶圆持固器，接受包括有半导体装置的晶圆并且将该半导体装置持固于该测量位置，其中，多个接触组件在该半导体装置位于该测量位置时对该半导体装置提供电性连接。
3.如权利要求2所述的装置，其特征在于，该挡板包含在该开启位置与该关闭位置之间移动该挡板的致动器。
4.如权利要求3所述的装置，还包括自动测试设备，操作该挡板之该致动器并且连接于该多个接触组件，其中该自动测试设备在该半导体装置处于该测量位置时自动进行该半导体装置的一或多项测试并且在该一或多项测试至少其中之一的至少一部分期间中操作该致动器而将该挡板保持于该开启位置。
5.如权利要求4所述的装置，其特征在于，该一或多项测试包含在该半导体装置中测量阿尔法射线所诱发软的错误，以及该自动测试设备在至少一部分的阿尔法射线所诱发软错误的该测量期间操作该致动器而将该挡板保持于该开启位置。
6.如权利要求5所述的装置，其特征在于，该一或多项测试还包括针对功能缺陷的该半导体装置的测试，以及该自动测试设备在针对功能缺陷的该半导体装置的该测试期间操作该致动器而将该挡板保持于该关闭位置。
7.如权利要求1所述的装置，其特征在于，该阿尔法粒子源包含放射该阿尔法粒子的放射性材料。
8.如权利要求7所述的装置，还包括调整器，修正该阿尔法粒子源与该测量位置之间距离。
9.如权利要求1所述的装置，其特征在于，各该多个接触组件包括配置在位于该测量位置处的照射区域周边处并具有尖端的针体，并且各该针体远离该照射区域延伸。
10.如权利要求1所述的装置，其特征在于，该挡板包含叶式快门。
11.如权利要求6所述的装置，其特征在于，该阿尔法粒子源包括放射阿尔法粒子的放射性材料，其中该装置还包括修正该阿尔法粒子源与该测量位置之间距离的调整器，其中各该多个接触组件包括配置在位于该测量位置处的照射区域周边处并具有尖端的针体，并且各该针体远离该照射区域延伸，且其中该挡板包括叶式快门。
12.一种方法，其包含：
提供包含阿尔法粒子源及该阿尔法粒子源与照射区域之间配置有挡板的装置；
安置包含第一半导体装置的晶圆；
定位该晶圆以至于该第一半导体装置的至少一部分是位于该照射区域；
进行该第一半导体装置的第一测试，其中该挡板在该第一测试期间是保持于关闭位置；以及
进行该第一半导体装置的第二测试，其中该挡板在该第二测试的至少一部分期间是保持于开启位置；
其中该挡板在该挡板处于该开启位置时容许阿尔法粒子到达该第一半导体装置并且在该挡板处于该关闭位置时阻挡阿尔法粒子到达该第一半导体装置。
13.如权利要求12所述的方法，其特征在于，该第一测试包含该第一半导体装置功能缺陷的测试。
14.如权利要求13所述的方法，其特征在于，该第二测试包含该第一半导体装置中阿尔法射线所诱发软错误的测量。
15.如权利要求14所述的方法，还包括以多个接触组件的其中之一接触该第一半导体装置中各多个接触区，其中该第一与所述第二测试包含：
经由该多个接触组件将电输入信号施加至该第一半导体装置并且经由该多个接触组件自该第一半导体装置接收电输出信号。
16.如权利要求12所述的方法，其特征在于，该晶圆还包括第二半导体装置以及其中所述方法还包括：
定位该晶圆以至于该第二半导体装置的至少一部分是位于该照射区域中；
进行该第二半导体装置的第一测试，其中该挡板在该第一测试期间是保持于该关闭位置；以及
进行该第二半导体装置的第二测试，其中该挡板在该第二测试的至少一部分期间是保持于该开启位置。
17.如权利要求12所述的方法，其特征在于，该阿尔法粒子源同时包含放射阿尔法粒子及伽玛辐射的放射性材料，以及其中该方法还包括：
测量该放射性材料所放射该伽玛辐射的强度；以及
以该伽玛辐射测量强度为基础来判断该挡板处于该开启位置时于该照射区域中所取得阿尔法粒子的强度。
18.如权利要求12所述的方法，其还包括调整该阿尔法粒子源与该半导体装置之间的距离。
19.如权利要求12所述的方法，其特征在于，该挡板包含在该开启位置与该关闭位置之间移动该挡板的致动器，以及其中所述方法包含操作该致动器以在该第一测试期间保持该挡板于该关闭位置并且在该第二测试期间保持该挡板于该开启位置。
20.如权利要求12所述的方法，其还包括在进行该第一与该第二测试后于该晶圆上形成至少一材料层。
21.如权利要求20所述的方法，其特征在于，一或多个后端层是形成于该晶圆上，各后端层都包含形成于一层电性绝缘材料中的多个导电线。
22.如权利要求12所述的方法，其特征在于，该晶圆还包括多个第二半导体装置，以及其中对于各该第二半导体装置，该晶圆是经定位以至于至少一部分相关第二半导体装置是位于该照射区域中，进行所述相关第二半导体装置的该第一测试，其中该挡板在该第一测试期间是保持于该关闭位置，以及进行所述相关第二半导体装置的该第二测试，其中该挡板在至少一部分的该第二测试期间是保持于该开启位置。
CN201310511487.5A 2013-01-22 2013-10-25 用于测量半导体装置中阿尔法粒子所诱发软错误的方法及装置 Expired - Fee Related CN103941173B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/746,699 US9291660B2 (en) 2013-01-22 2013-01-22 Method and apparatus for measuring alpha particle induced soft errors in semiconductor devices
US13/746,699 2013-01-22

Publications (2)

Publication Number Publication Date
CN103941173A true CN103941173A (zh) 2014-07-23
CN103941173B CN103941173B (zh) 2017-04-12

Family

ID=51188922

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310511487.5A Expired - Fee Related CN103941173B (zh) 2013-01-22 2013-10-25 用于测量半导体装置中阿尔法粒子所诱发软错误的方法及装置

Country Status (3)

Country Link
US (1) US9291660B2 (zh)
CN (1) CN103941173B (zh)
TW (1) TWI541497B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170033989A (ko) * 2015-09-18 2017-03-28 삼성전자주식회사 반도체 테스트 장치 및 방법과 데이터 분석 장치

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6338830B2 (ja) * 2013-07-05 2018-06-06 ローム株式会社 複数の電気回路を含むデバイスの評価方法
CN104461808B (zh) * 2014-11-06 2016-06-01 北京空间飞行器总体设计部 一种fpga单粒子软错误影响评估方法
US10578669B2 (en) 2017-07-10 2020-03-03 Deny Hanan Portable device for soft errors testing
US11209479B2 (en) 2019-10-29 2021-12-28 International Business Machines Corporation Stressing integrated circuits using a radiation source
US11927616B2 (en) 2021-03-30 2024-03-12 International Business Machines Corporation Evaluation of wafer carcass alpha particle emission

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5489780A (en) * 1994-11-02 1996-02-06 Diamondis; Peter J. Radon gas measurement apparatus having alpha particle-detecting photovoltaic photodiode surrounded by porous pressed metal daughter filter electrically charged as PO-218 ion accelerator
US20060010346A1 (en) * 2004-06-24 2006-01-12 Minemier Ronald K Detection mechanism
CN1770415A (zh) * 2004-11-03 2006-05-10 周万全 薄膜式晶圆测试装置暨其探针感测传输结构
CN101160536A (zh) * 2004-06-30 2008-04-09 英特尔公司 用于集成电路芯片的宇宙射线检测器
CN101620254A (zh) * 2008-07-03 2010-01-06 中芯国际集成电路制造(上海)有限公司 用于进行加速软错误率测试的系统和方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005276360A (ja) 2004-03-25 2005-10-06 Renesas Technology Corp 半導体デバイスのエラー評価支援方法および装置
US7611943B2 (en) * 2004-10-20 2009-11-03 Texas Instruments Incorporated Transistors, integrated circuits, systems, and processes of manufacture with improved work function modulation
US8145959B2 (en) 2009-10-23 2012-03-27 Avago Technologies Enterprise IP (Singapore) Pte. Ltd. Systems and methods for measuring soft errors and soft error rates in an application specific integrated circuit

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5489780A (en) * 1994-11-02 1996-02-06 Diamondis; Peter J. Radon gas measurement apparatus having alpha particle-detecting photovoltaic photodiode surrounded by porous pressed metal daughter filter electrically charged as PO-218 ion accelerator
US20060010346A1 (en) * 2004-06-24 2006-01-12 Minemier Ronald K Detection mechanism
CN101160536A (zh) * 2004-06-30 2008-04-09 英特尔公司 用于集成电路芯片的宇宙射线检测器
CN1770415A (zh) * 2004-11-03 2006-05-10 周万全 薄膜式晶圆测试装置暨其探针感测传输结构
CN101620254A (zh) * 2008-07-03 2010-01-06 中芯国际集成电路制造(上海)有限公司 用于进行加速软错误率测试的系统和方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170033989A (ko) * 2015-09-18 2017-03-28 삼성전자주식회사 반도체 테스트 장치 및 방법과 데이터 분석 장치
CN107064782A (zh) * 2015-09-18 2017-08-18 三星电子株式会社 半导体测试设备和方法、以及数据分析设备
KR102340973B1 (ko) 2015-09-18 2021-12-17 삼성전자주식회사 반도체 테스트 장치 및 방법과 데이터 분석 장치

Also Published As

Publication number Publication date
US20140203814A1 (en) 2014-07-24
US9291660B2 (en) 2016-03-22
TWI541497B (zh) 2016-07-11
CN103941173B (zh) 2017-04-12
TW201430334A (zh) 2014-08-01

Similar Documents

Publication Publication Date Title
CN103941173A (zh) 用于测量半导体装置中阿尔法粒子所诱发软错误的方法及装置
US7084660B1 (en) System and method for accelerated detection of transient particle induced soft error rates in integrated circuits
CN101458299A (zh) 现场可编程门阵列单粒子效应测试方法
US8106664B2 (en) System and method for conducting accelerated soft error rate testing
CN104183512B (zh) 一种晶圆监控方法
CN109509507A (zh) Sram存储单元单粒子翻转的测试电路、测试系统及方法
Koga et al. SEE sensitivity determination of high-density DRAMs with limited-range heavy ions
US3723873A (en) Radiation method for determining semiconductor stability and reliability
US11209479B2 (en) Stressing integrated circuits using a radiation source
CN113109645B (zh) 一种倒封装器件单粒子评估方法
CN108037434B (zh) 一种vdmos器件的安全工作区域确定方法及装置
US11927616B2 (en) Evaluation of wafer carcass alpha particle emission
Titus et al. Wafer mapping of total dose failure thresholds in a bipolar recessed field oxide technology
Yingqi et al. SEE Characteristics of COTS Devices by 1064nm Pulsed Laser Backside Testing
CN114068694B (zh) 锗硅异质结双极晶体管抗电荷收集的测试方法及系统
CN220774306U (zh) 一种适用于2.5d封装的贴装检测装置
KR102591746B1 (ko) 반도체 테스트 장치 및 그를 이용한 반도체 테스트방법
Lee Development and Evaluation of ATLAS Inner Tracker Strip Sensors and Strip Detector Modules
Sharp et al. Using RADFETs for alpha radiation dosimetry
CN115113009A (zh) 一种通用的激光背辐照试验样品制备方法
KR100469320B1 (ko) 전력반도체 특성 개선을 위한 전자빔 조사 제어방법
JPS6319833A (ja) 半導体集積回路の試験方法
Gurdasani Pixel Sensor Module Assembly Procedures for the CMS High Luminosity LHC Upgrade
Nookala Characterization Studies of a 65nm Radiation-Tolerant Pixel Readout Chip for the CMS Outer Tracker
US7183758B2 (en) Automatic exchange of degraders in accelerated testing of computer chips

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20170412

Termination date: 20191025