TWI541497B - 在半導體設備中測量α粒子所誘發軟性誤差之方法 - Google Patents

在半導體設備中測量α粒子所誘發軟性誤差之方法 Download PDF

Info

Publication number
TWI541497B
TWI541497B TW102136164A TW102136164A TWI541497B TW I541497 B TWI541497 B TW I541497B TW 102136164 A TW102136164 A TW 102136164A TW 102136164 A TW102136164 A TW 102136164A TW I541497 B TWI541497 B TW I541497B
Authority
TW
Taiwan
Prior art keywords
semiconductor device
test
baffle
wafer
alpha
Prior art date
Application number
TW102136164A
Other languages
English (en)
Other versions
TW201430334A (zh
Inventor
法蘭克 史撤特
伊利府 帕法斯
Original Assignee
格羅方德半導體公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 格羅方德半導體公司 filed Critical 格羅方德半導體公司
Publication of TW201430334A publication Critical patent/TW201430334A/zh
Application granted granted Critical
Publication of TWI541497B publication Critical patent/TWI541497B/zh

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/001—Measuring interference from external sources to, or emission from, the device under test, e.g. EMC, EMI, EMP or ESD testing
    • G01R31/002—Measuring interference from external sources to, or emission from, the device under test, e.g. EMC, EMI, EMP or ESD testing where the device under test is an electronic circuit
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/2872—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
    • G01R31/2881—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to environmental aspects other than temperature, e.g. humidity or vibrations
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/31816—Soft error testing; Soft error rate evaluation; Single event testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/412—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using field-effect transistors only
    • G11C11/4125—Cells incorporating circuit means for protecting against loss of information
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50016—Marginal testing, e.g. race, voltage or current testing of retention
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5002—Characteristic

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Environmental & Geological Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • General Engineering & Computer Science (AREA)
  • Electromagnetism (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Description

在半導體設備中測量α粒子所誘發軟性誤差之方法
一般而言，本揭示是關於積體電路的測試領域，並且更特定是指半導體設備中α粒子所誘發軟性誤差的測量。
舉例如記憶體電路、邏輯電路、現場可程式化閘陣列(FPGA)以及微處理器之類積體電路的運作可由來自宇宙輻射或放射性衰變的高能粒子負面影響。尤其是，高能粒子輻射可誘發軟性誤差，該軟性誤差為高能粒子所誘發的非破壞功能性錯誤。高能粒子輻射可在如矽之類半導體材料中產生如電子及/或電洞之類的電荷載子，該電荷載子可改變積體電路中電路元件的邏輯狀態。例如，以記憶體單元為例，高能粒子的撞擊(impact)可將記憶體單元中所儲存的資料從邏輯0變為邏輯1、或從邏輯1變為邏輯0。
在積體電路中誘發軟性誤差的高能粒子尤 其包括積體電路靈敏體積附近的如封裝材料及/或焊料凸塊之類材料中放射性雜質所射出的α粒子。另外，軟性誤差可由來自宇軸輻射或來自宇宙輻射之粒子與大氣起反應所產生的質子、電子、正電子及/或中子之類次級粒子的粒子所造成。
為了判斷軟性誤差對積體電路運作的影響，可在出現軟性誤差時進行軟性誤差率(SER)的測量。
測量特殊設計的積體電路運作時所出現軟性誤差的一種方法是以較長的時間周期而在一般使用條件下測量大量真實的積體電路並直到已累積足夠的軟性誤差以提供具合理信賴度的軟性誤差率估計。此稱為「非加速式軟性誤差率測試」。
非加速式軟性誤差率測試可具有直接測量一般使用條件下所出現軟性誤差率的優點。然而，非加速式軟性誤差率測試可需要監測較大量的積體電路(數百或數千)同時還需要較長的時間周期(周或月)。因此，非加速式軟性誤差率測試可昂貴並且耗時。
用於測量軟性誤差率的替代方法是加速式軟性誤差率測試。在加速式軟性誤差率測試中，積體電路是曝露於強度遠高於設備平常所遭遇輻射環境水準的特定輻射源。加速式軟性誤差率測試相較於非加速式軟性誤差率測試可容許以更短時間量取得有用的資料。加速式軟性誤差率測試尤其已用於測量α粒子輻射所造成的軟性誤差。
α粒子屬於強離子化。因此，撞擊積體電路中如矽等半導體材料的α粒子可產生突發的(bursts of)自由電子電洞對而在積體電路中出現電流尖波。這些電流尖波可大到足以改變某些電路的資料狀態。
由於α粒子於物質(matter)內通常具有較小的穿透深度，在α粒子所誘發錯誤率的加速測試中，如積體電路之類受檢測設備的表面是通常直接曝露於α粒子源所產生的α輻射而無任何干涉固態材料並且有較小氣隙。受檢測設備可為了α粒子測試而置於專用封裝內，其中該受檢測設備是固定並且線連接於封裝的井區或凹洞內。
例如含放射α粒子的放射性同位素的放射源之類的α粒子源是在檢測下鄰近該設備設置。該設備在檢測下是運作的，並且得以計數設備運作時出現的錯誤。例如，在測試含記憶體陣列的積體電路時，可將已知資料型樣存儲在記憶體陣列內，而積體電路是曝露於α粒子源，並且曝露於α粒子後記憶體陣列內出現的所儲存型樣可與已知資料型樣作比較，其中型樣改變是辨識為錯誤。
供加速測試α粒子所誘發軟性誤差的方法是說明於JEDEC標準JESD89A，位處VA 22201-3834阿林頓市2500威爾遜大道之JEDEC固態技術協會2001所出版的「半導體設備中α粒子與地面宇宙射線所誘發軟性誤差的測量及報告」。
測試如靜態隨機存取記憶體設備(SRAM)等積體電路的樣本可需要排程樣本以供專用後端處理，該專 用後端處理是經進行用於製備樣本供引線接合。這可需要用到專用後端處理中所進行光學微影制程用的專用遮罩。具有良好產出的批次(lot)通常是予以辨識並且處理為記錄制程(POR)批次。
記錄制程批次是「在線」作晶圓級測量以供進行功能測試。選擇良好的受檢測設備(DUT)、設計專用引線接合封裝、並且最後將樣本建構成引線接合樣本。對於所選擇的引線接合封裝，插座(socket)是排序的並且借助於自動測試設備(ATE)的測試用的樣本板件是經設計、排序及檢查過的。這可需要較多的時間資源、人力以及開發暨遞送成本。特殊設備的第一矽測試與最終軟性誤差率測試之間的時間延遲範圍可從大約2個月到大約6個月，取決於是否重復使用或第一次使用自動測試的設備板件。另外，時間延遲可取決於技術水準及合格記憶體的複雜度。
關於此較高的付出，在許多情況下，軟性誤差率測試所用軟性誤差率樣本的數量通常是縮減到最小可能值，例如出自三個不同批次的15個樣本。然而，這可降低進行真實軟性誤差率導向設計開發的可能性。
鑒於上述情形，本揭示提供可克服或至少降低上述某些或所有問題的設備及方法。
下文呈現簡化的發明內容用以對本發明的某些態樣提供基本理解。本發明內容不是本發明的徹底概述。其意圖不在於將本發明的重要或關鍵要素視為與本發 明內容完全一致或劃定本發明的範疇。其唯一目的在於以簡化形式呈現某些概念作為下文更詳細說明的前言。
本文所揭示的描述性設備包括探針卡、α粒子源以及擋板。探針卡，包括界定測量位置的多個接觸元件；α粒子源；以及擋板，配置於該α粒子源與該測量位置之間。擋板可在關閉位置與開啟位置之間移動。來自該α粒子源的α粒子在該擋板處於該開啟位置時到達該測量位置且該α粒子在該擋板處於該關閉位置時遭到阻擋而未到達該測量位置。
本文所揭示的描述性方法包括提供設備，該設備包括α粒子源以及配置於該α粒子源與照射區域之間的擋板；安置包括第一半導體設備的晶圓；定位該晶圓以至於至少一部分的該第一半導體設備是位於該照射區域內；進行該第一半導體設備的第一測試，而在該第一測試期間保持該擋板於關閉位置；進行該半導體設備的第二測試，而在至少一部分的該第二測試期間保持該擋板於該開啟位置，而該擋板在該擋板處於該開啟位置時容許該α粒子到達第一半導體設備，以及其在該擋板處於該關閉位置時阻擋該α粒子到達該第一半導體設備。
100‧‧‧設備
101‧‧‧接觸組件
102‧‧‧測量位置
103‧‧‧α粒子源
104‧‧‧擋板
105‧‧‧晶圓持固器
106‧‧‧半導體晶圓
107‧‧‧自動測試設備
108‧‧‧測試頭
109‧‧‧探針卡
110‧‧‧探針
201‧‧‧容器
202‧‧‧放射性材料
203‧‧‧調整器
204‧‧‧螺釘
205‧‧‧螺母
206‧‧‧電路板
207‧‧‧接觸組件持固器
208‧‧‧環狀結構
209、210、211‧‧‧部件
212‧‧‧α粒子源持固器
213、214‧‧‧螺釘
301‧‧‧致動器
302、303、304、305‧‧‧螺孔
306至311‧‧‧擋片
312‧‧‧環狀結構
313‧‧‧中心開口
402至419‧‧‧針體
420‧‧‧開口
421‧‧‧照射區域
501‧‧‧半導體設備
502‧‧‧第一半導體設備
503‧‧‧第二半導體設備
504‧‧‧基板
601‧‧‧記憶體設備
602至619‧‧‧接觸墊
620‧‧‧第一記憶體組
621‧‧‧第二記憶體組
622‧‧‧記憶體組
本揭露可參照底下說明配合附圖予以理解，其中相同的元件符號視為相稱的元件，以及其中：第1圖根據本揭示的一具體實施例示意性描述一種設 備；第2圖表示第1圖之設備元件的示意性剖面圖；第3a及3b圖表示第1圖設備元件的示意俯視圖，其中第3a圖表示處於開啟位置的設備的擋板並且第3b圖表示處於關閉位置的擋板；第4圖表示第1圖之設備元件的示意性俯視圖；第5圖概要描述本揭示具體實施例中可針對軟性誤差而測試的晶圓；以及第6圖概要描述第5圖所示晶圓中的半導體設備。儘管本文所揭露的技術主題易受各種改進和替代形式所影響，其特定具體實施例仍已藉由圖式中的實施例表示並且在本文中詳述。然而，應理解的是，本文對特定具體實施例的說明用意不在於限制本發明於所揭露的特定形式，相反地，用意在於含括落於如申請專利範圍所界定本發明精神與範疇內的所有改進、等同及替代。
底下說明的是本發明的各種描述性具體實施例。為了厘清，未在本說明書中說明實際實行的所有特徵。當然將瞭解的是，在任何此實際具體實施例的研製中，必須施作許多實行特定性決策以達成研製者的特定目的，如符合系統相關與商業相關的限制條件，其視實行而不同。再者，將瞭解的是，此研製計劃可能複雜且耗時，不過卻屬本領域的普通技術人員所從事具有本揭露效益的例行事務。底下將充份詳細地說明具體實施例以使所屬領域 的技術人員能夠製作並且使用本發明。要理解的是，其他具體實施例將基於本揭露而顯而易知，並可作出系統、方法(process)或機械的變更而不脫離本揭示的範疇。在底下的說明裏，提出許多特定細節使讀者對本揭示有透徹的理解。然而，明顯可知的是，不使用這些特定細節也可實踐本揭示的具體實施例。為了避免混淆本揭示，某些廣為人知的電路、系統配置、結構配置及方法的步驟將不作詳細揭示。
本揭示提供可容許在晶圓級時進行加速式α粒子軟性誤差率測量而不使用如置於專用封裝內並且藉由引線接合與其連接的樣本之類專用盒裝式樣本的設備及方法。可使用包括較寬開口與承載放射源用容器的探針卡、以及切換放射源開啟與關閉來供晶圓照射與探針卡的對齊與處理的擋板。
為了開發新技術，通常在晶圓級時測試電路。例如，記憶體電路作用時，可在形成最低後端層之後的製造制程早期測試記憶體設備。而在完成所有後端層的形成之前，例如形成大約半數後端層之後，可進行測試。測試可包括晶圓級的記憶體測試。這些測試可獨立於軟性誤差率測試，並且可為了技術開發及監測製造制程的良率(yield)而進行。
本揭示的具體實施例在進行上述良率監測用的記憶體測試時容許另外在晶圓上進行軟性誤差率測量而不需製備包括有含引線接合遮罩的較高後端層的樣本。 本揭示的具體實施例提供容許在晶圓上直接照射記憶體電路的程式及照射環境。因此，製造完整的後端、提供專用引線接合遮罩以供為製備引線接合用樣本而進行的專用光學微影制程及供軟性誤差率測試的專用封裝、板件和插座可予以省略。因此，可省略如形成引線接合後端之類的處理步驟，以及引線接合遮罩的設計。此外，可省略如樣本封裝和專用電路板開發之類的額外樣本測試的製備，以及可省略軟性誤差率鑒定(qualification)用的額外批次排程。反而，可對任何經鑒別為良好的晶圓而於標準和開發的批次即時地(on the fly)進行非破壞測試，同時僅需要少量額外付出或實質不用額外付出。
完整晶圓的測試是可行的，其可容許研究軟性誤差率與專用晶圓圖案(wafer pattern)的相依性，例如出現於晶圓邊緣、晶圓中心及介於邊緣與中心之間(表示成「甜甜圈(donut)」的環狀區)的不同軟性誤差率。此外，可研究工程要求單(ERF，處理任何預設製造制程變更要求的制式制程(formular process)，亦即實驗)的相依性以供查找未知軟性誤差率相依性的根本原因。根據本揭示具體實施例的方法及設備提供較高的測試設備處理量(throughput)而可容許測試實驗性記憶體設備(例如具有不同單元設計的設備)以容許對相比於其他設計出現軟性誤差可能性較低的某些設計的原因進行研究。
可在後端完成前藉由進行測量而排除較高後端層對所測量軟性誤差率的影響，或者可在進行晶圓級 的軟性誤差率測量前藉由將較高後端層新增至晶圓而詳細研究較高後端層對所測量軟性誤差率的影響。
因此，在具體實施例中，可降低軟性誤差率測量的付出以及與軟性誤差率測量相關的成本而可容許較高的處理量。
在根據本揭示具體實施例的設備中，若有需要，可為了容許α粒子通達受檢測的積體電路及為了阻擋α粒子而提供擋板。所以，不一定要為了於不存在α粒子照射的情況下進行測量或部分測量而移除α粒子源。因此，可在許多測量期間相對於在晶圓上半導體設備提供測量位置而於實質固定的位置保持α粒子源。這可有助於提升軟性誤差率測量的精確度，並且可降低錯誤變異。由於進行軟性誤差率測試的方法成本降低，可進行與軟性誤差相關的相關時間故障(FIT)率的監測。此外，記憶體用的標準監測測試程式可重復使用並適用於進行軟性誤差率測量，其可容許降低測試開發的時間與成本，並且可容許比較軟性誤差率測量的結果與標準監測測試的結果。在下文中，將參照圖示說明本揭示的進一步具體實施例。
第1圖為根據一具體實施例所表示的設備100的示意圖。為了簡單起見，已省略設備100的某些元件。更詳細描述設備100的零件的第2、3a、3b及4圖表示已在第1圖中省略的設備100元件。
設備100包括探針卡109。探針卡109包括界定測量位置102的多個接觸元件101。設備100還包括 α粒子源103及擋板104。擋板104是配置於α粒子源103與測量位置102之間。如將於下文更詳細所述，擋板104可在關閉位置與開啟位置之間移動。當擋板104處於開啟位置時，來自α粒子源103的α粒子可到達測量位置102。而當擋板104處於關閉位置時，來自α粒子源103的α粒子遭到阻擋而未到達測量位置102。
設備100還包括晶圓持固器105。晶圓持固器105可容納半導體晶圓106。如將於下文更詳細說明的是，晶圓106可包括一或多個半導體設備，例如，記憶體電路、邏輯電路、現場可程式化閘陣列及/或微處理器。晶圓持固器105可持固晶圓106而使該些半導體設備的其中之一處於測量位置102。接觸元件101是經調適(adapt)而對測量位置102處所設置的該些半導體設備的其中之一提供電性連接。
設備100還包括自動測試設備107以及測試頭108。探針卡109可附接於測試頭108。測試頭108可依與晶圓持固器105上所提供晶圓106的表面實質垂質的垂直方向移動(在圖1之圖式平面中呈垂直)，其中接觸元件101與晶圓106上的該些半導體設備的其中之一之間的接觸可藉由朝晶圓106降低探針卡109而提供。
晶圓持固器105可設置於探針110中及/或探針110處。探針110可經調適而依照與晶圓持固器105上所提供晶圓106的表面平行的水平方向來移動晶圓持固器105(在第1圖的圖式平面中呈水平並且垂直於第1圖的 圖式平面)，以供相對於探針卡109來定位晶圓106。
在其他具體實施例中，測試頭108及附接於測試頭108的探針卡109可保持於固定位置，並且探針110可經調適而依垂直方向移動晶圓持固器105且還經調適而依水平方向移動晶圓持固器105。
第2圖表示探針卡109的示意剖面圖。探針卡109包括電路板206。電路板206可為印刷電路板，並且可包括在接觸元件101與自動測試設備107之間提供電性連接的導電線。在具體實施例中，電路板206可包括電性連接至經由探頭108延伸並將電路板206電性連接至自動測試設備107的纜線(cable)的接觸針腳(contact pins)。除了導電線，電路板206還可包括含有如電容器、電阻器、繼電器及/或電晶體之類的電路元件的電路。此類電路元件可用於操控並且控制信號，該信號是在自動測試設備107與藉由接觸元件101提供接觸的晶圓106上的該些半導體設備的其中之一之間通過。電路板206的進一步特徵可相應於電路板的特徵，該特徵是用於在製造制程期間及/或之後用於半導體設備功能性測試的探針卡。探針卡109還包括接觸元件101對其附接的接觸元件持固器207。表示接觸元件持固器207及接觸元件101細節的接觸元件持固器207的示意俯視圖是示於第4圖中。
接觸元件持固器207可為包含例如陶瓷材料等電絕緣材料的環狀元件。可於接觸元件持固器207的底側處提供接觸元件101，該底側面向晶圓持固器105上 所提供晶圓106。可以多個針體(402至419)的形式提供接觸元件101(請參閱第4圖)。針體可例如藉由粘膠(glue)附接於接觸元件持固器207的底側。在具體實施例中，粘膠可包括環氧樹脂。針體402至419各具有尖端(tip)，該尖端是配置於位於測量位置102的照射區域421的周邊處。照射區域421可具有矩形形狀，如第4圖所示，其可相應於晶圓106上所形成半導體設備的形狀或部分半導體設備的形狀。針體402至419的尖端的位置可相應於晶圓106上所提供半導體設備的接觸墊的配置，以致針體402至419中的每一個在半導體設備位於測量位置102處並藉由探針卡109接觸時都可對該些接觸墊的其中之一提供電性連接。
接觸元件持固器207可包括照射區域421上方提供的開口420。針體402至419可由開口420的邊緣朝遠離照射區域421延伸。因此，來自α粒子源103且沿著垂直方向移動的α粒子(在第1及2圖的圖示中呈垂直並垂直於第3a、3b及4圖之圖式平面)可到達照射區域421，並且沿著垂直方向移動的α粒子僅少量由針體402至419所吸收。
如下文將更詳細說明的是，來自α粒子源103而以相對於垂直方向為傾斜之方向移動的某些α粒子可由針體402至419所吸收。因此，相較於照射區域421周邊附近的部分半導體設備，照射區域421中心處配置的部分半導體設備可以稍大強度的α輻射予以照射。
在具體實施例中，針體402至419的尖端是如第2圖概要所示地可向下彎折。可藉由導線(wire)將針體402至419電性連接至電路板206上的導電線，每一條導線都連接於針體402至409的其中之一與電路板206上多個導電線的其中之一之間。
如第2圖的剖面圖所示，探針卡109可進一步包括包含有部件209、210及211的環狀結構208。部件209可連接於接觸元件持固器207與電路板206之間。電路板206的內緣可置於環狀結構208的部件209與部件210之間，以至於電路板206是固定於環狀結構208。部件211可環形圍繞部件210，並且可包括可容置螺釘的螺孔302、303、304及305(請參閱第3a及3b圖，其中環狀結構208的部件210及211是示於俯視圖中)，其中兩個螺釘在第2圖中是以元件符號213及214標示。
螺釘213及214可在環狀結構208的部件211與α粒子源103所連接的α粒子源持固器212之間提供連接，下文將作說明。
環狀結構208的部件209、210及211可藉由粘合或可藉由螺釘或壓入固定形式柄狀物(handle)來機械固定而互相連接且連接至電路板206。
α粒子源103可包括放射α粒子的放射性材料202。在具體實施例中，放射性材料202可包括鎇241(241Am)，並且可具有大約10kBq(千貝可勒爾)或以上的活性，尤其是範圍由大約10kBq至大約100MBq(百萬貝可勒 爾)的活性，例如大約3.7MBq的活性。在其他具體實施例中，可使用其他放射α粒子輻射的放射性材料，例如，釷232(232Th)。
α粒子源202可進一步包括容器201。在具體實施例中，可在容器201之側部的凹處處提供放射性材料202，而該凹處是面向晶圓持固器105中所提供晶圓106(位於第2圖中容器201的底部)。α粒子源103可附接於α粒子源持固器212。探針卡109可包括可例如以螺釘204及螺母205形式提供，以供調整α粒子源103位置的調整器203。調整器203可用於修正α粒子源103與測量位置102(進行半導體設備軟性誤差率測量時用以放置晶圓106上的半導體設備處)之間的距離。
放射α粒子的α粒子源103中的放射性材料202與半導體設備之間的距離可對半導體設備所接收α輻射的強度，以及對半導體設備所接收α粒子的角分佈造成影響。在具體實施例中，放射性材料202與測量位置102之間的距離範圍可由大約5釐米(mm)到大約14釐米，例如大約7.4釐米。
面向測量位置102的放射性材料202或曝露在α粒子源103底側處的放射性材料202的至少其一部分提供α粒子源103的放射區。可藉由沿著落於平行於晶圓持固器105中所提供晶圓106表面的平面中的任何方向之放射區的最小擴展而提供α粒子源103放射區的直徑(垂直於第2圖的圖式平面以及平行於第3a及3b圖的圖式平 面)。在某些具體實施例中，α粒子源103的放射區可近似圓形。在此等具體實施例中，α粒子源103放射區的直徑相當於圓形放射區的直徑。
α粒子源103放射區的直徑可大於沿著落於平行於晶圓持固器105中所提供晶圓106表面之平面中之任何方向的照射區域421的最大擴展。這可有助於取得位於測量位置102的半導體設備處且由α粒子來自多個角度的照射。在如第4圖所示其中照射區域421具有近似矩形形狀的具體實施例中，照射區域421(沿著落於平行於晶圓持固器105中所提供晶圓106表面的平面中的任何方向)的最大擴展相應於照射區域的對角長度。在具體實施例中，α粒子源103的放射區可具有從大約0.5公分(cm)到大約2公分的直徑範圍(例如大約1.10公分的直徑)的實質圓形形狀。沿著落於平行於晶圓持固器105中所提供晶圓106表面的平面中的任何方向的照射區域421的最大擴展(在如第4圖所示矩形照射區域421情況下的矩形對角長度)，其範圍可從大約0.4公分到大約1.5公分，例如大約0.95公分。
已如上所述，α粒子源103與測量位置102之間提供的擋板104可在關閉位置與開啟位置之間移動。第3a及3b圖表示探針卡109經移除α粒子源持固器212及α粒子源103後的示意俯視圖。第3a圖表示探針卡109在擋板104處於開啟位置時的俯視圖，以及第3b圖表示探針卡109在擋板104處於關閉位置時的示意俯視圖。
擋板104可包括具有中心開口313的環狀結構312。另外，擋板104可包括多個擋片306至311。擋片306至311的形狀可實質等同。在第3b圖中，各擋片307至311的一部分是由相鄰擋片覆蓋。就第3圖角度最靠近觀視者的擋片306顯示出當擋板104處於關閉位置時關閉擋板104中心開口313的各擋片306至311的一部分的形狀。當擋板104如第3a圖所示處於開啟位置時，擋片306至311是在擋板104的環狀結構312內部，例如在介於環狀結構312的頂板與底板之間的空間內。
另外，擋板104可包括機械性元件(圖未示)(用於在環狀結構312內部的位置與其中每一個擋片306至311的至少一部分是提供於擋板104中心開口313中及/或前的位置之間移動擋片306至311)，以至於擋板104的中心開口313是藉由多個擋片306至311來關閉。
用於移動擋片306至311的機械性元件可相應於攝影照相機中所用葉式快門(leaf shutter)中所使用的機械性元件。擋片306至311可具有較小厚度，此厚度為擋片306至311依垂直於晶圓持固器105中所提供晶圓106表面的垂直方向的延伸。因此，可提供質量較小的擋片306至311，而可容許擋片306至311較快速移動。由於α粒子源103所放射的α粒子在舉例如可形成擋片306至311的金屬等材料中可具有較小的穿透深度，擋片306至311的較小厚度可足以在擋板104處於關閉位置時阻擋來自α粒子源103的α粒子免於到達測量位置102。
擋板104可再包括致動器301，該致動器301是當擋板104於關閉位置與開啟位置之間移動時用於移動擋片306至311。致動器301可包括電磁鐵以及永久磁鐵。可藉由對電磁鐵施加電流而在電磁鐵與永久磁鐵之間產生機械力。在其他具體實施例中，致動器可包括一對電磁鐵。在此等具體實施例中，可藉由對兩電磁鐵施加電流而提供機械力。在具體實施例中，致動器301可包括音圈致動器。
可將致動器301連接到用於移動擋片306至311的機械設備。因此，可藉由控制施加於致動器301的電流，尤其是藉由將施加至致動器301的電流切換為開及關，而在關閉位置與開啟位置之間移動擋件104。
本揭示不局限於其中可藉由施加電流至致動器301而操作致動器301的具體實施例。在其他具體實施例中，致動器301可包括氣動式操作致動器，以至於可藉由對氣動式致動器供應舉例如空氣等氣體的流體而在開啟位置與關閉位置之間移動擋板104。在進一步具體實施例中，可省略致動器301並且作業員可手動操作擋板104。
此外，本揭示不局限於其中擋板104包括多個擋片306至311的具體實施例。在其他具體實施例中，可使用單一擋片。此外，在其中使用多個擋片的具體實施例中，擋片的數量可有別於6，如第3b圖所示。一般而言，擋片的數量可為一個或多個。
第5圖表示晶圓106的示意俯視圖，其是可放置於設備100的晶圓持固器105中以供藉由設備100進 行軟性誤差率測試及隨選性地進一步測試。晶圓106包括碟狀基板504。基板504可為舉例如矽等半導體材料構成的塊體半導體基板。在其他具體實施例中，基板504可為包括一層例如矽等半導體材料的絕緣體上半導體的基板，而該層是置於支撐基板上方，該基板也可包括如矽之類的半導體材料並藉由一層例如為二氧化矽的電性絕緣材料來將該層與該基板分離。
可在基板504上形成多個半導體設備501。在第5圖中，參照元件符號502及503將示例性第一半導體設備502及示例性第二半導體設備503從多個半導體設備501中指出。
多個半導體設備501各可包括積體電路，其中多個半導體設備501中的每一個的配置都可實質等同。在具體實施例中，多個半導體設備501各可包括記憶體電路，例如，靜態隨機存取記憶體(SRAM)電路或動態隨機存取記憶體(DRAM)電路。在具體實施例中，多個半導體設備510各可包括經設計圍繞或在電路外部並具有環狀的墊件佈局的積體電路。在具體實施例中，多個半導體設備501各可包括不同於記憶體電路的半導體設備，例如邏輯電路、現場可程式化閘陣列或微處理器。第6圖表示一個具體實施例中晶圓106上所形成第一半導體設備502的示意放大圖，其中半導體設備502包括記憶體設備601。記憶體設備601可包括多個記憶體組622，其中元件符號620、621分別表示出自多個記憶體組622的描述性第一記憶體 組及描述性第二記憶體組。第一記憶體組620是經配置而相對靠近半導體設備502的周邊，而記憶體組621則經配置而相對靠近半導體設備502的中心。
在具體實施例中，多個記憶體組622可包括96個記憶體組，各具有256k比特的儲存容量。多個記憶體組622中的每一個記憶體組都可包括多個記憶體單元。在具體實施例中，記憶體單元各可為SRAM記憶體單元，其中每個記憶體單元都各儲存一個比特資訊。可將多個記憶體組622中每一個記憶體組的記憶體單元配置成多個行與列，其中每一行的記憶體單元是連接於相關列有關的共用字元線，並且每一列中的記憶體單元是連接於相關列有關的共用成對的比特線。
半導體設備502進一步包括配置於半導體設備502周邊的多個接觸墊602至619。接觸墊602至619的配置與探針卡109針體402至419尖端的配置是彼此實質相應。因此，當半導體設備502位於設備100的測量位置102時，接觸墊602至619各可與探針卡109多個針體402至419中相關的其中之一的尖端接觸。
另外，半導體設備502可包括電性連接至接觸墊602至619的控制電路(圖未示)，以及包括用於將資料寫至多個記憶體組622記憶體儲器單元及用於自多個記憶體組622讀取資料的多個記憶體組622。晶圓106上的多個半導體設備501中，例如半導體設備503的其他半導體設備可具有與半導體設備502相應的配置。
當晶圓106切割成晶粒並且封裝晶粒時，晶圓106上所形成的多個半導體設備501不一定包括在半導體設備中提供有每一個特徵的實質完整半導體設備。在具體實施例中，多個半導體設備501各可包括記憶體單元、控制電路(用於將資料寫至記憶體單元並且用於自記憶體單元讀取資料)及完整半導體設備中所提供的後端層的僅一部分(尤其是包括位元線和字元線的後端層)。包括位元線和字元線的後端層可為最低後端層。在藉由設備100測試晶圓106之後，可在晶圓106上形成另外的後端層。之後，可將晶圓106切割成晶粒，並且可封裝半導體設備。
在其他具體實施例中，多個半導體設備501可包括藉由設備100測試晶圓106時在完整半導體設備中所提供的所有後端層。在此等具體實施例中，可在藉由設備100測試晶圓106後將晶圓106切割成晶粒。
在下文中，將說明用於測試晶圓上所形成的一或多個半導體設備，例如用於測試晶圓106上所形成的第一半導體設備502與第二半導體設備503的方法及晶圓106上多個半導體設備501中隨所選地的進一步半導體設備。可將擋板104移入關閉位置以使擋板104阻擋來自α粒子源103的α粒子。可在晶圓持固器105上安置晶圓106。之後，可操作探針110及/或測試頭108以將晶圓持固器105及將安置於其上的晶圓106定位，如此可使晶圓106上所形成的例如為半導體設備502的半導體設備的其中之一位於測量位置102。當半導體裝502處於測量位置 102時，可藉由在針體402至419的尖端與半導體設備的接觸墊602至619之間提供接觸而建構介於接觸元件101與半導體設備502之間的電性接觸。
之後，可進行半導體設備502的第一測試。為此，自動測試設備107可藉由將電信號經由電路板206施加於針體402至419而將電信號施加於半導體設備502的接觸墊602至619。另外，自動測試設備107可經由針體402至419及電路板206而從半導體設備502接收信號。在第一測試期間，可將擋板104維持在關閉位置。因此，半導體設備502在第一測試期間實質未遭到來自α粒子源103的α粒子照射。
第一測試可為半導體設備502的功能缺陷測試。第一測試可針對功能缺陷而具有相應於半導體設備的一般測試的特徵，該測試是可在製造制程期間或在晶圓106切割成晶粒之前的晶圓106上的半導體設備製造制程完成之後擇一執行。
尤其是，在其中半導體設備502包括以上參照第6圖所述的記憶體設備601的具體實施例中，可將資料寫至記憶體設備601並可自記憶體設備601讀取資料。接著，自記憶體設備601讀取的資料可與寫至記憶體設備601的資料作比較，以供判斷資料是否正確地存儲於記憶體設備內。在第一測試之後，若已在第一測試判斷記憶體設備601運作正確並且正確地將資料寫至記憶體設備601，則可進行第二測試。為了進行第二測試，自動測試設 備107可藉由透過電路板206將電信號施加於針體402至419而將電信號施加於半導體設備502的接觸墊602至619。
第二測試可包括半導體設備502中由α粒子照射半導體設備502所造成軟性誤差的測量。對於α粒子照射所造成的軟性誤差的測試可為加速式測試，其中設備100的擋板104在至少一部分測試期間是保持在開啟位置。因此，來自α粒子源103的α粒子可到達置於設備100測量位置102的半導體設備502。
對於來自α粒子源103的α粒子照射所造成軟性誤差的半導體設備502的測試可包括一或多個測量執行(runs)。
可在一或多個測量執行期間使記憶體設備601曝露於來自α粒子源103的α粒子。這可藉由在一或多個測量執行之前將擋板104移進開啟位置，例如藉由控制施加於致動器301的電流，以及將擋板104保持在開啟位置並保持與一或多個測量的執行同樣長的時間來完成。
在每一個測量執行中，可將預定的資料型樣儲存在記憶體設備601內。在某些具體實施例中，資料型樣可為邏輯的西洋棋盤型樣，其中邏輯0和邏輯1是由位置及比特交替儲存在記憶體設備601的記憶體單元中。可選擇地，可使用實體棋盤型樣，其中邏輯0和邏輯1是以邏輯1儲存於每一個與存有邏輯0的記憶體單元最靠近的相鄰記憶體單元內以及邏輯0儲存於每一個與存有邏輯1之記憶體單元最靠近之相鄰記憶體單元內的方式存儲在 記憶體設備601的記憶體單元內。在使具有預定資料型樣儲存於其中的記憶體設備601曝露於來自α粒子源103的α粒子之後，可讀取儲存在記憶體設備601內的資料，並且可將讀取的資料與預定資料型樣作比較。可藉由比較讀取自記憶體設備601的資料與預定資料型樣而判斷預定資料型樣與讀取自記憶體設備601的資料之間的差異，並且可將差異儲存為偵測到的軟性誤差。軟性誤差的判斷可包括不同類型軟性誤差的辨識。經由比較預定資料型樣與讀取自記憶體設備601的資料所辨識的軟性誤差可包括單一比特事件，其中讀取自記憶體設備601的資料比特有別於存儲於其內的資料比特，但與此記憶體單元相鄰的記憶體單元內所存儲的資料比特等同於存儲於其內的預定資料型樣的資料比特。另外，軟性誤差可包括多比特的事件，其中許多相鄰記憶體單元包括與存儲其內的預定資料型樣的資料比特有別的資料比特。
在進行上述多個測試執行之後，可計算並且報告如特殊類型錯誤出現頻率之類的來自測試執行的統計資料。另外，測試執行中所判斷的軟性誤差率可外推至真實使用狀況。在進行如上所述半導體設備502的第一測試及第二測試之後，可將擋板104移進關閉位置，並且可操作探針110及/或測試頭108以將晶圓持固器105及將安置於其上的晶圓106定位，如此可使晶圓106上所形成的例如為半導體設備503的半導體設備的其中之一位於測量位置102
接著，可進行半導體設備503的測試，其中自動測試設備107藉由透過電路板206將電信號施加於針體402至419而將電信號施加於半導體設備503的接觸墊並且經由針體402至419及電路板206而自半導體設備503接收信號。
半導體設備503的測試可包括第一測試，其中設備100的擋板104是保持在關閉位置。半導體設備503之第一測試的特徵可相應於上述半導體502的第一測試的特徵。尤其是，半導體設備503的第一測試可包括半導體設備503的功能錯誤測試。
之後，可進行半導體503的第二測試。在半導體設備503至少一部分第二測試期間，可將擋板104保持在開啟位置，以至於半導體設備503在至少一部分第二測試是曝露於來自α粒子源103的α粒子輻射。半導體設備503的第二測試的特徵可相應於上述半導體設備502之第二測試的特徵。尤其是，半導體設備503的第二測試可包括半導體設備503的軟性誤差測試。
在某些具體實施例中，可對晶圓106上多個半導體設備501中的每一個半導體設備進行上述第一測試和第二測試。或者，可僅對一部分半導體設備501進行上述第一和第二測試。
在具體實施例中，可使用晶圓106上多個半導體設備501中所出現軟性誤差率相關的資料以供研究晶圓106上相關半導導體設備位置上半導體設備中所出現軟 性誤差率的相依性。例如，可針對位在靠近晶圓106邊緣的晶圓106「邊緣」區中、位於靠近晶圓106中心的晶圓106「中心」區及介於邊緣區與中心區之間的「甜甜圈」區中的該些半導體設備之間的軟性誤差率的差異來分析有關軟性誤差率的資料。在具體實施例中，可進行設備100的校準。設備100的校準可包括α粒子源103的活性測量。為此，可例如藉由伽瑪(gamma)光譜儀測量α粒子源103中放射性材料202所放射伽瑪輻射的強度。當放射性材料202的放射性原子核衰減並且放射伽瑪輻射時，衰減過程中所形成的子核可處於激發狀態並且可隨後進入基態(ground state)。這樣做時，子核可放射伽瑪輻射。因此，α粒子源103所放射知碼輻射的強度可代表α粒子源103的活性。有別於α粒子輻射，伽瑪輻射在放射性材料202本身及/或在α粒子源103(如容器201)等其他元件中遭吸收的程度較小，以至於可藉由伽瑪光譜儀對α粒子源103的活性取得較精確的測量。
為了測量α粒子源103的活性，α粒子源103可自設備100移除並引入伽瑪光譜儀附近。可由α粒子源103所放射伽瑪輻射的強度計算α粒子源103的活性。
所測量α粒子源103的活性可有關於放射到完全立體角(solid angle)內的α輻射的強度。可在位於測量位置102的照射區域421中接收放射至完全立體角內的一部分α輻射。可使用已知方法進行測量位置102處的α粒子強度的計算。例如，計算可利用如JEDEC標準JESD89A 中所述的幾何因數，其揭示是引用含括於本文內。
在某些具體實施例中，設備100的校準可進一步包括可由針體402至419吸收α粒子所造成照射區域421中所取得α粒子輻射非均勻性強度的校正。尤其是，針體402至419可吸收撞擊半導體設備502中經由斜角而較靠近照射區域421周邊的部位的α粒子。本案發明人已進行其中含以上參照第6圖所述多個記憶體組622的半導體設備502中所取得軟性誤差的數量是已測量的實驗。所發現的是，靠近照射區域421周邊(舉例如記憶體組620之類)的記憶體組中是比靠近照射區域中心(舉例如記憶體組621之類)的記憶體組中取得更顯著少量的軟性誤差。位於照射區域421周邊的記憶體組中所取得軟性誤差的數量可比多個記憶體組622中所取得軟性誤差的平均數量小約10個百分比，以及靠近照射區域421中心的記憶體組中所取得軟性誤差的數量可比平均軟性誤差的數量大約6個百分比。在具體實施例中，可將由將每一個多個記憶體622中所取得軟性誤差的數量除以對相關記憶體組位置而定的校準因素而把針體402至419對α粒子的吸收列入考慮。為了決定校準因數，可判斷記憶體設備特定位置處記憶體組中所測量軟性誤差的數量與記憶體設備的多個記憶體組中所取得軟性誤差的平均數量之間的比率。可針對許多等同的記憶體設備判斷此比率，並且可藉由對等同的記憶體設備的數量將此比率取平均而取得校準因數。在其他具體實施例中，由於如上所述針體402至419吸收α粒子所造成 軟性誤差的分佈不均勻性是較小的，故可忽略針體402至419對α粒子的吸收。相較於其中研究單獨半導體設備的軟性誤差率測試方法，上述其中研究晶圓的方法可容許較大的處理量。因此，在例如記憶體設備等半導體設備的開發過程中，可對軟性誤差率測試不同的記憶體的單元設計，並且可辨識其中α粒子照射所造成軟性誤差的可能性較低的記憶體單元設計。這可容許較快速的最佳化半導體設備設計以供取得較低的因α粒子輻射所造成軟性誤差的可能性。
此外，如上所述，可在測試半導體設備功能錯誤的同時，進行半導體設備軟性誤差的測試。這可容許在製造制程期間原位地進行半導體設備的軟性誤差率測試。
此外，由於設備100中擋板104的使用，在半導體設備未曝露於α粒子輻射的測試與半導體設備曝露於α粒子輻射的測試的該些測試之間，α粒子源103 I，並不需要移動。因此，可在α粒子源103精確處於相同位置時進行許多不同測量，這可容許改進測試精確度並且降低錯誤變異。
在具體實施例中，一旦晶圓106上的多個半導體裝501的至少部分作用，即可在例如晶圓106上半導體設備後端的僅一部分形成後的製造制程中較早期地進行以上所述半導體晶圓106的許多測試。在進行上述測試之後，可藉由包括沈積一或多個材料層於晶圓106上及以如 光學微影之類的圖案化制程在內的已知製造制程完成多個半導體設備501的後端，並且可重復多個半導體設備501的測試。之後，可將後端完成前所取得多個半導體設備501的軟性誤差率與後端完成後所取得多個半導體設備501的軟性誤差率比較。這可容許判斷由α粒子所造成的在軟性誤差率上的較高後端層的影響。可藉由設備100的自動測試設備自動進行上述方法。為此，自動測試設備107可包括類似於習知測試設備的元件而供用於尤其可包括處理器、記憶體及連接於探針卡109的電路板206的介面電路的半導體設備。記憶體可存儲用於進行上述可由處理器執行的方法的程式。自動測試設備也可經調適以控制擋板104的致動器301而用於在開啟位置與關閉位置之間移動擋板104。更特定來說，可調適自動測試設備107以將用於操作致動器301的電信號供應給致動器301。為此，可例如經由電路板206上的導電線將介面電路連接至致動器301。
以上所揭露的特定具體實施例僅屬說明性質，正如本發明可以本領域技術人員所明顯知道的不同但等效的方式予以改進並且實踐而具有本文的指導效益。例如，前述制程步驟可用不同順序實施。另外，除了作為底下申請專利範圍中所述，對於本文所示構造或設計的細節是並無限制用意。因此，得以證實以上所揭露特定具體實施例是可改變或改進，並且所有此等變化都視為在本發明的範疇及精神內。因此，本文所謀求的保護是如底下申請 專利範圍中所闡述者。
100‧‧‧設備
101‧‧‧接觸組件
102‧‧‧測量位置
103‧‧‧α粒子源
104‧‧‧擋板
105‧‧‧晶圓持固器
106‧‧‧半導體晶圓
107‧‧‧自動測試設備
108‧‧‧測試頭
109‧‧‧探針卡
110‧‧‧探針

Claims (10)

  1. 一種測量α粒子之方法，包含：提供包含α粒子源及該α粒子源與照射區域之間配置有擋板的裝置；安置包含第一半導體設備的晶圓；定位該晶圓以至於該第一半導體設備的至少一部分是位於該照射區域；進行該第一半導體設備的第一測試，其中，該擋板在該第一測試期間是保持於關閉位置；進行該第一半導體設備的第二測試，其中，該擋板在該第二測試的至少一部分期間是保持於開啟位置；其中，該擋板在該擋板處於該開啟位置時容許α粒子到達該第一半導體設備並且在該擋板處於該關閉位置時阻擋α粒子到達該第一半導體設備；以及在進行該第一與該第二測試後於該晶圓上形成至少一材料層。
  2. 如申請專利範圍第1項所述之方法，其中，該第一測試包含針對功能缺陷的該第一半導體設備的測試。
  3. 如申請專利範圍第2項所述之方法，其中，該第二測試包含該第一半導體設備中α射線所誘發軟性誤差的測量。
  4. 如申請專利範圍第3項所述之方法，更包括以多個接觸元件的其中之一接觸該第一半導體設備中多個接觸 區之各者，其中，該第一與所述第二測試之各者包含：經由該多個接觸元件將電輸入信號施加至該第一半導體設備並且經由該多個接觸元件自該第一半導體設備接收電輸出信號。
  5. 如申請專利範圍第1項所述之方法，其中，該晶圓更包括第二半導體設備以及其中，該方法更包括：定位該晶圓以至於該第二半導體設備的至少一部分是位於該照射區域中；進行該第二半導體設備的第一測試，其中，該擋板在該第一測試期間是保持於該關閉位置；以及進行該第二半導體設備的第二測試，其中，該擋板在該第二測試的至少一部分期間是保持於該開啟位置。
  6. 如申請專利範圍第1項所述之方法，其中，該α粒子源同時包含放射α粒子及伽瑪輻射的放射性材料，以及其中，該方法更包括：測量該放射性材料所放射該伽瑪輻射的強度；以及以該伽瑪輻射測量強度為基礎來判斷該擋板處於該開啟位置時於該照射區域中所取得α粒子的強度。
  7. 如申請專利範圍第1項所述之方法，更包括調整該α粒子源與該半導體設備之間的距離。
  8. 如申請專利範圍第1項所述之方法，其中，該擋板包含在該開啟位置與該關閉位置之間移動該擋板的致動 器，以及其中，所述方法包含操作該致動器以在該第一測試期間保持該擋板於該關閉位置並且在該第二測試期間保持該擋板於該開啟位置。
  9. 如申請專利範圍第1項所述之方法，其中，一或多個後端層是形成於該晶圓上，各後端層都包含形成於一層電性絕緣材料中的多個導電線。
  10. 如申請專利範圍第1項所述之方法，其中，該晶圓更包括多個第二半導體設備，以及其中，對於該第二半導體設備之各者，該晶圓是經定位以至於至少一部分之相關第二半導體設備是位於該照射區域中，進行所述相關第二半導體設備的該第一測試，其中，該擋板在該第一測試期間是保持於該關閉位置，以及進行所述相關第二半導體設備的該第二測試，其中，該擋板在至少一部分的該第二測試期間是保持於該開啟位置。
TW102136164A 2013-01-22 2013-10-07 在半導體設備中測量α粒子所誘發軟性誤差之方法 TWI541497B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/746,699 US9291660B2 (en) 2013-01-22 2013-01-22 Method and apparatus for measuring alpha particle induced soft errors in semiconductor devices

Publications (2)

Publication Number Publication Date
TW201430334A TW201430334A (zh) 2014-08-01
TWI541497B true TWI541497B (zh) 2016-07-11

Family

ID=51188922

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102136164A TWI541497B (zh) 2013-01-22 2013-10-07 在半導體設備中測量α粒子所誘發軟性誤差之方法

Country Status (3)

Country Link
US (1) US9291660B2 (zh)
CN (1) CN103941173B (zh)
TW (1) TWI541497B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6338830B2 (ja) * 2013-07-05 2018-06-06 ローム株式会社 複数の電気回路を含むデバイスの評価方法
CN104461808B (zh) * 2014-11-06 2016-06-01 北京空间飞行器总体设计部 一种fpga单粒子软错误影响评估方法
KR102340973B1 (ko) 2015-09-18 2021-12-17 삼성전자주식회사 반도체 테스트 장치 및 방법과 데이터 분석 장치
US10578669B2 (en) * 2017-07-10 2020-03-03 Deny Hanan Portable device for soft errors testing
US11209479B2 (en) 2019-10-29 2021-12-28 International Business Machines Corporation Stressing integrated circuits using a radiation source
US11927616B2 (en) 2021-03-30 2024-03-12 International Business Machines Corporation Evaluation of wafer carcass alpha particle emission

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5489780A (en) * 1994-11-02 1996-02-06 Diamondis; Peter J. Radon gas measurement apparatus having alpha particle-detecting photovoltaic photodiode surrounded by porous pressed metal daughter filter electrically charged as PO-218 ion accelerator
JP2005276360A (ja) 2004-03-25 2005-10-06 Renesas Technology Corp 半導体デバイスのエラー評価支援方法および装置
US7509541B2 (en) * 2004-06-24 2009-03-24 Intel Corporation Detection mechanism
US7309866B2 (en) * 2004-06-30 2007-12-18 Intel Corporation Cosmic ray detectors for integrated circuit chips
US7611943B2 (en) * 2004-10-20 2009-11-03 Texas Instruments Incorporated Transistors, integrated circuits, systems, and processes of manufacture with improved work function modulation
CN1770415A (zh) * 2004-11-03 2006-05-10 周万全 薄膜式晶圆测试装置暨其探针感测传输结构
CN101620254B (zh) * 2008-07-03 2011-12-07 中芯国际集成电路制造(上海)有限公司 用于进行加速软错误率测试的系统和方法
US8145959B2 (en) 2009-10-23 2012-03-27 Avago Technologies Enterprise IP (Singapore) Pte. Ltd. Systems and methods for measuring soft errors and soft error rates in an application specific integrated circuit

Also Published As

Publication number Publication date
US20140203814A1 (en) 2014-07-24
CN103941173A (zh) 2014-07-23
CN103941173B (zh) 2017-04-12
TW201430334A (zh) 2014-08-01
US9291660B2 (en) 2016-03-22

Similar Documents

Publication Publication Date Title
TWI541497B (zh) 在半導體設備中測量α粒子所誘發軟性誤差之方法
CN108519550B (zh) 集成电路晶圆测试优化方法
US8797056B2 (en) System and method for electronic testing of partially processed devices
US8106664B2 (en) System and method for conducting accelerated soft error rate testing
TW201514513A (zh) 晶圓的可適性電性測試
US20220291306A1 (en) Magnet configuration systems and methods to detect magnetic tunnel junction coercivity weak bits in mram chips
KR20040069584A (ko) 프로브 침 클리닝장치 및 방법
Koga et al. SEE sensitivity determination of high-density DRAMs with limited-range heavy ions
Koga et al. Heavy ion induced upsets in semiconductor devices
JP4503924B2 (ja) ウエハ上に半導体デバイスを形成するリソグラフィー法および機器
CN113109645B (zh) 一种倒封装器件单粒子评估方法
US11209479B2 (en) Stressing integrated circuits using a radiation source
US3723873A (en) Radiation method for determining semiconductor stability and reliability
Rech et al. Evaluating the impact of DFM library optimizations on alpha-induced SEU sensitivity in a microprocessor core
TW202227786A (zh) 試驗裝置、試驗方法及電腦可讀取記憶媒體
KR102418633B1 (ko) 반도체 소자의 방사선 평가 방법, 및 반도체 소자의 방사선 평가 시스템
Rech et al. Evaluating alpha-induced soft errors in embedded microprocessors
KR102672272B1 (ko) 복수의 가이드 동심원을 갖는 반도체 소자 테스트용 빔 검사 장치, 및 빔 검사 방법
Söderström et al. Technology Dependence of Stuck Bits and Single Event Upsets in 110, 72, and 63-nm SDRAMs
CN115356608B (zh) 一种宽范围let值测量标定系统及方法
US11899065B2 (en) System and method to weight defects with co-located modeled faults
Appello et al. Dft reuse for low-cost radiation testing of socs: A case study
Bhushan et al. Electrical Tests and Characterization in Manufacturing
Herschbein et al. Manufacturing In-Line Whole Wafer Focused Ion Beam (FIB) Memory Address Descramble Verification
WO2023193890A1 (en) Method and apparatus for testing a packaging substrate

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees