CN101620254B - 用于进行加速软错误率测试的系统和方法 - Google Patents
用于进行加速软错误率测试的系统和方法 Download PDFInfo
- Publication number
- CN101620254B CN101620254B CN2008100402926A CN200810040292A CN101620254B CN 101620254 B CN101620254 B CN 101620254B CN 2008100402926 A CN2008100402926 A CN 2008100402926A CN 200810040292 A CN200810040292 A CN 200810040292A CN 101620254 B CN101620254 B CN 101620254B
- Authority
- CN
- China
- Prior art keywords
- radiation source
- component
- semiconductor sample
- parts
- sub
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 107
- 238000000034 method Methods 0.000 title claims description 56
- 230000001133 acceleration Effects 0.000 title abstract description 9
- 239000004065 semiconductor Substances 0.000 claims abstract description 176
- 230000005855 radiation Effects 0.000 claims abstract description 162
- 239000002245 particle Substances 0.000 claims abstract description 27
- 230000000712 assembly Effects 0.000 claims description 31
- 238000000429 assembly Methods 0.000 claims description 31
- 230000001105 regulatory effect Effects 0.000 claims description 16
- LBDSXVIYZYSRII-IGMARMGPSA-N alpha-particle Chemical compound [4He+2] LBDSXVIYZYSRII-IGMARMGPSA-N 0.000 claims description 14
- 230000008859 change Effects 0.000 claims description 14
- 230000008878 coupling Effects 0.000 claims description 10
- 238000010168 coupling process Methods 0.000 claims description 10
- 238000005859 coupling reaction Methods 0.000 claims description 10
- 230000008569 process Effects 0.000 claims description 10
- 230000004907 flux Effects 0.000 claims description 8
- 230000000295 complement effect Effects 0.000 claims description 5
- 239000000463 material Substances 0.000 claims description 5
- 210000003168 insulating cell Anatomy 0.000 claims description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 6
- 229910052710 silicon Inorganic materials 0.000 abstract description 6
- 239000010703 silicon Substances 0.000 abstract description 6
- 238000004891 communication Methods 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 5
- JJWKPURADFRFRB-UHFFFAOYSA-N carbonyl sulfide Chemical compound O=C=S JJWKPURADFRFRB-UHFFFAOYSA-N 0.000 description 4
- 238000009434 installation Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000003908 quality control method Methods 0.000 description 4
- 238000013461 design Methods 0.000 description 3
- 230000001143 conditioned effect Effects 0.000 description 2
- 230000001276 controlling effect Effects 0.000 description 2
- 238000005538 encapsulation Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012552 review Methods 0.000 description 2
- ZSLUVFAKFWKJRC-IGMARMGPSA-N 232Th Chemical compound [232Th] ZSLUVFAKFWKJRC-IGMARMGPSA-N 0.000 description 1
- 229910052776 Thorium Inorganic materials 0.000 description 1
- 230000003044 adaptive effect Effects 0.000 description 1
- 210000004027 cell Anatomy 0.000 description 1
- 238000012512 characterization method Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 230000001186 cumulative effect Effects 0.000 description 1
- 230000036541 health Effects 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000002285 radioactive effect Effects 0.000 description 1
- 238000012216 screening Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
- PICXIOQBANWBIZ-UHFFFAOYSA-N zinc;1-oxidopyridine-2-thione Chemical class [Zn+2].[O-]N1C=CC=CC1=S.[O-]N1C=CC=CC1=S PICXIOQBANWBIZ-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/001—Measuring interference from external sources to, or emission from, the device under test, e.g. EMC, EMI, EMP or ESD testing
- G01R31/002—Measuring interference from external sources to, or emission from, the device under test, e.g. EMC, EMI, EMP or ESD testing where the device under test is an electronic circuit
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
- G01R31/2872—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
- G01R31/2881—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to environmental aspects other than temperature, e.g. humidity or vibrations
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/31816—Soft error testing; Soft error rate evaluation; Single event testing
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
- G01R31/2836—Fault-finding or characterising
- G01R31/2849—Environmental or reliability testing, e.g. burn-in or validation tests
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Environmental & Geological Engineering (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- General Engineering & Computer Science (AREA)
- Electromagnetism (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
本发明提供了供用户对半导体样本进行加速软错误测试(ASER)的装置。该装置包括用于支持辐射源的第一部件，其中辐射源可以是α粒子源或中子粒子源。该装置包括用于支持半导体样本的第二部件，其中半导体样本可以是硅晶片或半导体芯片或成品元件。该装置包括连接组件，用于将第一部件和第二部件彼此相对地放置在多个位置，以多种应力效率使半导体样本经受来自辐射源的辐射应力。优点是改善了ASER测试的可重复性和可信性，减弱了对进行ASER测试的操作员的辐射。
Description
技术领域
本发明涉及用于对包括集成电路和半导体器件的半导体样本进行加速软错误率(ASER)测试的系统和方法。具体来说，本发明提供了用于以可信性和可靠性来实现加速软错误率测试的系统和方法。本发明提供了用于提高可以将半导体器件的软错误率模型化的有效性及增强可以对半导体器件实现的质量控制的系统和方法。本发明还提供了用于进行减少对进行测试的操作员的辐射照射的加速软错误率测试的系统和方法。仅作为实例，本发明可以用来以符合JEDEC标准的方式对BIB板或DUT板进行测试。基于软错误的数量可确定是否可以接受半导体。还有其他实施例。应认识到，本发明具有宽得多的适用范围。
背景技术
集成电路或“IC”已经从在单个硅芯片上制造的少数互连器件发展到数百万器件。当前IC提供了远远超出最初想象的性能和复杂性。为了改善复杂性和电路密度(即，能够被封装到给定芯片面积上的器件的数量)，最小的器件部件的尺寸(也称为器件“几何形状”)，对于每一代IC都变得更小。现在半导体器件正在按小于四分之一微米宽的部件来制造。
然而，随着由持续的缩小和迅速的技术进步导致的栅氧化物变得更薄以及单元密度提高，半导体器件的软错误率(SER)变得越来越重要。软错误(SE)是由损坏存储在器件中的数据但不是永久地损坏器件上的任何部件的事件所产生的随机误差。软错误可以由包括α粒子撞击和中子粒子撞击的粒子撞击所引起。作为当今标准制造工艺的一部分，当在IC加工装置内制造单个器件之后，必须对器件进行测试及封装，以确保所制造的电路的可靠性。一个重要测试是表征所制造器件的软错误率(SER)的测试。
尽管SER不是永久的，但它通常定义了芯片对错误的敏感性和总可靠性。过去，对SER的测试是可选的。而现在，SER测试对于许多工艺来说已经变为强制性测试。此外，芯片的SER是对芯片质量的重要度量。因此，希望对芯片的SER进行有效且可靠的测试，特别是在半导体制造工艺中。
为正确地测试芯片的SER，常常需要模拟在半导体芯片或器件上引起SE的条件。导致SE的一个常见的原因是粒子撞击。由于在被认为有许多宇宙射线和粒子撞击的太空中越来越多地应用集成电路，因此较新的半导体芯片变得对粒子撞击所导致的SE越来越敏感。诸如宇宙射线之类的条件通常随着时间的推移而起作用。为了迅速地测试芯片的SER，通常确定加速软错误率(ASER)，该加速软错误率通过时间故障率(FIT)来测量。
软错误可以由单粒子翻转(SEU)所引起，单粒子翻转是由宇宙射线或如α粒子的瞬时电离粒子的通过所引起的随机、孤立的事件。例如，杂散电离粒子可以产生足够的自由电荷，以将结构或器件翻转到其相对状态，从而破坏器件的工作。在集成电路(IC)芯片封装中，微量的放射性杂质的发射是导致SEU的一个原因。
加速软错误率(ASER)测试是一种在加速的和缩短的时间段内表征半导体器件对软错误的健壮性的切实可行的方式。典型的ASER测试在给定已知量的辐射源的情况下根据FIT(时间故障率)来测量半导体器件。在典型的ASER测试中，将辐射源置于待测试的半导体器件附近。然后，将测试设备连接到老化测试板(BIB)或被测器件(DUT)板，以记录辐射源在正被测试的半导体上引起的时间故障率。
为了实现可靠的系统，希望对由于辐射照射所导致的电子系统中的软错误率(SER)进行准确的估计。辐射源的实例包括具有已知发射率的α粒子源，如钍箔。根据一个实施例，DUT板包括用于在待测试的半导体器件(例如，集成电路)和连接到自动测试设备(ATE)的测试头之间进行接口的印刷电路板。DUT板可以用于在硅晶片的各芯片被切割分离及封装之前来测试各芯片，或者可以用于测试已封装的IC。
在诸如太空应用之类的专用场合，由于在外层空间遇到的宇宙辐射的照射，软错误测试甚至更重要。但是一般而言，即使在实际应用中，对于由高密度器件引起的软错误率的关注，意味着在越来越多的应用中，对软错误率的测试正变为是强制性的。例如，在许多应用中，在0.1um或亚0.1um技术平台上，维持对于ASER的通用行业标准1,000-FIT是一个挑战。
标准的ASER测试所存在的问题是灵敏度，测试结果取决于测试的参数。ASER测试通常是由经过训练的熟练技术人员将被良好表征的辐射源样本放置在离DUT板一定距离而进行的。技术人员相对于DUT板放置辐射物的特定距离以及方向会影响对半导体器件的辐射照射，进而会大大地影响所获得的ASER FIT测量值。结果是，测试结果通常对进行测试的技术人员是敏感的，因此难以产生高可信性或可靠性。
标准的ASER测试所存在的另一个问题是技术人员遭受有害辐射照射的风险。尽管经过训练的技术人员通常佩戴保护装置来处理辐射源，但是技术人员处理辐射源时靠得太近意味着技术人员会在他们的日常工作中可能意外遭受有损健康的剂量的有害辐射。从上文可以看出，需要用于进行ASER测试的改进的技术。
发明内容
本发明涉及用于对包括集成电路和半导体器件的半导体样本进行加速软错误率(ASER)测试的系统和方法。具体来说，本发明提供了用于以可信性和可靠性来实现加速软错误率测试的系统和方法。本发明提供了用于提高可以将半导体器件的软错误率模型化的有效性以及增强可以对半导体器件实现的质量控制的系统和方法。本发明还提供了用于进行减少对进行测试的操作员的辐射照射的加速软错误率测试的系统和方法。仅作为实例，本发明可以用来以符合JEDEC标准的方式对BIB或DUT板进行测试。基于软错误的数量可以确定是否可以接受该半导体。还有其他实施例。应认识到，本发明具有宽得多的适用范围。
根据一个实施例，公开了供用户使用来自辐射源的辐射对半导体样本进行加速软错误测试(ASER)的装置。该装置包括用于支持辐射源的第一部件，其中，第一部件用于支持多种尺寸和形状的辐射源。该装置包括用于支持半导体样本的第二部件，其中，第二部件可以支持多种尺寸和形状的半导体材料。辐射源可以是α粒子源或中子粒子源。半导体样本可以是硅晶片或半导体芯片或成品元件。
该装置还包括耦合到第一部件以及耦合到第二部件的连接组件。连接组件用于将第一部件和第二部件彼此相对地放置在多个位置。根据该实施例，多个位置包括多个测试位置。多个测试位置中的每一个位置都可通过几何因子(GF)来表征，几何因子指示半导体样本所经受的来自辐射源的辐射应力。根据一个实施例，传递辐射应力的应力效率是通过几何因子(GF)、与辐射源关联的粒子通量以及与半导体样本关联的粒子通量来表征的。
多个位置还包括第一装载位置和第二装载位置。根据一个实施例，第一装载位置被配置为将辐射源放置于便于用户装、卸辐射源的位置和方向。第二装载位置被配置为将半导体样本放置于便于用户装、卸半导体样本的位置和方向。
根据一个实施例，连接组件包括臂子组件和柱状子组件。臂子组件通过长度来表征，其中长度是可调的。柱状子组件通过高度来表征，其中高度是可调的。根据一个实施例，辐射源可以通过第一尺度来表征，而半导体样本通过第二尺度来表征，其中，几何因子进一步通过第一尺度、第二尺度以及高度来表征。
根据一个实施例，该装置包括具有第一表面和调节部件的柱状子组件，其中第一表面由第一螺纹来表征。根据该实施例，调节部件包括第二表面，该第二表面由第二螺纹来表征。示范性第一螺纹和第二螺纹是匹配的螺纹，从而对调节部件的调节将导致改变柱状子组件的高度。根据一个实施例，调节部件是带有螺纹的螺杆。
根据一个实施例，柱状子组件可以进一步由第一端和第二端来表征。根据该实施例，装置的臂子组件朝向柱状子组件的第一端而被耦合到柱状子组件。第二部件朝向柱状子组件的第二端而被耦合到柱状子组件。臂子组件适于围绕柱状子组件的纵向轴旋转。
根据一个实施例，第一部件包括由直径来描述的盘状子组件。第一部件可以改变直径。根据实施例，第一部件包括多个夹持部件，用于物理地支持多种尺寸和形状的半导体材料。多个夹持部件可以包括多个弹簧。根据一个实施例，多个夹持部件彼此相隔多种距离，其中，多种距离中的每一种距离都是可调的。
根据一个特定实施例，多个夹持部件被设置为多个夹持对，其中，多个夹持对中的每一与多种夹持距离相关联。每一种夹持距离都限定了多个夹持部件中的每一个之间的间隔距离。多种夹持距离是可调的，以适应辐射源的多种形状和尺寸。根据一个实施例，多种距离中的每一种适于被彼此独立地调节。根据另一个实施例，多种距离中的某些距离适于一起被调节。
根据一个实施例，该装置包括第二部件，该第二部件包括软衬垫或绝缘衬垫。半导体样本可以耦合到被测器件(DUT)板或老化测试板(BIB)，其中，半导体样本可以是硅芯片或半导体晶片或成品元件。根据一个实施例，可以由计算机系统对半导体样本和/或装置进行监视和控制。根据一个实施例，该装置可以包括第一部件，该第一部件进一步包括孔屏蔽组件。该孔屏蔽组件可用于控制允许离开第一部件的来自辐射源的辐射量。也可以由计算机系统监视和控制该孔屏蔽组件。
根据实施例，本发明提供了供用户使用来自辐射源的辐射对半导体样本进行加速软错误测试(ASER)的方法。该方法包括：建立装置并对其进行初始化，提供辐射源以及提供半导体样本。该方法包括对装置进行配置，在该配置中，将辐射源和半导体样本放置在通过GF来表征的位置，以便进行加速软错误测试。该方法包括开始加速软错误测试和结束加速软错误测试。
根据一个实施例，该方法进一步包括对从加速软错误测试中获取的数据进行分析。该方法还包括对装置进行至少另外的配置，在该另外的配置中，将辐射源和半导体样本放置在另外的位置，以便进行测试。该方法进一步包括提供至少另外一个辐射源，并提供另外一种配置，以便用来自另外的辐射源的辐射照射半导体样本。
根据一个实施例，该方法包括：从包括α粒子源和中子粒子源的一组辐射源中选择辐射源。该方法包括：通过手以手动方式和/或通过机械化部件以机械方式对臂子组件的长度、装置的柱状子组件的高度、屏蔽子组件的开口进行调节。该方法包括对孔部件进行调节，以控制允许离开辐射源并照射半导体样本的辐射量。该方法包括提供半导体样本所耦合到的老化测试板(BIB)或被测器件(DUT)板。该方法包括将信号从半导体样本耦合到计算机系统。
本发明具有许多优点。根据一个实施例，本发明改善了加速软错误率测试的可重复性和可信性。所提出的工具和方法可以按不同的受控几何因子(GF)进行ASER测试，以帮助工程师获取ASER故障率和辐射应力之间的更加可信的和可复验的关系。根据一个实施例，在测试过程中GF可以是固定的。根据一个实施例，在测试过程中可以根据精确的且预先确定的方式对GF进行改变。
根据一个实施例，在测试过程中，如通过由附近的冷却风扇所产生的干扰可以将辐射源移动。改进的设计减轻了这种顾虑。根据一个实施例，在改进的设计中，可以对各种辐射源(例如，α粒子源和中子粒子源)以及各种半导体样本(例如，硅晶片或半导体芯片或成品元件)进行测试。此外，利用改进的工具也可以对多种尺寸和形状的辐射源和半导体样本进行测试。对于非常小的和非常大的辐射源和半导体样本，可能需要对设计和操作进行某些特殊的考虑。
根据一个实施例，本发明使得进行ASER测试的操作员能够更好地控制辐射源相对于DUT板的位置和方向。根据一个特定实施例，本发明使得如在JEDEC标准中定义的从管芯表面到α粒子源的距离能够得到控制，有助于更好地特征化半导体器件中的软错误率，这会使质量控制得到改进，以最小化软错误率。
根据另一个实施例，本发明也降低了操作员遭受有害辐射的风险。根据一个实施例，本发明减小了技术人员长时间地握住辐射源的必要性。这不仅提高了测试结果的质量，而且还降低了操作员遭受辐射照射可能性的风险。
附图说明
图1A是包括辐射物支架、可调臂以及可调柱的装置的简图；
图1B是在测试配置中支持有辐射源和半导体样本的装置的简图，其中，与图1A所示的配置相比，臂围绕轴旋转了180度；
图1C是如图1B所示的测试配置的简化的展开图；
图2A是根据本发明一个方面的具有4个夹持部件的辐射物支架的简化的特写图；
图2B是支持有辐射样本的辐射物支架的简图；
图3A是具有可调直径的辐射物支架的简图；
图3B是具有4盘区的辐射物支架的顶视图的简图，可以对4盘区进行调节以改变辐射物支架的直径；
图4A是具有与弹簧耦合的4个夹持部件的辐射物支架的简图，其中，可以调节夹持部件之间的距离，以便于夹持部件支持多种形状和尺寸的辐射源；
图4B是显示了对夹持部件之间的距离的调节如何使得夹持部件支持特定形状和尺寸的辐射源的简图；
图4C是显示了对夹持部件之间的距离的调节如何使得夹持部件支持另一个特定形状和尺寸的辐射源的简图；
图4D是显示了对夹持部件之间的距离的调节如何使得夹持部件支持再一个特定形状和尺寸的辐射源的简图；
图5A是具有4个夹持部件的辐射物支架的简图，其中，可以从外部调节夹持部件之间的距离，以便支持多种形状和尺寸的辐射源；
图5B是辐射物支架的顶视图的简图，其示出了调节螺钉以及夹持部件可以沿其滑动的一对导向装置，通过改变夹持部件之间的距离来支持多种形状和尺寸的辐射源；
图6A是根据本发明一个方面的用于调节臂的长度和柱的高度的多个机械装置的简图；
图6B是类似于如图6A所示的实施例的简图，不同之处在于用于调节臂和柱的部件被耦合到机械化部件；
图7A是到用于监视和控制机械化部件和BIB或DUT板的计算机系统的连接的简图；
图7B是类似于如图7A所示的实施例的简图，不同之处在于连接是无线的；
图8A是具有用于减少从侧面逸出的辐射量的屏蔽部分的辐射物支架的特写的简图；
图8B是如图8A所示的辐射物支架的另一种视角的简图；
图9A是具有屏蔽孔的辐射物支架的特写的简图，屏蔽孔可以打开和关闭，并可被调节为各种直径；
图9B是屏蔽孔处于闭合状态的辐射物支架的等距视图的简图；
图9C是屏蔽孔处于部分开启状态的辐射物支架的等距视图的简图；
图9D是屏蔽孔处于完全开启状态的辐射物支架的等距视图的简图；以及
图10是根据本发明一个方面的方法的简图。
具体实施方式
本发明涉及用于对包括集成电路和半导体器件的半导体样本进行加速软错误率(ASER)测试的系统和方法。具体来说，本发明提供了用于以可信性和可靠性来实现加速软错误率测试的系统和方法。本发明提供了用于提高可以将半导体器件的软错误率模型化的有效性以及增强可以对半导体器件实现的质量控制的系统和方法。本发明还提供了用于进行减少对进行测试的操作员的加速软错误率测试的辐射照射的系统和方法。仅作为实例，本发明可以用来以符合JEDEC标准的方式对BIB或DUT板进行测试。基于软错误的数量可确定是否可以接受半导体。还有其他实施例。应认识到，本发明具有宽得多的适用范围。
图1A是供用户以高精度和可控性对半导体样本(未示出)进行加速软错误测试(ASER)的装置100的简图。可用各种配置来执行加速软错误率测试，有些比较贵，而有些则比其他的更加合算些。TDBI(老化测试中测试)腔被成功地用作进行ASER测试的经济合算的解决方案。根据一个实施例，本发明使用TDBI腔或具有BIB或DUT板的检测器(例如，Mosaid 3490/4205，AdvanTest 5581)。BIB或DUT板可以配备有绝缘接触衬垫和软接触衬垫。根据一个实施例，这种BIB或DUT板将不会使现有的PCB涂层和走线短路或损坏。
根据一个实施例，装置100包括用于支持辐射源(未示出)的辐射物支架110，该辐射物支架110用于支持多种尺寸和形状的辐射源。装置100还包括诸如BIB或DUT板的半导体样本支架140，用于支持半导体样本(未示出)，该半导体样本支架140可以用于支持多种尺寸和形状的半导体材料。
装置100进一步包括将辐射物支架110和半导体样本支架140相耦合的连接组件120和130。根据一个实施例，连接臂120和连接柱130用于在多个位置相对于半导体样本支架140放置辐射物支架110。一个这样的位置包括被配置为将辐射源放置在便于用户装、卸该辐射源的位置和方向的装载位置。另一个这样的位置包括被配置为将半导体样本放置在便于用户装、卸该半导体样本的位置和方向的装载位置。根据该实施例，多个位置还包括用于进行测试的多个测试配置。在示范性测试配置中，装置100将半导体样本暴露于来自辐射源的准确且受控剂量的辐射中。
根据该实施例，装置100使得半导体样本所经受的来自辐射源的辐射应力能够被精细地控制。装置100使得工程师能够获取可信的且可复验的测试结果。这还使得工程师能够在实际工作中使用ASER测试结果来预测半导体器件的性能。
图1B是测试状态下的装置100的简图。根据一个实施例，连接臂120具有适于沿x方向调节的长度，而连接柱130具有适于沿y轴方向调节的高度。例如，连接柱130的高度小于30mm。此外，连接臂120还适于围绕轴171(即，连接柱130的纵向轴)旋转，使得连同对连接臂120长度的调节，辐射源150的中心和半导体样本160的中心可以沿轴172成一直线。调节连接柱130的高度，以改变辐射源150和半导体样本160之间的距离d。
图1C是图1B中所示的测试配置中辐射源150和半导体样本160的特写的简图。根据该实施例，辐射源150通过尺度D来表征，而半导体样本160通过尺度L来表征。在一种测试配置中，辐射源150和半导体样本160可以彼此平行地放置，且彼此相隔距离d。
根据一个实施例，可以辐射源150和半导体样本160之间的距离d进行精细地改变，以控制称为“几何因子(GF)”的ASER测试参数。可以使用几何因子来描述半导体样本经受来自辐射源的辐射的应力效率。根据该实施例，几何因子(GF)可以通过D、L、d和θ来描述，其中，θ是从辐射源150的中心到半导体样本160的边缘形成的角度。对GF的精细改变将导致半导体测试样本所经受的辐射(即，辐射应力)的受控改变。
根据一个实施例，半导体样本对于软错误率的健壮性通常可以通过ASER FIT级别来表征。示范性FIT级别可以由等式1来表示。
在该实施例中，FB是故障位计数，T是测试时间，AC是测量源加速因子的参数。示范性源加速因子AC可以由等式2来表示。
在该实施例中，Na是源粒子通量的量度，Np是合成粒子通量(与由半导体样本的封装发出的辐射相关)的量度，GF是测试配置的几何因子。JEDEC标准是半导体行业公知的标准。根据JEDEC标准，给出可信及合理结果的ASER测试的GF应该在.2和1.0之间。根据一个实施例，示范性源粒子源的强度为.1μCi到5μCi，通量率在1.36·106alpha/cm2到6.78·107alpha/cm2之间，而示范性半导体样本的通量率大约为.001alpha/cm2。
根据一个实施例，可以通过等式3来计算GF。
根据一个实施例，L是半导体样本(例如，BIB或DUT板中的芯片)的尺度，D是辐射源(例如，α粒子源或中子粒子源)的尺度，而θ是从辐射源的中心到半导体样本边缘形成的角度。为了说明以上参数，请参阅图1B和1C。根据一个实施例，圆形的或近似圆形的辐射源或半导体样本的尺度是辐射源或半导体样本的半径。根据实施例，矩形或近似矩形的宽度为x、高度为y的辐射源或半导体样本的尺度可以通过加权宽度x和高度y来计算。根据一个实施例，加权可以通过例如 的公式来计算。
根据一个优选实施例，测试配置包括宽度和高度分别为.6cm和.7cm的矩形半导体样本，产生的有效尺度为.46cm，以及包括半径为1.25cm的特定的圆形α粒子源。在辐射源和半导体样本间隔为1cm的距离，给定样本尺度为.46cm、辐射源尺度为1.25cm的情况下，GF可以根据等式3来计算：
其中，θ＝24.7度，这是根据θ＝tan-1(L/R)＝tan-1(.46/1)＝24.7度计算出来的。
根据一个优选实施例，装置的GF大致处于.1到1的范围，因为辐射源和半导体样本之间的距离在10mm到大约1mm之间变化。根据一个实施例，半导体样本和辐射源之间的距离d为16.7mm的测试配置给出的GF为0.2，而半导体样本和辐射源之间的距离d为1.0mm的测试配置给出的GF为1.0。
图2A是半导体样本支架200的简图，其具有沿半导体样本支架200的边界放置的多个夹持部件210。根据一个实施例，半导体样本支架200形成为近似圆形，围绕圆周有四个等间隔分开的夹持部件。这种多个夹持部件210适合于支持多种形状和尺寸的半导体样本205。根据一个实施例，可以对各夹持部件进行变形，以及对其形状和/或位置进行小的调整。可以对各夹持部件进行变形以及对位置进行小的调整的能力使得多个夹持部件能支持多种形状和尺寸的半导体样本。
图2B是支持了示范性半导体样本205的半导体样本支架200的简图。根据一个特定实施例，每一个夹持部件都可以与弹簧系统结合在一起。根据另一个实施例，多个夹持部件210中的每一个也可以与软衬垫和/或绝缘衬垫系统结合在一起。根据一个实施例，部分地由于与夹持部件结合在一起弹簧系统的弹性，多个夹持部件210适于支持形状和尺寸在一定范围内变化的半导体样本205。
图3A是具有多个夹持部件310的半导体样本支架300的简图。根据一个实施例，半导体样本支架300有四个沿圆周等间隔分开的夹持部件。根据该实施例，半导体样本支架300的形状可以是近似圆形的。
图3B是从顶部观察的半导体样本支架300的简图。根据该实施例，半导体样本支架300包含多个可调部分320。可以对多个可调部分320进行调整，以改变多个可调部分320的配置。根据一个实施例，多个夹持部件310的配置的变化使得多个夹持部件310适合于支持多种形状和尺寸的半导体样本(未示出)。
图4A是半导体样本支架400的简图，其具有沿半导体样本支架400的边界放置的多个基于弹簧的夹持部件410。根据一个实施例，半导体样本支架400有四个沿半导体样本支架400的圆周等间隔分开的基于弹簧的夹持部件。这四个基于弹簧的夹持部件被组织成两对夹持部件，所显示的每一对通过虚线连接。
根据一个实施例，第一对夹持部件彼此间隔距离d1，第二对夹持部件彼此相隔距离d2。距离d1和d2是可调的。根据一个实施例，可以彼此独立地调节距离d1和d2。根据另一个实施例，距离d1和d2彼此依赖并一起被调节。
图4B是支持了示范性半导体样本405的半导体样本支架400的简图。通过上文所描述的对d1和d2的调节，半导体样本支架400适合于支持多种形状和尺寸的半导体样本405。
图4C是支持了直径小于如图4B所示的示范性半导体样本405的直径的示范性半导体样本415的半导体样本支架400的简图。根据该实施例，对多个弹簧410的位置进行了调节，以适合直径较小的半导体样本415。
图4D是支持了形状为矩形的示范性半导体样本425的半导体样本支架400的简图。根据该实施例，对多个弹簧410的位置进行了调节，使得d1和d2彼此显著地不同。根据该实施例，多个夹持部件可以用于支持各种形状和尺寸的半导体样本，包括矩形的半导体样本。
图5A是具有多个夹持部件510的半导体样本支架500的简图。根据一个实施例，半导体样本支架500有四个沿半导体样本支架500的圆周被间隔开的夹持部件。可以对多个夹持部件510进行调节，使得可以改变距离d1和d2。
图5B是从顶部观察的半导体样本支架500的简图。根据该实施例，半导体样本支架500包含一对螺钉560，用于沿一组导向装置540和550调节距离d1和d2，多个夹持部件可以沿导向装置540和550滑动。根据该实施例，这对螺钉可使距离d1和d2被彼此独立地被改变。根据一个实施例，半导体样本支架500只包含一个螺钉，从而距离d1和d2彼此相关，并可以通过对该一个螺钉的调节一起改变。
图6A是供用户对半导体样本(未示出)进行加速软错误测试(ASER)的装置600的简图。根据一个实施例，装置600包括可调臂601，用于沿x方向相对于半导体样本支架604移动辐射源支架603。装置600包括可调柱602，用于沿y方向相对于半导体样本支架604移动辐射源支架603。
根据该实施例，可调臂601包括螺纹表面部分620和具有互补的螺纹表面610的螺杆部件640。当调节螺杆部件640时，可以沿x方向调节臂601的长度。类似地，根据一个实施例，可调柱602包括螺纹表面部分650和具有互补的螺纹表面660的螺杆部件670。当调节螺杆部件670时，可以沿y方向调节柱602的高度。例如，可调柱602的高度小于30mm。
图6B是供用户对半导体样本(未示出)进行加速软错误测试(ASER)的装置605的简图。根据一个实施例，与图6A中所示的装置600不同，装置605包括用于沿x方向移动辐射源支架603的机械化可调臂606，以及用于沿y方向移动辐射源支架603机械化可调柱607。
根据该实施例，可调臂606包括螺纹表面部分625和具有互补的螺纹表面615的机械化部件645。当启动机械化部件645时，可以沿x方向调节臂606的长度。类似地，根据一个实施例，可调柱607包括螺纹表面部分655和具有互补的螺纹表面665的机械化部件675。当启动机械化部件675时，可以沿y方向调节柱607的高度。例如，可调柱607的高度小于30mm。
图7A是供用户对半导体样本705进行加速软错误测试(ASER)的装置700的简图。根据一个实施例，装置700包括：用于支持辐射源715的辐射物支架710，用于支持诸如耦合到半导体样本705的BIB板或DUT板的测试装置725的半导体样本支架720。根据该实施例，测试装置725可以耦合到计算机系统730。示范性计算机系统730用于读取当半导体样本705经受来自辐射源715的辐射应力时生成的故障位计数信号。根据一个实施例，计算机系统730也可以用来控制用于调节辐射样本715相对于半导体样本705的位置的机械化部件735和740，并因此可以控制由辐射样本715对半导体样本705施加的辐射应力。
图7B是供用户对半导体样本755进行加速软错误测试(ASER)的装置750的简图。图7B和图7A所示的实施例之间的主要差别是：在图7B的实施例中使用了无线通信部件。根据一个实施例，测试装置760配备有无线通信部件，用于向计算机系统765传送故障位计数信号。根据一个实施例，计算机系统765包括用于与测试装置760进行通信的无线部件。根据该实施例，用于调节辐射源780相对于半导体样本755的位置的机械化部件770和775用于与诸如计算机系统765的通信设备进行无线通信。根据该实施例，半导体样本755所耦合到的BIB板或DUT板756也可以与诸如计算机系统765的通信设备进行无线通信。
图8A和图8B是辐射源支架800的简图，辐射源支架800用于提供屏蔽，以减少操作员被照射的来自于辐射源810的辐射量。根据一个实施例，辐射源支架800包括用于支持辐射源810的夹持子组件801、基部802，以及屏蔽部分803。示范性辐射源810可以是α粒子源或中子粒子源。根据一个实施例，基部802和屏蔽部分803优选地屏蔽辐射，使得从辐射源810发出的大部分辐射被引导通过开口820，而不会从辐射源支架800的顶部或侧面泄露。
图9A到图9D是辐射源支架900的简图，该辐射源支架900具有孔屏蔽部件920，用于控制何时以及多少辐射被允许从辐射源支架900中发出。根据一个实施例，辐射源支架900包括用于支持辐射源910的夹持子组件901、基部902、侧屏蔽部分903以及孔屏蔽部件920。示范性辐射源910可以是α粒子源或中子粒子源。根据一个实施例，孔屏蔽部件920适于从闭合状态变为开启状态。
图9B示出了根据一个实施例的处于闭合状态921的孔屏蔽部件920。在状态921，即使从孔屏蔽部件920释放了由辐射源910发出的辐射，其量也很少。
图9C示出了根据一个实施例的处于半开启状态922的孔屏蔽部件920。在状态922，由辐射源910发出的一些辐射从孔屏蔽部件920释放出来。释放的准确辐射量取决于孔屏蔽部件920在状态922下的开口尺寸。
图9D示出了根据一个实施例的处于完全开启状态923的孔屏蔽部件920。在状态923，从孔屏蔽部件920释放的由辐射源910发出的辐射的量最大。释放的准确辐射量取决于孔屏蔽部件920在状态923下的开口尺寸。
图10示出了根据本发明一个实施例的用于进行ASER测试的方法的简图。根据一个实施例，该方法包括：建立用于进行测试的、适当屏蔽的装置。该方法包括：在正确屏蔽的装置中装载辐射源和半导体样本。该方法包括：调节该装置的配置，以便于按适当的、用于测试的几何因子将辐射源和半导体样本相对于彼此地放置。该方法包括：开始测试。该方法包括：结束测试并分析通过测试而收集到的数据，以确定ASER FIT级别。
在测试过程中，也可以利用另外一系列GF来对辐射源和半导体样本的放置进行另外一系列调节。另外的调节也可以包括对如图9A-9D所示的屏蔽部件的调节。测试也可以包括重新装载辐射源。例如，测试可以包括在第一时间段内按第一GF使用α粒子源，以及在第二时间段内按第二GF使用中子粒子源。
通过各种示例和实施例对以上发明进行了公开。应该理解，这里所描述的示例和实施例只是为了说明性目的。根据以上描述的各种修改或变化可以向本领域的技术人员建议。例如，示范性装置也可以包括一个以上的辐射物支架。根据一个实施例，可以提供多个辐射物支架。根据特定实施例，每个辐射物支架都适于支持不同辐射类型和/或辐射强度的辐射源。
作为另一个示例，ASER测试可以被设计为，在定义用于进行测试的GF时，对辐射源的一个以上的位置进行调节。一般而言，根据一个实施例，可以采用这样的装置：在对目标GF进行调整时移动辐射源、移动半导体样本、或移动半导体样本和辐射源两者。也可以采用这种装置：对诸如图9A-9D种的屏蔽部件进行调节，以定义目标GF。还存在其他变化，这些各种修改或变化都被视为在本申请的精神和范围以及所附的权利要求书的保护范围内。
Claims (49)
1.一种供用户使用来自辐射源的辐射对半导体样本进行加速软错误测试(ASER)的装置，该装置包括：
用于支持辐射源的第一部件，该第一部件用于支持多种尺寸和形状的辐射源；
用于支持半导体样本的第二部件，该第二部件用于支持多种尺寸和形状的半导体材料；以及
耦合到所述第一部件和耦合到所述第二部件的连接组件，该连接组件用于将第一部件和第二部件彼此相对地放置在多个位置，所述多个位置包括多个测试位置、第一装载位置和第二装载位置，所述多个测试位置中的每个测试位置由用于使半导体样本经受辐射应力的几何因子(GF)来表征，所述几何因子描述施加于所述半导体样本的辐射应力的应力效率，所述第一装载位置被配置为将辐射源放置在便于用户装、卸辐射源的位置和方向，所述第二装载位置被配置为将半导体样本放置在便于用户装、卸所述半导体样本的位置和方向。
2.根据权利要求1所述的装置，其中所述应力效率是通过几何因子(GF)来表征的。
3.根据权利要求1所述的装置，其中所述应力效率是通过与辐射源关联的粒子通量来表征的。
4.根据权利要求1所述的装置，其中所述应力效率是通过与半导体样本关联的粒子通量来表征的。
5.根据权利要求1所述的装置，其中所述连接组件包括臂子组件，该臂子组件的长度是可调的。
6.根据权利要求5所述的装置，其中所述连接组件进一步包括柱状子组件，所述柱状子组件的高度是可调的。
7.根据权利要求6所述的装置，其中所述辐射源通过第一尺度来表征，所述半导体样本通过第二尺度来表征，其中所述几何因子通过第一尺度、第二尺度和高度来进一步表征。
8.根据权利要求7所述的装置，其中所述辐射源为圆形或近似圆形，所述半导体样本为圆形或近似圆形，所述第一尺度与辐射源的直径关联，所述第二尺度与半导体样本的直径关联。
9.根据权利要求6所述的装置，其中所述高度大于0mm。
10.根据权利要求6所述的装置，其中所述高度小于30mm。
11.根据权利要求6所述的装置，其中所述柱状子组件包括第一表面和调节部件，第一表面由第一螺纹来表征，调节部件包括第二表面，该第二表面由第二螺纹来表征，所述第一螺纹和所述第二螺纹是互补的螺纹，从而对调节部件的调节将导致柱状子组件高度的改变。
12.根据权利要求6所述的装置，其中所述柱状子组件由第一端和第二端来表征，其中所述臂子组件朝向柱状子组件的第一端而被耦合到柱状子组件，其中所述第二部件朝向柱状子组件的第二端而被耦合到柱状子组件。
13.根据权利要求12所述的装置，其中所述柱状子组件由纵向轴来表征，其中所述臂子组件适于围绕所述纵向轴旋转。
14.根据权利要求1所述的装置，其中所述第一部件包括由直径来表征的盘状子组件。
15.根据权利要求14所述的装置，其中所述第一部件的直径可变。
16.根据权利要求1所述的装置，其中所述第一部件包括用于物理地支持半导体材料的多个夹持部件。
17.根据权利要求16所述的装置，其中所述多个夹持部件包括多个弹簧。
18.根据权利要求16所述的装置，其中所述多个夹持部件彼此相隔多种距离，其中所述多种距离中的至少一种是可调的。
19.根据权利要求18所述的装置，其中对所述多种距离中的至少一种可以独立于所述多种距离中的另一种来调节。
20.根据权利要求16所述的装置，其中所述多个夹持部件被配置为多个夹持对，多个夹持对与多种夹持距离关联，所述多个夹持对中的每个夹持对与所述多个夹持对中的其他夹持对相隔一个夹持距离，多种夹持距离中包括该夹持距离，其中所述多种夹持距离是可调的，以适应多种形状和尺寸的辐射源。
21.根据权利要求16所述的装置，所述第一部件包括周界部分，其中所述多个夹持部件沿所述周界部分彼此大致等距离地间隔开。
22.根据权利要求21所述的装置，其中所述多个夹持部件包括四个夹持部件。
23.根据权利要求1所述的装置，其中所述半导体样本是由盘状表征的。
24.根据权利要求1所述的装置，其中所述第一部件包括屏蔽部件。
25.根据权利要求1所述的装置，其中所述第一部件包括软衬垫。
26.根据权利要求1所述的装置，其中所述第一部件包括绝缘衬垫。
27.根据权利要求1所述的装置，其中所述第二部件包括软衬垫。
28.根据权利要求1所述的装置，其中所述第二部件包括绝缘衬垫。
29.根据权利要求1所述的装置，其中所述半导体样本被耦合到被测器件(DUT)板。
30.根据权利要求1所述的装置，其中所述半导体样本被耦合到老化测试(BIB)板。
31.根据权利要求1所述的装置，其中所述半导体样本是半导体芯片。
32.根据权利要求1所述的装置，其中所述半导体样本是半导体晶片或成品元件。
33.根据权利要求1所述的装置，其中所述半导体样本被耦合到计算机控制和监视系统。
34.根据权利要求1所述的装置，其中所述装置被耦合到计算机控制和监视系统。
35.根据权利要求1所述的装置，其中所述辐射源是α粒子源。
36.根据权利要求1所述的装置，其中所述辐射源是中子粒子源。
37.根据权利要求1所述的装置，其中所述第一部件进一步包括孔屏蔽组件，其中所述孔屏蔽组件用于控制允许离开所述第一部件的、来自所述辐射源的辐射量。
38.根据权利要求37所述的装置，其中所述孔屏蔽组件被耦合到计算机控制和监视系统。
39.一种供用户使用来自辐射源的辐射对半导体样本进行加速软错误测试(ASER)的方法，所述方法包括：
建立并初始化装置；
提供辐射源；
提供半导体样本；
对所述装置进行配置，在所述配置中，将辐射源和半导体样本放置在通过几何因子来表征的位置，以便进行加速软错误测试；
开始加速软错误测试；以及
结束加速软错误测试。
40.根据权利要求39所述的方法，进一步包括分析从加速软错误测试中获取的数据。
41.根据权利要求39所述的方法，进一步包括对所述装置进行至少另外一种配置，在所述至少另外一种配置中，将辐射源和半导体样本放置在由另外的几何因子表征的另外的位置。
42.根据权利要求39所述的方法，进一步包括：
提供至少第二辐射源；以及
对所述装置进行至少另外一种配置，在所述至少另外一种配置中，将所述至少第二辐射源和半导体样本放置在涉及所述第二辐射源和半导体样本的另外一个位置。
43.根据权利要求39所述的方法，其中所述提供辐射源的过程包括从包括α粒子源和中子粒子源的一组辐射源中选择辐射源。
44.根据权利要求39所述的方法，其中，所述装置包括臂子组件和柱状子组件，对所述装置进行配置的过程包括调节所述装置的臂子组件和柱状子组件。
45.根据权利要求39所述的方法，其中，所述装置包括臂子组件和柱状子组件，对所述装置进行配置的过程包括手动地调节所述臂子组件和所述柱状子组件。
46.根据权利要求39所述的方法，其中，所述装置包括臂子组件和柱状子组件，对所述装置进行配置的过程包括通过机械化部件调节所述臂子组件和所述柱状子组件。
47.根据权利要求39所述的方法，其中，所述装置包括臂子组件和柱状子组件，对所述装置进行配置的过程包括通过计算机系统调节所述臂子组件和所述柱状子组件。
48.根据权利要求39所述的方法，进一步，所述装置包括孔屏蔽部件，对孔屏蔽部件进行调节，以控制允许离开辐射源并照射半导体样本的辐射量。
49.根据权利要求39所述的方法，进一步包括提供耦合半导体样本的老化测试(BIB)板或被测器件(DUT)板。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2008100402926A CN101620254B (zh) | 2008-07-03 | 2008-07-03 | 用于进行加速软错误率测试的系统和方法 |
| US12/197,952 US8106664B2 (en) | 2008-07-03 | 2008-08-25 | System and method for conducting accelerated soft error rate testing |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2008100402926A CN101620254B (zh) | 2008-07-03 | 2008-07-03 | 用于进行加速软错误率测试的系统和方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101620254A CN101620254A (zh) | 2010-01-06 |
| CN101620254B true CN101620254B (zh) | 2011-12-07 |
Family
ID=41463880
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2008100402926A Active CN101620254B (zh) | 2008-07-03 | 2008-07-03 | 用于进行加速软错误率测试的系统和方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8106664B2 (zh) |
| CN (1) | CN101620254B (zh) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8145959B2 (en) * | 2009-10-23 | 2012-03-27 | Avago Technologies Enterprise IP (Singapore) Pte. Ltd. | Systems and methods for measuring soft errors and soft error rates in an application specific integrated circuit |
| US9291660B2 (en) * | 2013-01-22 | 2016-03-22 | Globalfoundries Inc. | Method and apparatus for measuring alpha particle induced soft errors in semiconductor devices |
| CN104076225B (zh) * | 2014-07-12 | 2017-09-01 | 东莞市瑾耀精密设备有限公司 | 一种片状元器件短时过载的测试方法和测试机 |
| KR102340973B1 (ko) * | 2015-09-18 | 2021-12-17 | 삼성전자주식회사 | 반도체 테스트 장치 및 방법과 데이터 분석 장치 |
| JP6863460B2 (ja) * | 2017-06-05 | 2021-04-21 | 富士通株式会社 | ソフトエラー検査方法、ソフトエラー検査装置及びソフトエラー検査システム |
| US10578669B2 (en) | 2017-07-10 | 2020-03-03 | Deny Hanan | Portable device for soft errors testing |
| JP6870740B2 (ja) * | 2017-08-22 | 2021-05-12 | 富士通株式会社 | ソフトエラー検査方法、ソフトエラー検査装置及びソフトエラー検査システム |
| CN109696590B (zh) * | 2018-11-14 | 2020-12-29 | 中国电子产品可靠性与环境试验研究所（（工业和信息化部电子第五研究所）（中国赛宝实验室）） | 一种电子器件软错误率评估方法及装置 |
| CN110514926A (zh) * | 2019-08-16 | 2019-11-29 | 中国电子产品可靠性与环境试验研究所（（工业和信息化部电子第五研究所）（中国赛宝实验室）） | 移动终端中子辐照效应测试系统和方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1480841A (zh) * | 2002-08-07 | 2004-03-10 | 国际商业机器公司 | 用于减轻辐射所引起软错误的影响的方法和系统 |
| CN1574632A (zh) * | 2003-05-21 | 2005-02-02 | 阿尔特拉公司 | 用于减少软错误率的具有稳定配置单元的可编程逻辑装置 |
| CN101065730A (zh) * | 2004-06-24 | 2007-10-31 | 英特尔公司 | 辐射检测装置及方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5850145A (en) * | 1996-09-09 | 1998-12-15 | Hewlett-Packard Co. | Apparatus and method for soft error comparison testing |
| US6504378B1 (en) * | 1999-11-24 | 2003-01-07 | Micron Technology, Inc. | Apparatus for evaluating contact pin integrity of electronic components having multiple contact pins |
| US6914447B2 (en) * | 2003-04-23 | 2005-07-05 | Texas Instruments Incorporated | High activity, spatially distributed radiation source for accurately simulating semiconductor device radiation environments |
| JP4498967B2 (ja) * | 2005-04-01 | 2010-07-07 | 株式会社日本自動車部品総合研究所 | スイッチング装置 |
-
2008
- 2008-07-03 CN CN2008100402926A patent/CN101620254B/zh active Active
- 2008-08-25 US US12/197,952 patent/US8106664B2/en active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1480841A (zh) * | 2002-08-07 | 2004-03-10 | 国际商业机器公司 | 用于减轻辐射所引起软错误的影响的方法和系统 |
| CN1574632A (zh) * | 2003-05-21 | 2005-02-02 | 阿尔特拉公司 | 用于减少软错误率的具有稳定配置单元的可编程逻辑装置 |
| CN101065730A (zh) * | 2004-06-24 | 2007-10-31 | 英特尔公司 | 辐射检测装置及方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US8106664B2 (en) | 2012-01-31 |
| US20100001738A1 (en) | 2010-01-07 |
| CN101620254A (zh) | 2010-01-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101620254B (zh) | 用于进行加速软错误率测试的系统和方法 | |
| US7652467B2 (en) | Carrier tray for use with prober | |
| US3766470A (en) | Apparatus for testing the integrity of a thru-hole plating in circuit board workpieces or the like by measuring the effective thickness thereof | |
| TWI402932B (zh) | 具有多軸載台之半導體元件測試裝置 | |
| US5789682A (en) | Circuit board assembly torsion tester and method | |
| CN110231501A (zh) | 一种探针卡、包括探针卡的测试设备、测试方法 | |
| US6970006B2 (en) | Apparatus for the automated testing, calibration and characterization of test adapters | |
| US9291660B2 (en) | Method and apparatus for measuring alpha particle induced soft errors in semiconductor devices | |
| EP0483983A2 (en) | Method and apparatus for the detection of leakage current | |
| US7187164B2 (en) | Apparatus for calibrating a probe station | |
| CN114252667A (zh) | 一种用于功率器件高温高压测试的探针卡 | |
| CN105575836B (zh) | 测试装置 | |
| CN104167373A (zh) | 半导体检查方法以及半导体检查装置 | |
| CN105974294A (zh) | 一种半导体器件γ射线辐射响应的实时在线测试系统 | |
| CN207866918U (zh) | 一种元器件测试装置 | |
| JP2010160074A (ja) | 落下試験装置及びその使用方法 | |
| US6590404B2 (en) | Force and centrality measuring tool | |
| US20070152684A1 (en) | Apparatus and method for analyzing photo-emission | |
| KR20110128091A (ko) | 프로브 본딩장치 및 본딩방법 | |
| KR20020025786A (ko) | 반도체 시험장치용 캘리브레이션 장치, 캘리브레이션 방법및 반도체시험장치 | |
| US6956390B1 (en) | Method and apparatus for verifying temperature during integrated circuit thermal testing | |
| EP3671246B1 (de) | Vorrichtung und verfahren zur prüfung und kalibrierung eines bauteils | |
| JP3662179B2 (ja) | ウェーハプロービング装置 | |
| TW201443454A (zh) | 晶片測試機 | |
| CN219045996U (zh) | 一种ic芯片温度测量夹具 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |