CN115113009A - 一种通用的激光背辐照试验样品制备方法 - Google Patents
一种通用的激光背辐照试验样品制备方法 Download PDFInfo
- Publication number
- CN115113009A CN115113009A CN202210601758.5A CN202210601758A CN115113009A CN 115113009 A CN115113009 A CN 115113009A CN 202210601758 A CN202210601758 A CN 202210601758A CN 115113009 A CN115113009 A CN 115113009A
- Authority
- CN
- China
- Prior art keywords
- chip
- tested
- universal
- tube shell
- sensitive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2644—Adaptations of individual semiconductor devices to facilitate the testing thereof
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/265—Contactless testing
- G01R31/2656—Contactless testing using non-ionising electromagnetic radiation, e.g. optical radiation
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2898—Sample preparation, e.g. removing encapsulation, etching
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Health & Medical Sciences (AREA)
- Electromagnetism (AREA)
- Toxicology (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
本发明公开了一种通用的激光背辐照试验样品制备方法,首先根据待测芯片管脚数目选取通用管壳;再根据待测芯片尺寸和敏感区分布决定管壳开孔方案,并根据开孔方案对通用管壳进行开孔;然后将裸芯键合到选取的已开孔的通用管壳里,使待测芯片的全部敏感区域裸漏;最后对待测芯片的全部敏感区域进行激光扫描试验。本发明简化了样品制备的方法,解决了激光不能穿透金属层对器件开展激光单粒子试验研究的问题,为集成电路开展激光背辐照试验提供支撑和指导。
Description
技术领域
本发明一种通用的激光背辐照试验样品制备方法,可用于半导体器件的抗空间单粒子效应能力研究和分析,属于半导体器件技术领域。
背景技术
航天器在空间中遭受宇宙射线和地球辐射带粒子,以及大气中子等辐射,会产生总剂量效应和单粒子效应。伴随着半导体工艺特征尺寸的降低,器件的单粒子效应越来越显著。开展航天电子器件单粒子效应的研究和分析,对于延长卫星寿命和提高集成电路可靠性具有重要意义。
为了保障航天器的安全可靠飞行,需要对航天电子器件进行地面模拟单粒子效应来评估单粒子效应性能。地面模拟单粒子效应主要依靠重离子加速器试验,但重离子加速器试验成本较高,且不能分析器件内部结构,并且国内能够用于单粒子效应地面模拟试验的加速器极其有限,难于满足单粒子效应研究工作的需要。近年来脉冲激光作为重离子模拟单粒子效应的一种有效的补充手段越来越受到人们重视。激光模拟单粒子实验是一种操作简单、便捷、效率高的试验手段,且激光试验具有对被测试器件无损伤可重复进行,安全无辐射,分辨率高等特性,因而脉冲激光模拟手段在抗辐射加固电路的单粒子效应敏感度测试、加固器件的批量筛选以及加固电路的验证等方面展现了其特有的优势。
随着器件特征尺寸越来越小,芯片的金属层数越来越多,由于金属层的反射,脉冲激光聚焦到芯片表面后难以穿透金属层到达器件的有源区,无法有效开展激光单粒子效应。背辐照试验可以用来解决这一问题,将脉冲激光聚焦到芯片背面的衬底上,激光穿透器件衬底到达有源区,由于衬底的吸收光在传播时会损失一定的能量,因此脉冲激光在半导体中的穿透深度要大于衬底的厚度,1064nm的光在硅中吸收系数小,穿透深度可达1000um远大于衬底的厚度,适合于背辐照试验。正常封装的芯片不满足激光背辐照要求,因此需要对激光试验的集成电路进行者背部去封装或特殊制样。对已经封装好的器件进行背部去封装一般采取弱酸腐蚀、减薄和抛光等物理去除的方式,弱酸腐蚀可能会损坏芯片结构和导致键合丝脱落,物理去除会存在芯片表面平整度不足的问题,均会影响激光背辐照试验的准确性。目前有专利提出直接将裸芯键合到激光试验PCB板上,此种方法会受PCB板上焊盘的大小、排布密度和键合丝长度的限制,只适用于芯片管脚数目较少的器件,对于芯片管脚数目较多的器件,无法将全部管脚键合到PCB板的焊盘上,因此需要寻找一种更加具有普适性的样品制备方法。
发明内容
本发明的目的在于克服上述缺陷,提供一种通用的激光背辐照试验样品制备方法,首先根据待测芯片管脚数目选取通用管壳;再根据待测芯片尺寸和敏感区分布决定管壳开孔方案,并根据开孔方案对通用管壳进行开孔;然后将裸芯键合到选取的已开孔的通用管壳里,使待测芯片的全部敏感区域裸漏;最后对待测芯片的全部敏感区域进行激光扫描试验。本发明简化了样品制备的方法,解决了激光不能穿透金属层对器件开展激光单粒子试验研究的问题,为集成电路开展激光背辐照试验提供支撑和指导。
为实现上述发明目的,本发明提供如下技术方案:
一种通用的激光背辐照试验样品制备方法,包括:
S1根据待测芯片的管脚数目确定通用管壳的类型及管壳引脚数目;
S2根据待测芯片的尺寸和敏感区域分布确定开孔方案,所述开孔方案包括通用管壳的数量n,以及单个通用管壳中开孔的尺寸和位置;
S3按照开孔方案对n个通用管壳设置开孔;
S4将n个待测芯片分别键合到已开孔的n个通用管壳中,通过n个通用管壳所设开孔的组合使待测芯片的全部敏感区域裸漏;
S5对待测芯片的全部敏感区域进行激光扫描试验。
进一步的,所述步骤S2中,通用管壳的数量n的确定方法为:
当待测芯片的尺寸≤4mm*4mm,则n≥2;
当待测芯片的尺寸>4mm*4mm且通过待测芯片版图已知敏感区域分布规则,则n=1;
当待测芯片的尺寸>4mm*4mm且通过待测芯片版图已知敏感区域分布不规则,则n=1或n≥2;
当敏感区域分布未知时,将敏感区域分布默认为待测芯片整体区域,n≥2。
进一步的,所述步骤S1中,根据待测芯片的管脚数目确定通用管壳类的类型的方法为:
当待测芯片的管脚数目≤128,确定通用管壳为带热沉的QFP通用管壳;
当待测芯片的管脚数目>128,确定通用管壳为带热沉的PGA通用管壳或带热沉的BGA通用管壳。
进一步的,所述步骤S1中:
当待测芯片的管脚数目≤72,确定通用管壳为带热沉的QFP72通用管壳;
当72<待测芯片的管脚数目≤128,确定通用管壳为带热沉的QFP128通用管壳;
当128<待测芯片管脚数目≤462,确定通用管壳为带热沉的PGA462通用管壳;
当待测芯片管脚数目>462,选取带热沉的BGA通用管壳。
进一步的,所述步骤S2中,单个通用管壳中开孔的尺寸和位置的确定方法为:
将待测芯片划分为n个开孔区和n个粘片区;所述开孔区至少包含部分敏感区域,所述粘片区设于待测芯片边缘,粘片区在垂直于待测芯片边长方向的尺寸≥0.7mm;所述n个开孔区组合后覆盖全部敏感区域;
n个通用管壳所设开孔的尺寸分别与n个开孔区的尺寸相等,开孔的位置根据开孔区的位置确定;
所述步骤S4中,还包括将待测芯片的粘片区与通用管壳未开孔区域粘合。
进一步的,所述全部敏感区域根据测试需求确定为存储区,寄存器区,组合逻辑区域,模拟区或IO区。具体的说,敏感区域的尺寸与具体电路设计相关,不同的电路其敏感区域尺寸(版图面积)不一样。所述部分敏感区域须包括想要研究的敏感区域(如存储区、寄存器区、组合逻辑区域、模拟区、IO区等),比如存储器类器件,对于存储阵列部分,因其是由相同的存储单元重复排列组成,不需要将全部存储阵列裸露,只需要裸露部分存储阵列区域即可。裸露部分的存储阵列的抗单粒子性能就能代表整个存储阵列的单粒子敏感性能。
进一步的,所述步骤S3中所设开孔为尺寸≥2000um*2000um的矩形孔;
所述待测芯片为裸芯。
进一步的,如果通过待测芯片版图已知敏感区域的分布,则n个开孔区组合后的区域与待测芯片的全部敏感区域相同;
如果待测芯片版图未知,则n个开孔区组合后的区域与待测芯片整体区域相同。
进一步的,步骤S5还包括:
对待测芯片的全部敏感区域进行激光扫描试验前,测试待测芯片功能是否正常;若待测芯片功能正常则继续执行后续步骤,若待测芯片功能不正常则重新返回步骤S2。
进一步的,当待测芯片的尺寸>4mm*4mm且通过待测芯片版图已知敏感区域分布不规则时:
步骤S2中,优先设置通用管壳的数量n=1,通用管壳中开孔为与敏感区域对应的不规则形状;步骤S5中,对待测芯片的全部敏感区域进行激光扫描试验前,测试待测芯片功能是否正常,若待测芯片功能不正常则重新返回步骤S2,将通用管壳的数量n增大为≥2,使单个通用管壳中开孔至少包含部分敏感区域,多个通用管壳中的开孔组合后覆盖待测芯片的全部敏感区域。
本发明与现有技术相比具有如下有益效果:
(1)本发明创新性的一种通用的激光背辐照试验样品制备方法,克服了传统的激光背辐照样品制备过程中潜在的损坏芯片结构、键合丝脱落等风险,减小了芯片损伤,保证了芯片功能;
(2)本发明适用于各种管脚数目、尺寸及敏感区域分布的芯片,具有普适性;
(3)本发明克服了传统的激光背辐照样品制备过程中存在的样品平整度不足的问题,保证了芯片的衬底表面平整度,提高了激光试验的准确性;
(4)本发明简化了集成电路激光背辐照试验样品的制备步骤,提高了激光试验样品制备的效率和成功率;
(5)本发明综合考虑了芯片的尺寸、敏感区域分布等多种因素对制样的影响,最大限度的降低了开孔难度,极大的减少了材料消耗和人力成本。
附图说明
图1为本发明一种优选的实施方式中激光背辐照试验样品的制备方法流程图;
图2为本发明一种优选的实施方式中制定的小尺寸芯片的制样示意图;其中(a)和(b)分别为小尺寸芯片的两个试样示意图;
图3为本发明一种优选的实施方式中大尺寸芯片的制样示意图,其中(a)为敏感区域规则的大尺寸芯片的制样示意图,(b)和(c)为敏感区域不规则的大尺寸芯片的制样示意图。
具体实施方式
下面通过对本发明进行详细说明,本发明的特点和优点将随着这些说明而变得更为清楚、明确。
在这里专用的词“示例性”意为“用作例子、实施例或说明性”。这里作为“示例性”所说明的任何实施例不必解释为优于或好于其它实施例。尽管在附图中示出了实施例的各种方面,但是除非特别指出,不必按比例绘制附图。
本发明一种通用的激光背辐照试验样品制备方法,克服了传统的激光背辐照样品制备过程中潜在的芯片损伤和衬底表面平整度不足的问题,提高了制备激光背辐照试验样品的成功率和激光试验的准确性,同时本发明方法适用于各种管脚数目的芯片,具有一定普适性。
本发明一种通用的激光背辐照试验样品制备方法具体步骤如下:
1)根据待测芯片管脚数目选取通用管壳;
2)根据待测芯片尺寸和敏感区分布决定管壳开孔方案,且开孔大小要确保激光能够成功入射;此步骤中,据待测芯片的尺寸和敏感区域分布确定通用管壳的数量n,并确定n个通用管壳各自的开孔尺寸和位置;
3)对n个通用管壳设置开孔;
4)将裸芯键合到选取的已开孔的通用管壳里;
5)确定待测芯片敏感区域全部裸漏;
6)对待测芯片进行功能测试,直至功能正常,进行激光扫描试验。
步骤1)中,因激光背辐照试验中,只需要芯片能够执行正常的功能,对芯片进行性能测试即可,对芯片工作环境、耐湿性、密封性等无严格要求,因此选取通用管壳时,根据芯片管脚数目选取,也可以根据芯片管脚数目、裸芯尺寸、管腔尺寸、键合丝长度等综合考虑选取。具体的,芯片管脚小于128时采用带热沉的QFP通用管壳,芯片管脚数目较多时,如大于128以上,可采用带热沉的PGA462的通用管壳,对于更多管脚尺寸的芯片可以采用带热沉的BGA管壳。
更加具体的,芯片管脚数目≤72,选取带热沉的QFP72管壳作为通用管壳,根据芯片大小和管脚数目进行排布键合;72<芯片管脚数目≤128,选取带热沉的QFP128管壳作为通用管壳,根据芯片大小和管脚数目进行排布键合;128<芯片管脚数目≤462,选取带热沉的PGA462管壳作为通用管壳,根据芯片大小和管脚数目进行排布键合;芯片管脚数目>462,选取带热沉的BGA管壳作为通用管壳,根据芯片大小和管脚数目进行排布键合;
步骤2)确定开孔尺寸时,需要在待测芯片中预留一定区域用于粘合芯片,根据经验预留粘片区域≥0.7mm,可以保证芯片稳定粘贴。
另外,一方面保证激光能够成功入射,另一方面鉴于现有的机械加工精度,开孔区域尺寸不能小于2000um*2000um。
对于激光模拟单粒子效应的试验,如果通过芯片版图知道敏感区域的分布,则根据敏感区域位置确定开孔方案,如不知道敏感区域分布的情况,则尽量通过多个通用管壳中开口的组合将芯片的全部区域裸漏出来,这里的全部区域是指整个芯片,因激光入射非敏感区时,不会或极少发生单粒子效应,对于试验结果影响基本没有影响,所以此情况下同样可以保证试验结果准确性。
针对小尺寸芯片a*b(a,b≤4mm),则选取两只通用管壳共同实现敏感区域裸漏。
针对大尺寸芯片a*b(a,b>4mm),对于敏感区域分布集中且规则的芯片,开孔比较规则,可选取一只通用管壳进行开孔,对于芯片敏感区域分布无规则的电路,管壳开孔方案与实际敏感区域位置有关,可选取若干只通用管壳进行开孔,比如敏感区域分布不规则时,可以选取一只通用管壳将开孔设计为不规则形状,或通过2-3只管壳的规则开孔共同实现不规则的芯片敏感区域裸漏。
步骤4)中,根据芯片管脚数目和敏感区域位置将芯片粘贴到已开孔的管壳里,裸漏出敏感区域,通过封装设备将裸芯片键合到已开孔的管壳里。
步骤5)中,根据选取的开孔键合方案,确定是否已经将芯片全部敏感区域进行裸漏,如果已确定敏感区域全部裸漏,则执行步骤6),若否重新调整开孔方案,进行键合。
步骤6)中测试待测芯片功能是否正常,若功能正常则激光背辐照试验样品制备成功,若否则更改开孔方案,然后再进行功能测试,直至测试通过。
实施例1:
如图1所示,本实施例中,激光背辐照试验样品制备方法如下:
1)根据待测芯片管脚数目选取通用管壳;
2)根据待测芯片尺寸和敏感区域位置决定管壳开孔方案;
3)将裸芯键合到选取的已开孔的通用管壳里;
4)确定待测芯片敏感区域全部裸漏;
5)对待测芯片进行功能测试,若待测芯片功能正常,则对待测芯片的全部敏感区域进行激光扫描试验,若待测芯片功能不正常,则更改开孔方案进行重新开孔。
现有的脉冲激光试验样品制备方法一般是将已封装好的芯片去除封装,主要通过腐蚀、减薄和抛光等复杂的工序。本发明中的试验样品制备是将未封装芯片的裸芯键合到管壳中,针对管脚数目多少,可以指定2-3种通用管壳用于激光背辐照试验样品制样。因为管壳开孔需要特殊加工,故可以一次性定制几种不同开孔尺寸的管壳,适用于不同尺寸芯片,需要时直接进行键合封装即可,缩短了加工时间,提高了制样效率。
如图2所示,本实施例中对尺寸≤4mm*4mm的小尺寸芯片进行制样时,分别将两个芯片封装到两个通用管壳中得到如图2(a)和(b)所示的两个试样,图2(a)和(b)中通用管壳开孔尺寸均为(a-x)*(b-x)+x2,其中a,b为裸芯片尺寸,w,l为通用管壳外边界尺寸,x为粘片区尺寸,此时,两个试样各裸漏出芯片的一部分,但二者组合后可覆盖整个试样区域,激光对两个试样扫描后,即可得到芯片全部区域的信息,进而得到敏感区域信息。
对于芯片尺寸较小的芯片,在制定开孔方案时,因为要预留粘片区域,这会使得芯片敏感区域裸漏面积很小,这是优选方案为采取2-3只管壳分别开孔来实现全部敏感区域裸漏的目的。
图3为本实施例中尺寸>4mm*4mm的大尺寸芯片的制样方案,图中给出了几种常见的管壳开孔方案图形;其中(a)为芯片敏感区域分布规则的情况,(b)和(c)为芯片敏感区域分布不规则的情况,分别为形状不规则和位置不规则,位置不规则即敏感区域比较分散。
在制定开孔方案时,对于芯片尺寸较大的芯片,根据敏感区域的分布可以制定不同形状的管壳开孔方案如中间开孔,边缘开孔,特殊图形开孔等;考虑到加工的难易程度和可行性,要求进行开孔加工的图形尽量规则,然后在对裸芯片进行键合封装。
如图3(a),管壳开孔尺寸为(a-2x)*(b-2x);如图3(b),可采用一个通用管壳并将开孔设置为图中所示的不规则形状,或采用2个管壳,2个管壳的开孔尺寸分别为:x3*b和(b-y1-y2)*(a-x1-x2),2个管壳裸漏的面积(a-x1-x2)*(b-y1-y2)+x3*(y1+y2)等于芯片敏感区域面积;如图3(c),可采用一个通用管壳并将开孔设置为图中所示的不规则形状,或采用2个管壳,2个管壳的开孔尺寸分别为:b*x2和x3*y3,2个管壳裸漏的面积b*x2+x3*y3等于芯片敏感区域面积;其中a,b为裸芯片尺寸,w,l为管壳外边界尺寸,x,x1,x2,x3,y1,y2,y3为粘片区尺寸,可取不同值,但满足x1≥0.7mm,x2≥0.7mm,x3≥0.7mm,y1≥0.7mm,y2≥0.7mm,y3≥0.7mm;上述1个管壳和多个管壳的开孔方案中,优先选择1个管壳的开孔方案,开孔形状根据敏感区域设计为不规则形状即可,如果经功能测试发现待测芯片功能不正常,可采用多个管壳的开孔方案,此时,各个管壳的开孔形状可尽量设计为规则形状。
以上结合具体实施方式和范例性实例对本发明进行了详细说明,不过这些说明并不能理解为对本发明的限制。本领域技术人员理解,在不偏离本发明精神和范围的情况下,可以对本发明技术方案及其实施方式进行多种等价替换、修饰或改进,这些均落入本发明的范围内。本发明的保护范围以所附权利要求为准。
本发明说明书中未作详细描述的内容属本领域技术人员的公知技术。
Claims (10)
1.一种通用的激光背辐照试验样品制备方法,其特征在于,包括:
S1根据待测芯片的管脚数目确定通用管壳的类型及管壳引脚数目;
S2根据待测芯片的尺寸和敏感区域分布确定开孔方案,所述开孔方案包括通用管壳的数量n,以及单个通用管壳中开孔的尺寸和位置;
S3按照开孔方案对n个通用管壳设置开孔;
S4将n个待测芯片分别键合到已开孔的n个通用管壳中,通过n个通用管壳所设开孔的组合使待测芯片的全部敏感区域裸漏;
S5对待测芯片的全部敏感区域进行激光扫描试验。
2.根据权利要求1所述的一种通用的激光背辐照试验样品制备方法,其特征在于,所述步骤S2中,通用管壳的数量n的确定方法为:
当待测芯片的尺寸≤4mm*4mm,则n≥2;
当待测芯片的尺寸>4mm*4mm且通过待测芯片版图已知敏感区域分布规则,则n=1;
当待测芯片的尺寸>4mm*4mm且通过待测芯片版图已知敏感区域分布不规则,则n=1或n≥2;
当敏感区域分布未知时,将敏感区域分布默认为待测芯片整体区域,n≥2。
3.根据权利要求1所述的一种通用的激光背辐照试验样品制备方法,其特征在于,所述步骤S1中,根据待测芯片的管脚数目确定通用管壳类的类型的方法为:
当待测芯片的管脚数目≤128,确定通用管壳为带热沉的QFP通用管壳;
当待测芯片的管脚数目>128,确定通用管壳为带热沉的PGA通用管壳或带热沉的BGA通用管壳。
4.根据权利要求3所述的一种通用的激光背辐照试验样品制备方法,其特征在于,所述步骤S1中:
当待测芯片的管脚数目≤72,确定通用管壳为带热沉的QFP72通用管壳;
当72<待测芯片的管脚数目≤128,确定通用管壳为带热沉的QFP128通用管壳;
当128<待测芯片管脚数目≤462,确定通用管壳为带热沉的PGA462通用管壳;
当待测芯片管脚数目>462,选取带热沉的BGA通用管壳。
5.根据权利要求1所述的一种通用的激光背辐照试验样品制备方法,其特征在于,所述步骤S2中,单个通用管壳中开孔的尺寸和位置的确定方法为:
将待测芯片划分为n个开孔区和n个粘片区;所述开孔区至少包含部分敏感区域,所述粘片区设于待测芯片边缘,粘片区在垂直于待测芯片边长方向的尺寸≥0.7mm;所述n个开孔区组合后覆盖全部敏感区域;
n个通用管壳所设开孔的尺寸分别与n个开孔区的尺寸相等,开孔的位置根据开孔区的位置确定;
所述步骤S4中,还包括将待测芯片的粘片区与通用管壳未开孔区域粘合。
6.根据权利要求5所述的一种通用的激光背辐照试验样品制备方法,其特征在于,所述全部敏感区域根据测试需求确定为存储区,寄存器区,组合逻辑区域,模拟区或IO区。
7.根据权利要求5所述的一种通用的激光背辐照试验样品制备方法,其特征在于,所述步骤S3中所设开孔为尺寸≥2000um*2000um的矩形孔;
所述待测芯片为裸芯。
8.根据权利要求5所述的一种通用的激光背辐照试验样品制备方法,其特征在于,如果通过待测芯片版图已知敏感区域的分布,则n个开孔区组合后的区域与待测芯片的全部敏感区域相同;
如果待测芯片版图未知,则n个开孔区组合后的区域与待测芯片整体区域相同。
9.根据权利要求1所述的一种通用的激光背辐照试验样品制备方法,其特征在于,步骤S5还包括:
对待测芯片的全部敏感区域进行激光扫描试验前,测试待测芯片功能是否正常;若待测芯片功能正常则继续执行后续步骤,若待测芯片功能不正常则重新返回步骤S2。
10.根据权利要求9所述的一种通用的激光背辐照试验样品制备方法,其特征在于,当待测芯片的尺寸>4mm*4mm且通过待测芯片版图已知敏感区域分布不规则时:
步骤S2中,优先设置通用管壳的数量n=1,通用管壳中开孔为与敏感区域对应的不规则形状;步骤S5中,对待测芯片的全部敏感区域进行激光扫描试验前,测试待测芯片功能是否正常,若待测芯片功能不正常则重新返回步骤S2,将通用管壳的数量n增大为≥2,使单个通用管壳中开孔至少包含部分敏感区域,多个通用管壳中的开孔组合后覆盖待测芯片的全部敏感区域。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210601758.5A CN115113009A (zh) | 2022-05-30 | 2022-05-30 | 一种通用的激光背辐照试验样品制备方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210601758.5A CN115113009A (zh) | 2022-05-30 | 2022-05-30 | 一种通用的激光背辐照试验样品制备方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN115113009A true CN115113009A (zh) | 2022-09-27 |
Family
ID=83325901
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210601758.5A Pending CN115113009A (zh) | 2022-05-30 | 2022-05-30 | 一种通用的激光背辐照试验样品制备方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115113009A (zh) |
-
2022
- 2022-05-30 CN CN202210601758.5A patent/CN115113009A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN108519550B (zh) | 集成电路晶圆测试优化方法 | |
CN103680640B (zh) | 一种存储器电路的激光模拟单粒子效应背辐照试验方法 | |
US20100244879A1 (en) | Apparatus for mass die testing | |
JP2000195891A (ja) | 半導体素子の製造方法 | |
CN103887193A (zh) | 用于三维集成电路测试的装置 | |
CN103941173A (zh) | 用于测量半导体装置中阿尔法粒子所诱发软错误的方法及装置 | |
CN109581185A (zh) | SoC芯片激光模拟单粒子辐照检测及故障定位方法及系统 | |
CN103616631A (zh) | 一种用加速器高能质子进行器件质子单粒子试验的方法 | |
US5651493A (en) | Method of performing solder joint analysis of semi-conductor components | |
US6479305B2 (en) | Semiconductor device manufacturing method | |
CN115113009A (zh) | 一种通用的激光背辐照试验样品制备方法 | |
Casey et al. | Failure analysis of heavy ion-irradiated Schottky diodes | |
Zorian | A universal testability strategy for multi-chip modules based on BIST and boundary-scan | |
CN110456258B (zh) | 倒扣封装芯片抗单粒子效应性能测试装置及方法 | |
Son et al. | Mechanical and thermal characterization of TSV multi-chip stacked packages for reliable 3D IC applications | |
CN113109645B (zh) | 一种倒封装器件单粒子评估方法 | |
Mertol | Optimization of high pin count cavity-up enhanced plastic ball grid array (EPBGA) packages for robust design | |
Weide-Zaage et al. | Investigation of FPGA and SRAM Cells Under Radiation Exposure | |
Yingqi et al. | SEE Characteristics of COTS Devices by 1064nm Pulsed Laser Backside Testing | |
Chumakov et al. | Estimating IC susceptibility to single-event latchup | |
CN109991531A (zh) | 低概率条件下大气中子单粒子效应截面测量系统和方法 | |
US6818986B2 (en) | Semiconductor device and method of inspecting the same | |
JP4041377B2 (ja) | 宇宙線中性子によるエラー解析方法 | |
Bagatin et al. | Energy deposition by ultrahigh energy ions in large and small sensitive volumes | |
US7154116B2 (en) | Rewiring substrate strip with a number of semiconductor component positions |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |