CN110456258B - 倒扣封装芯片抗单粒子效应性能测试装置及方法 - Google Patents

倒扣封装芯片抗单粒子效应性能测试装置及方法 Download PDF

Info

Publication number
CN110456258B
CN110456258B CN201910836989.2A CN201910836989A CN110456258B CN 110456258 B CN110456258 B CN 110456258B CN 201910836989 A CN201910836989 A CN 201910836989A CN 110456258 B CN110456258 B CN 110456258B
Authority
CN
China
Prior art keywords
chip
tested
tool
single event
pcb
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910836989.2A
Other languages
English (en)
Other versions
CN110456258A (zh
Inventor
游红俊
孙逸帆
何健
田文波
朱新忠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai aerospace computer technology research institute
Original Assignee
Shanghai aerospace computer technology research institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai aerospace computer technology research institute filed Critical Shanghai aerospace computer technology research institute
Priority to CN201910836989.2A priority Critical patent/CN110456258B/zh
Publication of CN110456258A publication Critical patent/CN110456258A/zh
Application granted granted Critical
Publication of CN110456258B publication Critical patent/CN110456258B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/302—Contactless testing
    • G01R31/305—Contactless testing using electron beams
    • G01R31/307—Contactless testing using electron beams of integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

本发明公开了倒扣封装芯片抗单粒子效应性能测试装置和方法，该装置包括工装、PCB板和待测芯片，其中，通过合理设计工装，使满足待测芯片直接置于工装内即可进行抗单粒子效应性能的测试，且工装不会对对待测芯片形成遮挡，进而实现将待测芯片的基片减薄到足够薄以获取足够数量的重离子种类。本发明避免了待测芯片在焊接过程中损坏的可能，从而节省试验准备时间和成本。

Description

倒扣封装芯片抗单粒子效应性能测试装置及方法
技术领域
本发明涉及卫星通信系统设计与性能评估领域，特别涉及倒扣封装芯片抗单粒子效应性能测试装置及方法。
背景技术
航天器工作的空间环境恶劣，在轨运行期间航天器电子系统的芯片会因为单粒子效应、总剂量效益、位移效应等多种空间效应而无法正常工作。因此，航天器在研制过程中，需要对电子系统进行抗辐射加固设计，提高电子系统的抗辐射性能，相应地，需要对电子系统的芯片进行抗辐射性能评估。
在对航天器电子系统的芯片进行性能评估过程中，通常采用重离子辐照试验，测试获取芯片的LET翻转截面，这里，LET翻转截面是芯片抗单粒子性能的重要指标，也是航天器电子系统抗辐射加固设计过程中选择抗单粒子效应加固手段的基础参数和依据。
随着微电子技术和计算机技术的发展，航天器电子系统选用的芯片的功能密度越来越高，这些高功能密度的芯片由于需要引出的信号数量多，无法采用正面封装，往往采用倒扣封装；在采用倒扣封装的芯片设计的电路板中，芯片的基片朝上，芯片下面是PCB板。
在对倒扣封装的芯片进行抗单粒子效应性能测试时，无论从正面还是背面对该芯片进行辐照试验，重离子都会因遮挡而难以到达芯片，所以，通常采用将芯片的基片减薄，然后进行重离子辐照试验。然而，如果将芯片的基片减薄到理想厚度，由于芯片结构过薄，在将芯片焊接到PCB板时，会由于高温而导致芯片裂开；相对地，如果为保证芯片结构强度，确保芯片在焊接到PCB板过程中不会因高温而损坏芯片，则可供选择的重离子种类数量太少，而使得无法得到该芯片的LET翻转截面；再者，即使先将芯片焊接到PCB板时，而因PCB板厚度不均匀，使得难以将芯片的基片减薄到理想的厚度。
因此，找到一种既能确保足够种类的重离子供辐照试验选择，又能保证电子系统的芯片正常工作的高功能密度的倒扣封装芯片抗单粒子效应性能测试方法成为了现今亟需解决的问题。
发明内容
本发明的目的在于提供一种既能保证高功能密度的倒扣封装芯片的基片减薄到足够厚度，又能保证芯片在电子系统中能够正常工作的同时有足够多种类的重离子可供选择，进而测试获取高功能密度的倒扣封装芯片的LET翻转截面的试验方法。
为了解决上述问题，本发明提供了倒扣封装芯片抗单粒子效应性能测试装置，包括工装、PCB板和待测芯片，其中，所述工装固定设置于所述PCB板上，所述工装与所述PCB板接触的接触面上设置有若干引脚触点；所述工装开设有一空腔，所述空腔在与所述接触面相对的一端面上设有第一开口；所述工装包括一旋转螺丝，所述旋转螺丝穿过所述第一开口，并可沿垂直于所述接触面的方向移动，所述旋转螺丝沿其移动方向开设有一第一贯通孔；进行测试时，所述待测芯片放置在所述空腔内，通过旋转所述旋转螺丝，使所述旋转螺丝向所述接触面方向移动并压紧所述待测芯片，使所述待测芯片通过所述引脚触点与所述PCB板形成电连接，重离子通过所述第一贯通孔直接辐照至所述待测芯片。
较佳地，所述工装包括芯片容器上盖、芯片容器和芯片容器底板，其中，所述芯片容器底板固定设置于所述PCB板上，所述引脚触点设置于所述芯片容器底板上；所述芯片容器固定设置于所述芯片容器底板上，所述芯片容器开设有一第二贯通孔，所述第二贯通孔的第一端口与所述芯片容器底板相接触，形成所述空腔，所述第二贯通孔的第二端口即为所述第一开口；所述旋转螺丝穿设于所述芯片容器上盖上，所述芯片容器上盖通过一扣紧结构扣紧在所述芯片容器上。
较佳地，进行测试时，所述待测芯片的裸芯片位于所述第一贯通孔径向截面在所述接触面的投影范围内。
较佳地，所述待测芯片的基片减薄至一定厚度，使可穿透所述基片的重离子种类数量满足LET截面拟合所需的最少数量。
较佳地，所述若干引脚触点分布与所述待测芯片的引脚分布相对应，且所述引脚触点直径与所述待测芯片的引脚直径向对应。
较佳地，所述第一贯通孔为圆柱形，其孔径大于所述待测芯片的裸芯片的直径。
较佳地，所述PCB板下方加装硬质板材。
本发明还提供了倒扣封装芯片抗单粒子效应性能测试方法，包括如下步骤：将工装安装在电子系统的PCB板上；减薄所述待测芯片的基片；将所述待测芯片放入并固定在所述工装中；选择若干种类的重离子对所述待测芯片进行重离子辐照试验，并获取测试数据；根据所述测试数据，拟合所述待测芯片的LET翻转截面。
较佳地，采用Weibull拟合方法拟合所述待测芯片的LET翻转截面。
与现有技术相比，本发明存在以下技术效果：
1、本发明实施例既可以将倒扣封装的芯片的基片减薄到足够薄，以获取更多种类的重离子，同时，也可以确保待测芯片不会因焊接而无法正常工作，最终获取倒扣封装芯片的LET翻转截面曲线。
2、本发明实施例不需要将减薄后的倒扣封装芯片焊接到PCB板上，从而避免了待测芯片在焊接过程中损坏的可能，从而节省试验准备时间和成本。
3、本发明实施例高功能密度的倒扣封装芯片抗单粒子效应性能测试方法可以适应不同的高功能密度芯片，不限于处理器和FPGA，具有广泛的适用性。
当然，实施本发明的任一产品并不一定需要同时达到以上所述的所有优点。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单的介绍，显而易见，下面描述中的附图仅仅是本发明的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。附图中：
图1为本发明实施例1工装侧视图；
图2为本发明实施例1装好芯片的工装俯视图；
图3为本发明实施例1取下芯片容器上盖的工装俯视图；
图4为本发明实施例1工装仰视图；
图5为本发明实施例2倒扣封装芯片抗单粒子效应性能测试方法流程图。
具体实施方式
以下将结合附图对本发明提供的倒扣封装芯片抗单粒子效应性能测试装置及方法进行详细的描述，本实施例在以本发明技术方案为前提下进行实施，给出了详细的实施方式和具体的操作过程，但本发明的保护范围不限于下述的实施例，本领域技术人员在不改变本发明精神和内容的范围内，能够对其进行修改和润色。
实施例1
请参考图1-图4，本发明实施例提供了倒扣封装芯片抗单粒子效应性能测试装置，包括工装1、PCB板3和待测芯片，其中，所述工装1固定设置于所述PCB板3上，所述工装1与所述PCB板3接触的接触面上设置有若干引脚触点17；所述若干引脚触点17的分布与所述待测芯片的引脚分布相对应，且所述引脚触点17的直径与所述待测芯片的引脚的直径向对应，以确保待测芯片的所有引脚能够通过引脚触点与PCB板电连接；
作为一种可行实施例，当被测芯片引脚很多时，可在PCB板下方加装硬质板材，以确保PCB板不变形。
所述工装开设有一空腔(图中未示出)，所述空腔在与所述接触面相对的一端面上设有第一开口(图中未示出)；所述工装包括一旋转螺丝15，所述旋转螺丝15穿过所述第一开口，在空腔内，工装1在其内壁上形成与旋转螺丝15相对应的螺纹，旋转螺丝15可沿螺纹转动，使旋转螺丝15并可沿垂直于所述接触面的方向移动，所述旋转螺丝15沿其移动方向开设有一第一贯通孔16。
本实施例中，第一贯通孔16为圆柱形，其孔径大于待测芯片的裸芯片21的直径，从而，使得进行测试时，所述待测芯片的裸芯片21可完全落入所述第一贯通孔径向截面在所述接触面的投影范围内，实现对完整裸芯片21进行重离子辐照。
可以理解地，在满足实现对完整裸芯片21进行重离子辐照的效果的基础上，第一贯通孔也可采用其他合适的形状。
本实施例中，所述工装1具体包括芯片容器上盖12、芯片容器11、芯片容器底板13和旋转螺丝15，其中，所述芯片容器底板13通过若干第一螺丝19固定设置于所述PCB板3上，所述引脚触点17设置于所述芯片容器底板13上；所述芯片容器11通过若干第二螺丝18固定设置于所述芯片容器底板13上，所述芯片容器11开设有一第二贯通孔(可以将芯片容器11理解为一个套筒)，所述第二贯通孔的第一端口与所述芯片容器底板13相接触，形成所述空腔，所述第二贯通孔的第二端口即为所述第一开口；所述旋转螺丝15穿设于所述芯片容器上盖12上，所述芯片容器上盖12通过一扣紧结构14扣紧在所述芯片容器11上，且覆盖所述第一开口。
可以理解地，芯片容器上盖、芯片容器和芯片容器底板也可采用一体成型制成，相应地，其内形成一个一端带开口的空腔，旋转螺丝可沿该空腔内壁的螺纹旋转移动。
作为一种可行实施例，所述待测芯片的基片减薄至一定厚度，使可穿透所述基片的重离子种类数量满足LET截面拟合所需的最少数量。
进行测试时，所述待测芯片放置在所述空腔内，并适当调整其位置，以确保待测芯片的裸芯片21可完全落入所述第一贯通孔径向截面在所述接触面的投影范围内，插入旋转螺丝15并旋转，使所述旋转螺丝15向所述接触面方向移动直至压紧所述待测芯片，使所述待测芯片的每个引脚通过所述引脚触点与所述PCB板形成电连接，然后，根据实际需要，选择若干数量可穿透当前基板厚度的重离子，通过所述第一贯通孔16直接辐照至所述待测芯片。
以PowerPC750芯片为例，其封装形式是CBGA360，相应的工装需要能够适应CBGA360封装的待测芯片的测试要求，引脚数为360，引脚中心距离公称值为1.27mm；工装中间需要做镂空设计(即第一通孔)，露出PowerPC芯片本体，使得重离子试验过程中，工装不会挡住重离子。同时，PowerPC750在做抗单粒子效应性能测试试验之前，需要对基片进行减薄，因而，工装还设计了旋转螺丝进行调节，以适应厚度减薄过的待测芯片，使得待测芯片的每个引脚均能与PCB板连接良好。
实施例2
请参考图5，本发明实施例提供了倒扣封装芯片抗单粒子效应性能测试方法，该方法包括如下步骤：
S1：将工装安装在电子系统的PCB板上；
采用实施例1的任一工装，PCB板上预留有固定工装的安装孔，工装可通过螺丝固定在PCB板上，将螺丝均取下后，则工装即从PCB板上拆卸下来。
S2：减薄所述待测芯片的基片；
将待测芯片的基片减薄到尽可能薄的厚度，以确保至少有五种重离子能够穿透待测芯片的基片。以PowerPC750芯片为例，其基片需要至少减薄50um。
S3：将所述被测芯片放入并固定在所述工装中；
具体地，将基片减薄后的待测芯片放入工装中，并调整至合适位置，旋转可旋转螺丝直至压紧待测芯片，使待测芯片的引脚与芯片引脚触点充分接触，进而使得待测芯片的所有引脚能够与PCB板连接。
S4：选择若干种类的重离子对所述被测芯片进行重离子辐照试验，并获取测试数据；
按照LET截面测试规范，至少需要选择五种重离子对所述待测芯片进行重离子辐照试验，并获取测试待测芯片抗单粒子效应性能指标。
S5：根据所述测试数据，拟合所述被测芯片的LET翻转截面。
根据步骤S5获取的测试数据，运用业界公认的方法拟合得到倒扣封装待测芯片的LET翻转截面。例如，采用Weibull拟合(σ＝σsat[1-exp(-k(LET-LETc)d)])得到拟合曲线，经拟合后得到威布尔分布中各项参数，其中，LETc(LET阈值)选取饱和截面10％处功能中断截面对应的LET值。
本发明实施例与现有的芯片抗单粒子性能测试技术相比，通过合适的工装设计，可以避免待测芯片在基片减薄后因焊接而无法正常工作，实现将倒扣封装的待测芯片的基片减薄到足够薄，从而获取足够数量的重离子种类，以获取倒扣封装待测芯片的LET翻转截面曲线，达到了获取倒扣封装高集成度的待测芯片的抗单粒子效应性能指标的目标，解决了倒扣封装的高集成度待测芯片可选重离子种类少及难以获取足够数量测试数据的问题。
以上公开的仅为本申请的具体实施例，但本申请并非局限于此，任何本领域的技术人员能思之的变化，都应落在本申请的保护范围内。

Claims (7)

1.倒扣封装芯片抗单粒子效应性能测试装置，其特征在于，包括工装、PCB板和待测芯片，其中，
所述工装固定设置于所述PCB板上，所述工装与所述PCB板接触的接触面上设置有若干引脚触点；
所述工装开设有一空腔，所述空腔在与所述接触面相对的一端面上设有第一开口；
所述工装包括一旋转螺丝，所述旋转螺丝穿过所述第一开口，并可沿垂直于所述接触面的方向移动，所述旋转螺丝沿其移动方向开设有一第一贯通孔；
进行测试时，所述待测芯片放置在所述空腔内，通过旋转所述旋转螺丝，使所述旋转螺丝向所述接触面方向移动并压紧所述待测芯片，使所述待测芯片通过所述引脚触点与所述PCB板形成电连接，重离子通过所述第一贯通孔直接辐照至所述待测芯片；
所述工装包括芯片容器上盖、芯片容器和芯片容器底板，其中，
所述芯片容器底板固定设置于所述PCB板上，所述引脚触点设置于所述芯片容器底板上；
所述芯片容器固定设置于所述芯片容器底板上，所述芯片容器开设有一第二贯通孔，所述第二贯通孔的第一端口与所述芯片容器底板相接触，形成所述空腔，所述第二贯通孔的第二端口即为所述第一开口；
所述旋转螺丝穿设于所述芯片容器上盖上，所述芯片容器上盖通过一扣紧结构扣紧在所述芯片容器上；
所述待测芯片的基片减薄至一定厚度，使可穿透所述基片的重离子种类数量满足LET截面拟合所需的最少数量。
2.根据权利要求1所述的倒扣封装芯片抗单粒子效应性能测试装置，其特征在于，进行测试时，所述待测芯片的裸芯片位于所述第一贯通孔径向截面在所述接触面的投影范围内。
3.根据权利要求1所述的倒扣封装芯片抗单粒子效应性能测试装置，其特征在于，所述若干引脚触点分布与所述待测芯片的引脚分布相对应，且所述引脚触点直径与所述待测芯片的引脚直径向对应。
4.根据权利要求1所述的倒扣封装芯片抗单粒子效应性能测试装置，其特征在于，所述第一贯通孔为圆柱形，其孔径大于所述待测芯片的裸芯片的直径。
5.根据权利要求1所述的倒扣封装芯片抗单粒子效应性能测试装置，其特征在于，所述PCB板下方加装硬质板材。
6.倒扣封装芯片抗单粒子效应性能测试方法，其特征在于，采用权利要求1至5任意一项所述的倒扣封装芯片抗单粒子效应性能测试装置，包括如下步骤：
将工装安装在电子系统的PCB板上；
减薄所述待测芯片的基片；
将所述待测芯片放入并固定在所述工装中；
选择若干种类的重离子对所述待测芯片进行重离子辐照试验，并获取测试数据；
根据所述测试数据，拟合所述待测芯片的LET翻转截面。
7.根据权利要求6所述的倒扣封装芯片抗单粒子效应性能测试方法，其特征在于，采用Weibull拟合方法拟合所述待测芯片的LET翻转截面。
CN201910836989.2A 2019-09-05 2019-09-05 倒扣封装芯片抗单粒子效应性能测试装置及方法 Active CN110456258B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910836989.2A CN110456258B (zh) 2019-09-05 2019-09-05 倒扣封装芯片抗单粒子效应性能测试装置及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910836989.2A CN110456258B (zh) 2019-09-05 2019-09-05 倒扣封装芯片抗单粒子效应性能测试装置及方法

Publications (2)

Publication Number Publication Date
CN110456258A CN110456258A (zh) 2019-11-15
CN110456258B true CN110456258B (zh) 2021-12-31

Family

ID=68490826

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910836989.2A Active CN110456258B (zh) 2019-09-05 2019-09-05 倒扣封装芯片抗单粒子效应性能测试装置及方法

Country Status (1)

Country Link
CN (1) CN110456258B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114089161A (zh) * 2021-11-19 2022-02-25 浙江大学 一种基于Zynq芯片的自动化故障注入系统及方法
CN115078431A (zh) * 2022-06-16 2022-09-20 中国核动力研究设计院 一种基于自离子辐照后锆合金透射电镜试样制备方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102707100A (zh) * 2012-05-25 2012-10-03 工业和信息化部电子第五研究所 倒扣电气互连衬底的裸芯片测试装置
CN102854456A (zh) * 2011-06-28 2013-01-02 中国科学院电子学研究所 可编程逻辑器件单粒子辐照性能测试系统
CN103076524A (zh) * 2012-12-31 2013-05-01 中国科学院微电子研究所 一种辐射效应测试方法、装置及系统
CN103744014A (zh) * 2013-12-24 2014-04-23 北京微电子技术研究所 一种sram型fpga单粒子辐照试验测试系统及方法
CN105572561A (zh) * 2015-12-10 2016-05-11 华测检测认证集团股份有限公司 通用型芯片失效分析的测试设备
CN106019128A (zh) * 2016-05-05 2016-10-12 中国科学院微电子研究所 应用于辐照试验的芯片封装结构及其制作方法
CN107884699A (zh) * 2017-09-28 2018-04-06 中国空间技术研究院 一种裸芯片的脉冲激光单粒子试验装置及试验方法
CN109581185A (zh) * 2018-11-16 2019-04-05 北京时代民芯科技有限公司 SoC芯片激光模拟单粒子辐照检测及故障定位方法及系统

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000067378A1 (en) * 1999-04-30 2000-11-09 Lockheed Martin Corporation Method and apparatus for a single event upset (seu) tolerant clock splitter

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102854456A (zh) * 2011-06-28 2013-01-02 中国科学院电子学研究所 可编程逻辑器件单粒子辐照性能测试系统
CN102707100A (zh) * 2012-05-25 2012-10-03 工业和信息化部电子第五研究所 倒扣电气互连衬底的裸芯片测试装置
CN103076524A (zh) * 2012-12-31 2013-05-01 中国科学院微电子研究所 一种辐射效应测试方法、装置及系统
CN103744014A (zh) * 2013-12-24 2014-04-23 北京微电子技术研究所 一种sram型fpga单粒子辐照试验测试系统及方法
CN105572561A (zh) * 2015-12-10 2016-05-11 华测检测认证集团股份有限公司 通用型芯片失效分析的测试设备
CN106019128A (zh) * 2016-05-05 2016-10-12 中国科学院微电子研究所 应用于辐照试验的芯片封装结构及其制作方法
CN107884699A (zh) * 2017-09-28 2018-04-06 中国空间技术研究院 一种裸芯片的脉冲激光单粒子试验装置及试验方法
CN109581185A (zh) * 2018-11-16 2019-04-05 北京时代民芯科技有限公司 SoC芯片激光模拟单粒子辐照检测及故障定位方法及系统

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
《倒装SRAM型FPGA单粒子效应防护设计验证》;张庆祥等;《太赫兹科学与电子信息学报》;20161231;正文第985页第1段-第989页第3段 *
《宇航用非密封陶瓷倒装芯片封装FPGA质量保证技术分析》;张权等;《质量与可靠性》;20130430;全文 *

Also Published As

Publication number Publication date
CN110456258A (zh) 2019-11-15

Similar Documents

Publication Publication Date Title
US5838159A (en) Chip carrier to allow electron beam probing and FIB modifications
CN110456258B (zh) 倒扣封装芯片抗单粒子效应性能测试装置及方法
US5734270A (en) Method of testing an integrated circuit within an automated handler environment
EP0994640B1 (de) Verfahren zur Herstellung von Schaltungsanordnungen
EP1163825B1 (de) Verfahren zur herstellung von schaltungsanordnungen
US9511455B2 (en) Substrate inspection device and component mounting device
WO2002056652A2 (de) Verfahren zur herstellung einer elektronischen baugruppe
CN105430916A (zh) 一种背钻树脂塞孔线路板的制作方法
KR101835276B1 (ko) 비아 홀이 마련된 인쇄회로기판의 제작방법
US6057700A (en) Pressure controlled alignment fixture
US20090058425A1 (en) Method and apparatus to test electrical continuity and reduce loading parasitics on high-speed signals
JP3256175B2 (ja) Ｉｃパッケージ測定用ソケット
US6403388B1 (en) Nanomachining method for integrated circuits
US11166401B2 (en) Dye and pry process for surface mount technology dual in-line memory module
US7352197B1 (en) Octal/quad site docking compatibility for package test handler
CN111751578B (zh) 检测装置及其制法
CN105425139A (zh) 芯片失效分析的测试设备
CN105388413A (zh) 芯片失效分析仪器
KR20000052513A (ko) 전자 디바이스 검사용 기판, 그 기판의 제조 방법 및 전자디바이스의 검사 방법
CN205484689U (zh) 失效分析系统
KR20100112451A (ko) 패턴부의 리페어 구조 및 리페어 방법
CN111432549A (zh) 电路板
KR102088699B1 (ko) 표면 실장형 집적회로 패키지를 테스트하는 방법
CN214669182U (zh) 一种转接板以及芯片测试结构
CN216818278U (zh) 一种测试plcc通用治具

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant