CN103928308A - 具有不同长度的晶体管栅极阵列及其制作方法 - Google Patents

具有不同长度的晶体管栅极阵列及其制作方法 Download PDF

Info

Publication number
CN103928308A
CN103928308A CN201310011492.XA CN201310011492A CN103928308A CN 103928308 A CN103928308 A CN 103928308A CN 201310011492 A CN201310011492 A CN 201310011492A CN 103928308 A CN103928308 A CN 103928308A
Authority
CN
China
Prior art keywords
light
grid
mask plate
array
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310011492.XA
Other languages
English (en)
Other versions
CN103928308B (zh
Inventor
舒强
祖延雷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201310011492.XA priority Critical patent/CN103928308B/zh
Publication of CN103928308A publication Critical patent/CN103928308A/zh
Application granted granted Critical
Publication of CN103928308B publication Critical patent/CN103928308B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

一种具有不同长度的晶体管栅极阵列及其制作方法，本发明提出采用两套掩膜板进行曝光过程，第一套掩膜板曝光形成的栅极阵列中，各栅极两端在沿垂直长度方向平齐且每个栅极至少覆盖目标阵列中的相应栅极，换言之，第一套掩膜板曝光形成的各栅极长度都相等，降低由于栅极长度不等导致的曝光、刻蚀后的栅极宽度的偏差；然后，采用第二套掩膜板从长度上将该长度均等的栅极制作成目标长度及形状的栅极，由于栅极的长度尺寸一般大于其宽度尺寸，因而，基本不存在曝光、刻蚀后的栅极长度的偏差。如此，由于采用第二套掩膜板图形化时，栅极的宽度已经被第一套掩模板定义下来，因而本方案实现了栅极宽度及长度的精确控制，且不涉及复杂计算，易实现。

Description

具有不同长度的晶体管栅极阵列及其制作方法
技术领域
本发明涉及半导体制造领域，尤其涉及一种具有不同长度的晶体管栅极阵列及其制作方法。
背景技术
半导体工艺中常涉及晶体管阵列，为实现不同的性能，该阵列中的晶体管的栅极长度有所区别。随着大规模集成电路的发展，各器件的尺寸逐渐变小，加之曝光极限、布局密度的非一致性等限制，在同一制作工艺中，该不同的栅极长度会导致其在曝光、刻蚀完毕后，各栅极宽度及之间的间距与目标尺寸及间距出现偏差。
针对上述问题，现有工艺一般采用光学临近修正（Optical ProximityCorrection，OPC），通过计算、补偿以降低图案转移制程中的光学临近效应（Optical proximity effect），从而减小上述偏差。
更多关于光学临近修正的相关信息请参照公开号为US2003003385 A1的美国专利文献。
然而，上述光学临近修正法由于涉及大量的计算，且不同的图案布局需进行不同的计算过程，耗时且减小的偏差量有限。
基于此，本发明提出一种新的具有不同长度的晶体管栅极阵列及其制作方法以解决上述问题。
发明内容
本发明解决的问题是提出一种新的具有不同长度的晶体管栅极阵列及其制作方法，不涉及复杂计算，且能避免栅极长度不等导致的曝光、刻蚀后的栅极宽度的偏差。
为解决上述问题，本发明提供一种具有不同长度的晶体管栅极阵列的制作方法及基于上述制作方法形成的晶体管栅极阵列。其中，制作方法包括：
提供半导体衬底，所述半导体衬底上自下而上具有氧化层、多晶硅及第一光刻胶；
采用第一掩膜板对所述第一光刻胶进行曝光，显影后以图形化的第一光刻胶为掩膜对所述多晶硅及氧化层进行刻蚀形成第一栅极阵列，所述第一栅极阵列中的栅极长度均相等；
在第一栅极阵列上形成第二光刻胶，采用第二掩膜板对所述第二光刻胶进行曝光，显影后以图形化的第二光刻胶为掩膜对所述第一栅极阵列进行刻蚀形成目标栅极阵列。
可选地，所述第一光刻胶为正性光刻胶，所述第一掩膜板的各遮光图案与目标阵列中各栅极对应，各遮光图案的宽度与目标阵列中各栅极宽度相等，各遮光图案两端在沿垂直长度方向平齐且每个遮光图案至少覆盖目标阵列中的相应栅极；所述第二光刻胶为正性光刻胶，所述第二掩膜板的各透光图案对应第一掩膜板的各遮光图案与目标阵列的各栅极图案之间的差。
可选地，所述第一光刻胶为负性光刻胶，所述第一掩膜板的各透光图案与目标阵列中各栅极对应，各透光图案的宽度与目标阵列中各栅极宽度相等，各透光图案两端在沿垂直长度方向平齐且每个透光图案至少覆盖目标阵列中的相应栅极；所述第二光刻胶为负性光刻胶，所述第二掩膜板的各遮光图案对应第一掩膜板的各透光图案与目标阵列的各栅极图案之间的差。
可选地，所述第一光刻胶为正性光刻胶，所述第一掩膜板的各遮光图案与目标阵列中各栅极对应，各遮光图案的宽度与目标阵列中各栅极宽度相等，各遮光图案两端在沿垂直长度方向平齐且每个遮光图案至少覆盖目标阵列中的相应栅极；所述第二光刻胶为负性光刻胶，所述第二掩膜板的各遮光图案对应第一掩膜板的各遮光图案与目标阵列的各栅极图案之间的差。
可选地，所述第一光刻胶为负性光刻胶，所述第一掩膜板的各透光图案与目标阵列中各栅极对应，各透光图案的宽度与目标阵列中各栅极宽度相等，各透光图案两端在沿垂直长度方向平齐且每个透光图案至少覆盖目标阵列中的相应栅极；所述第二光刻胶为正性光刻胶，所述第二掩膜板的各透光图案对应第一掩膜板的各透光图案与目标阵列的各栅极图案之间的差。
可选地，目标阵列中具有最长栅极，该目标阵列中的其它栅极的两端在沿垂直栅极长度方向不超过该最长栅极的两端，所述第一掩膜板的各遮光图案的长度均为目标阵列中最长栅极的长度。
可选地，目标阵列中具有最长栅极，该目标阵列中的其它栅极的两端在沿垂直栅极长度方向不超过该最长栅极的两端，所述第一掩膜板的各透光图案的长度均为目标阵列中最长栅极的长度。
可选地，目标阵列中各栅极的宽度相等，第一掩膜板的各遮光图案的宽度相等。
可选地，目标阵列中各栅极的宽度相等，第一掩膜板的各透光图案的宽度相等。
可选地，目标栅极阵列具有多个子阵列，所述子阵列的栅极长度相等，不同子阵列的栅极长度不等，所述第一掩膜板的各遮光图案两端在沿垂直长度方向平齐，每个遮光图案至少覆盖目标阵列中的相应栅极，一个子阵列对应一个第二掩膜板的透光图案。
可选地，目标栅极阵列具有多个子阵列，所述子阵列的栅极长度相等，不同子阵列的栅极长度不等，所述第一掩膜板的各遮光图案两端在沿垂直长度方向平齐，每个遮光图案至少覆盖目标阵列中的相应栅极，一个子阵列对应一个第二掩膜板的遮光图案。
可选地，目标栅极阵列具有多个子阵列，所述子阵列的栅极长度相等，不同子阵列的栅极长度不等，所述第一掩膜板的各透光图案两端在沿垂直长度方向平齐，每个透光图案至少覆盖目标阵列中的相应栅极，一个子阵列对应一个第二掩膜板的遮光图案。
可选地，目标栅极阵列具有多个子阵列，所述子阵列的栅极长度相等，不同子阵列的栅极长度不等，所述第一掩膜板的各透光图案两端在沿垂直长度方向平齐，每个透光图案至少覆盖目标阵列中的相应栅极，一个子阵列对应一个第二掩膜板的透光图案。
可选地，目标栅极阵列中最短栅极的长度为0.03微米。
可选地，目标栅极阵列中最长栅极的长度为3微米。
可选地，目标栅极阵列中各栅极的宽度大于20纳米。
可选地，目标栅极阵列的面积大于4平方微米。
与现有技术相比，本发明具有以下优点：1）不同于现有的光学临近修正法，本发明提出采用两套掩膜板进行曝光过程，第一套掩膜板曝光形成的栅极阵列中，各栅极两端在沿垂直长度方向平齐且每个栅极至少覆盖目标阵列中的相应栅极，换言之，第一套掩膜板曝光形成的各栅极长度都相等，降低了由于栅极长度不等导致的曝光、刻蚀后的栅极宽度及栅极之间的距离的偏差；然后，采用第二套掩膜板从长度上将该长度均等的栅极制作成目标长度及形状的栅极，由于栅极的长度尺寸一般大于其宽度尺寸，因而，基本不存在曝光、刻蚀后的栅极长度的偏差。如此，由于采用第二套掩膜板图形化时，栅极的宽度已经被第一套掩模板定义下来，因而本方案实现了栅极宽度及长度的精确控制，避免了栅极长度不等导致的曝光、刻蚀后栅极宽度的偏差，且不涉及复杂计算，易实现。
2）可选方案中，第一次曝光过程中所使用的光刻胶（第一光刻胶）可以为正性光刻胶，也可以为负性光刻胶，第二次曝光过程中所使用的光刻胶（第二光刻胶）可以为正性光刻胶，也可以为负性光刻胶，相应地，第一次曝光过程中所使用的第一掩膜板与第二次曝光过程中所使用的第二掩膜板的透光区域与遮光区域不同。具体地，a）当第一光刻胶、第二光刻胶都为正性光刻胶时，第一掩膜板的图案具体为：各遮光图案与目标阵列中各栅极对应，各遮光图案的宽度与目标阵列中各栅极宽度相等，各遮光图案两端在沿垂直长度方向平齐且每个遮光图案至少覆盖目标阵列中的相应栅极；第二掩膜板的图案具体为：所述第二掩膜板的各透光图案对应第一掩膜板的各遮光图案与目标阵列的各栅极图案之间的差。b）当第一光刻胶、第二光刻胶都为负性光刻胶时，第一掩膜板的图案具体为：各透光图案与目标阵列中各栅极对应，各透光图案的宽度与目标阵列中各栅极宽度相等，各透光图案两端在沿垂直长度方向平齐且每个透光图案至少覆盖目标阵列中的相应栅极；第二掩膜板的图案具体为：各遮光图案对应第一掩膜板的各透光图案与目标阵列的各栅极图案之间的差。c）当第一光刻胶为正性光刻胶、第二光刻胶为负性光刻胶时，第一掩膜板的图案具体为：各遮光图案与目标阵列中各栅极对应，各遮光图案的宽度与目标阵列中各栅极宽度相等，各遮光图案两端在沿垂直长度方向平齐且每个遮光图案至少覆盖目标阵列中的相应栅极；第二掩膜板的图案具体为：各遮光图案对应第一掩膜板的各遮光图案与目标阵列的各栅极图案之间的差。d）当第一光刻胶为负性光刻胶、第二光刻胶为正性光刻胶时，第一掩膜板的图案具体为：各透光图案与目标阵列中各栅极对应，各透光图案的宽度与目标阵列中各栅极宽度相等，各透光图案两端在沿垂直长度方向平齐且每个透光图案至少覆盖目标阵列中的相应栅极；第二掩膜板的图案具体为：各透光图案对应第一掩膜板的各透光图案与目标阵列的各栅极图案之间的差。
3）可选方案中，晶体管栅极阵列具有多个子阵列，所述子阵列的目标栅极长度相等，如此，在进行第二掩膜板曝光时，可对同一子阵列采用相同的图案，换言之，该子阵列对应的图案尺寸大于各自栅极对应的图案尺寸，从而更进一步减小第二曝光后的偏差。
附图说明
图1是本发明实施例一的目标阵列的各栅极俯视图；
图2是本发明实施例一的一个制作阶段的栅极结构截面图；
图3是本发明实施例一的第一掩膜板的俯视图；
图4是本发明实施例一采用第一掩膜板刻蚀形成的第一栅极阵列的俯视图；
图5是本发明实施例一的第二掩膜板的俯视图；
图6是本发明实施例一的第二掩膜板与第一栅极阵列嵌套的示意图；
图7是本发明实施例二的目标阵列的各栅极俯视图；
图8是本发明实施例二的第一掩膜板的俯视图；
图9是本发明实施例二采用第一掩膜板刻蚀形成的第一栅极阵列的俯视图；
图10是本发明实施例二的第二掩膜板的俯视图；
图11是本发明实施例二的第二掩膜板与第一栅极阵列嵌套的示意图；
图12是本发明实施例三的目标阵列的各栅极俯视图；
图13是本发明实施例三的第一掩膜板的俯视图；
图14是本发明实施例三的第二掩膜板与第一栅极阵列嵌套的示意图；
图15是本发明实施例四的一种第一掩膜板的俯视图；
图16是本发明实施例四的一种第二掩膜板的俯视图；
图17是图16的第二掩膜板与采用图15的第一掩膜板形成的第一栅极阵列嵌套的示意图；
图18是本发明实施例四的再一种第一掩膜板的俯视图；
图19是本发明实施例四的再一种第二掩膜板的俯视图；
图20是图19的第二掩膜板与采用图18的第一掩膜板形成的第一栅极阵列嵌套的示意图；
图21是本发明实施例四的第三种第一掩膜板的俯视图；
图22是本发明实施例四的第三种第二掩膜板与采用图21的第一掩膜板形成的第一栅极阵列嵌套的示意图。
具体实施方式
如前所述，不同于现有的光学临近修正法，本发明提出采用两套掩膜板进行曝光过程，第一套掩膜板曝光形成的栅极阵列中，各栅极两端在沿垂直长度方向平齐且每个栅极至少覆盖目标阵列中的相应栅极，换言之，第一套掩膜板曝光形成的各栅极长度都相等，降低由于栅极长度不等导致的曝光、刻蚀后的栅极宽度及栅极之间的距离的偏差；然后，采用第二套掩膜板从长度上将该长度均等的栅极制作成目标长度及形状的栅极，由于栅极的长度尺寸一般大于其宽度尺寸，因而，基本不存在曝光、刻蚀后的栅极长度的偏差。如此，由于采用第二套掩膜板图形化时，栅极的宽度已经被第一套掩模板定义下来，因而本方案实现了栅极宽度及长度的精确控制，避免了栅极长度不等导致的曝光、刻蚀后栅极宽度的偏差，且不涉及复杂计算，易实现。
需要说明的是，本发明中的具有不同长度的晶体管栅极阵列中的各栅极平行，即在栅极宽度方向上各自平行排开。
具体地，在两次曝光及刻蚀过程中，第一次曝光过程中所使用的光刻胶（第一光刻胶）可以为正性光刻胶，也可以为负性光刻胶，第二次曝光过程中所使用的光刻胶（第二光刻胶）可以为正性光刻胶，也可以为负性光刻胶，相应地，第一次曝光过程中所使用的第一掩膜板与第二次曝光过程中所使用的第二掩膜板的透光区域与遮光区域不同。具体地，a）当第一光刻胶、第二光刻胶都为正性光刻胶时，第一掩膜板的图案具体为：各遮光图案与目标阵列中各栅极对应，各遮光图案的宽度与目标阵列中各栅极宽度相等，各遮光图案两端在沿垂直长度方向平齐且每个遮光图案至少覆盖目标阵列中的相应栅极；第二掩膜板的图案具体为：所述第二掩膜板的各透光图案对应第一掩膜板的各遮光图案与目标阵列的各栅极图案之间的差。b）当第一光刻胶、第二光刻胶都为负性光刻胶时，第一掩膜板的图案具体为：各透光图案与目标阵列中各栅极对应，各透光图案的宽度与目标阵列中各栅极宽度相等，各透光图案两端在沿垂直长度方向平齐且每个透光图案至少覆盖目标阵列中的相应栅极；第二掩膜板的图案具体为：各遮光图案对应第一掩膜板的各透光图案与目标阵列的各栅极图案之间的差。c）当第一光刻胶为正性光刻胶、第二光刻胶为负性光刻胶时，第一掩膜板的图案具体为：各遮光图案与目标阵列中各栅极对应，各遮光图案的宽度与目标阵列中各栅极宽度相等，各遮光图案两端在沿垂直长度方向平齐且每个遮光图案至少覆盖目标阵列中的相应栅极；第二掩膜板的图案具体为：各遮光图案对应第一掩膜板的各遮光图案与目标阵列的各栅极图案之间的差。d）当第一光刻胶为负性光刻胶、第二光刻胶为正性光刻胶时，第一掩膜板的图案具体为：各透光图案与目标阵列中各栅极对应，各透光图案的宽度与目标阵列中各栅极宽度相等，各透光图案两端在沿垂直长度方向平齐且每个透光图案至少覆盖目标阵列中的相应栅极；第二掩膜板的图案具体为：各透光图案对应第一掩膜板的各透光图案与目标阵列的各栅极图案之间的差。
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。由于本发明重在解释原理，因此，未按比例制图。
实施例一
本实施例一以目标阵列，即待形成栅极阵列中各栅极长度均不等的情况为例介绍本发明的制作方法。具体地，如图1所示的具有4个栅极的目标栅极阵列，栅极1、2、3、4的长度分别为d1、d2、d3、d4，其范围例如为0.03微米至3微米。其中，在垂直栅极长度方向上，即X方向上，阵列中栅极1的下端最长，栅极2的上端最长，两栅极1、2长度方向上重叠长度为s；此外，栅极1、2、3、4的宽度可以相等，也可以不等，栅极1与栅极2之间的间距为w1，栅极2与栅极3之间的间距为w2，栅极3与栅极4之间的间距为w3，其中，w1、w2、w3可以相等，也可以不等。一个实施例中，栅极1、2、3、4的宽度相等，均大于20nm，w1、w2、w3与栅极1、2、3、4的宽度相等，也均大于20纳米，栅极阵列的面积大于4平方微米。
具体地，步骤S11，如图2所示，提供半导体衬底100，所述半导体衬底100上自下而上具有氧化层101、多晶硅102及第一光刻胶103。
上述半导体衬底10可以为现有半导体衬底材质，例如硅、锗等。其上的氧化层101用于形成栅极氧化层，其材质例如为氧化硅。
本实施例中，第一光刻胶103为正性光刻胶，其性质为被光照射后由不可溶于显影液材质变为可溶材质。
步骤S12，如图3所示，采用第一掩膜板A对所述第一光刻胶103进行曝光，所述第一掩膜板A的各遮光图案（图3中的阴影区域）与目标阵列中各栅极对应，各遮光图案的宽度与目标阵列中各栅极宽度相等，各遮光图案两端在沿垂直长度方向平齐且每个遮光图案至少覆盖目标阵列中的相应栅极。
换言之，该掩膜板A的各遮光图案的长度至少为d1＋d2－s。优选地，本步骤形成4条长度均为d1＋d2－s的光刻胶。
步骤S13，如图4所示，显影后以图形化的第一光刻胶为掩膜对所述多晶硅102及氧化层101进行刻蚀形成第一栅极阵列，所述第一栅极阵列中的栅极长度均相等。
可以看出，步骤S12与S13在进行曝光及刻蚀时，分别采用了长度相同的掩膜板遮光图案与图形化的第一光刻胶，因而，避免了掩膜板遮光图案与图形化的第一光刻胶长度不同造成的曝光后各栅极之间的间距出现偏差，及刻蚀后各栅极之间的间距出现偏差。
本步骤完成后，如图4所示，第一栅极阵列中的4个栅极长度均为d1＋d2－s，目标阵列中的各栅极1、2、3、4的宽度与各栅极对应在第一栅极阵列中的相应栅极的宽度相比，未发生变化，目标阵列中的栅极1与栅极2、栅极2与栅极3、栅极3与栅极4对应在第一栅极阵列中的间距仍为w1、w2、w3。
步骤S14，在第一栅极阵列上形成第二光刻胶，如图5所示，采用第二掩膜板B对所述第二光刻胶进行曝光，所述第二掩膜板B的各透光图案（图5中的非阴影区域）对应第一掩膜板A的各遮光图案与目标阵列的各栅极图案之间的差。
本实施例中，第二光刻胶也为正性光刻胶，其性质为被光照射后由不可溶于显影液材质变为可溶材质。
为方便理解，图6给出了第一栅极阵列与第二掩膜板B嵌套在一起的示意图。
其中，所述第二掩膜板B的各透光图案对应第一掩膜板A的各遮光图案与目标阵列的各栅极图案之间的差是指该所述第二掩膜板B的各透光图案至少覆盖第一掩膜板各遮光图案与目标阵列的各栅极图案之间的差，且未覆盖目标阵列的各栅极图案。换言之，该第二掩膜板B的各透光图案在第一掩膜板各遮光图案与目标阵列的各栅极图案之间的差所在区域范围内可进行适当扩大，但采用该第二掩膜板B曝光后，目标阵列的各栅极图案不在曝光区域范围内。
步骤S15，显影后以图形化的第二光刻胶为掩膜对第一栅极阵列进行刻蚀形成目标栅极阵列。
可以看出，步骤S14与S15在进行曝光及刻蚀时，从长度方向对S12与S13形成的栅极长度均等的栅极阵列进行部分去除，以实现各栅极图案及长度为目标阵列中的栅极图案及长度。由于栅极的长度尺寸一般大于其宽度尺寸，因而，基本不存在曝光、刻蚀后的栅极长度的偏差。此外，由于在采用第二套掩膜板图形化时，栅极的宽度已经被第一套掩模板定义下来，因而，从长度方向对S12与S13形成的栅极长度进行部分去除过程中，不会对栅极宽度及各栅极宽度上的间距造成变化。
如此，通过两套掩膜板的使用，实现了目标栅极阵列的制作，且避免了掩膜板遮光图案与图形化光刻胶长度不同造成的曝光后各栅极之间的间距出现偏差，及刻蚀后各栅极之间的间距出现偏差。
可以理解的是，本实施例的栅极阵列及制作方法，由于采用了长度相同的第一掩膜板遮光图案与图形化的第一光刻胶，实现了避免了掩膜板遮光图案与图形化光刻胶长度不同造成的曝光后各栅极之间的间距出现偏差，及刻蚀后各栅极之间的间距出现偏差的目的，因而，栅极1、2、3、4的宽度不限于相等，也可以不等。
实施例二
本实施例二仍以目标阵列中各栅极长度均不等的情况为例介绍本发明的制作方法。与实施例一的区别在于，目标阵列中具有最长栅极，该目标阵列中的其它栅极的两端在沿垂直栅极长度方向不超过该最长栅极的两端。具体地，如图7所示的具有4个栅极的目标栅极阵列，其中，栅极1的长度d1最长，其它栅极2、3、4的两端在沿垂直栅极长度方向，即X方向，不超过该最长栅极1的两端。
在步骤S12中采用第一掩膜板A’对多晶硅102上的第一光刻胶103（正性光刻胶）进行曝光时，如图8所示，所述第一掩膜板A’的各遮光图案（图8中的阴影区域）的长度均为目标阵列中最长栅极1的长度d1。换言之，该掩膜板A’的各遮光图案均具有长度d1。本步骤形成4条长度均为d1的光刻胶。
步骤S13中显影后以图形化的第一光刻胶为掩膜对多晶硅102及氧化层101进行刻蚀形成第一栅极阵列时，该第一栅极阵列中的栅极长度均为阵列中最长栅极1的长度d1。
与实施例一类似，步骤S12与S13在进行曝光及刻蚀时，分别采用了长度相同的第一掩膜板遮光图案与图形化的第一光刻胶，因而，避免了第一掩膜板遮光图案与图形化的第一光刻胶长度不同造成的曝光后各栅极之间的间距出现偏差，及刻蚀后各栅极之间的间距出现偏差。步骤S13完成后，如图9所示，第一栅极阵列中的4个栅极长度均为d1，目标阵列中的各栅极1、2、3、4的宽度与各栅极对应在第一栅极阵列中的相应栅极的宽度相比，未发生变化，目标阵列中的栅极1与栅极2、栅极2与栅极3、栅极3与栅极4对应在第一栅极阵列中的间距仍为w1、w2、w3。
步骤S14中，如图10所示，采用第二掩膜板B’对第一栅极阵列上的第二光刻胶（正性光刻胶）进行曝光时，第二掩膜板B’的各透光图案（图10中的非阴影区域）对应第一掩膜板A’的各遮光图案与目标阵列的各栅极图案之间的差，最长栅极1无第二掩膜板B’的透光图案对应。
为方便理解，图11给出了第一栅极阵列与第二掩膜板B’嵌套在一起的示意图。
与实施例一类似，所述第二掩膜板B’的各透光图案对应第一掩膜板A’各遮光图案与目标阵列的各栅极图案之间的差是指该所述第二掩膜板B’的各透光图案至少覆盖第一掩膜板A’各遮光图案与目标阵列的各栅极图案之间的差，且未覆盖目标阵列的各栅极图案。换言之，该第二掩膜板B’的各透光图案在第一掩膜板A’各遮光图案与目标阵列的各栅极图案之间的差所在区域范围内可进行适当扩大，但采用该第二掩膜板B’曝光后，目标阵列的各栅极图案不在曝光区域范围内。
上述步骤S14与之后步骤S15，显影后以图形化的第二光刻胶为掩膜对第一栅极阵列进行刻蚀形成目标栅极阵列，从长度方向对S12与S13形成的栅极长度均等的栅极阵列进行部分去除，以实现各栅极图案及长度为目标阵列中的栅极图案及长度。由于栅极的长度尺寸一般大于其宽度尺寸，因而，基本不存在曝光、刻蚀后的栅极长度的偏差。
如此，通过两套掩膜板的使用，实现了目标栅极阵列的制作，且避免了掩膜板遮光图案与图形化光刻胶长度不同造成的曝光后各栅极之间的间距出现偏差，及刻蚀后各栅极之间的间距出现偏差。
实施例三
本实施例三提供的具有不同长度的晶体管栅极阵列及其制作方法大致与实施例二相同。区别在于，晶体管栅极目标阵列具有多个子阵列，例如，如图12所示，子阵列1’、2’、3’、4’，每个子阵列的目标栅极长度相等，不同子阵列的目标栅极长度不等，子阵列1’的各栅极为最长栅极，该目标阵列中的其它子阵列的栅极的两端在沿垂直栅极长度方向不超过该最长栅极的两端。
可以理解的是，在步骤S12执行过程中，如图13所示，采用第一掩膜板A’’对多晶硅102上的第一光刻胶103（正性光刻胶）进行曝光时，所述第一掩膜板A’’的各遮光图案（图13中的阴影区域）对应目标阵列中各子阵列的栅极，且遮光图案的长度为目标阵列中最长栅极1’的长度。
步骤S14执行过程中，如图14所示，采用第二掩膜板B’’对第一栅极阵列上的第二光刻胶（正性光刻胶）进行曝光时，所述第二掩膜板B’’的各透光图案（图14中的非阴影区域）对应第一掩膜板A’’的各遮光图案与目标阵列的各栅极图案之间的差，优选地，一个子阵列对应一个第二掩膜板B’’的透光图案。
与实施例一、二类似地，所述第二掩膜板B’’的透光图案对应第一掩膜板A’’各遮光图案与目标阵列的各栅极图案之间的差是指该所述第二掩膜板B’’的各透光图案至少覆盖第一掩膜板A’’各遮光图案与目标阵列的各栅极图案之间的差，每个透光图案可以对应一个子阵列，且未覆盖目标阵列的各栅极图案。换言之，该第二掩膜板B’’的透光图案在第一掩膜板A’’遮光图案与目标阵列的各栅极图案之间的差所在区域范围内可进行适当扩大，但采用该第二掩膜板B’’曝光后，目标阵列的各栅极图案不在曝光区域范围内。
其它实施例中，多个子阵列也可以用于实施例一的方案，即在垂直栅极长度方向上，某个子阵列中栅极的下端最长，另外某个子阵列中栅极的上端最长，即第一掩膜板的各图案的长度至少为：下端最长子阵列中栅极长度+上端最长子阵列中栅极长度-下端最长子阵列中栅极与上端最长子阵列中栅极两者的长度重叠值。
实施例四
本实施例四提供的具有不同长度的晶体管栅极阵列及其制作方法大致与实施例一至三相同。区别在于，步骤S11中，多晶硅102上的第一光刻胶103、步骤S14中，在第一栅极阵列上形成第二光刻胶都为负性光刻胶，其性质为被光照射后由可溶于显影液材质变为不可溶材质。相应地，步骤S12中使用的第一掩膜板C的图案具体为：如图15所示，各透光图案（图15中的非阴影区域）与目标阵列中各栅极对应，各透光图案的宽度与目标阵列中各栅极宽度相等，各透光图案两端在沿垂直长度方向平齐且每个透光图案至少覆盖目标阵列中的相应栅极。步骤S14中使用的第二掩膜板D的图案具体为：如图16所示的第二掩膜板与图17的第一栅极阵列与第二掩膜板D嵌套在一起的示意图，各遮光图案（图16中的阴影区域）对应第一掩膜板C的各透光图案与目标阵列的各栅极图案之间的差。
与实施例一类似，所述第二掩膜板D的各遮光图案对应第一掩膜板C各透光图案与目标阵列的各栅极图案之间的差是指该所述第二掩膜板D的各遮光图案至少覆盖第一掩膜板C各透光图案与目标阵列的各栅极图案之间的差，且未覆盖目标阵列的各栅极图案。换言之，该第二掩膜板D的各遮光图案在第一掩膜板C各透光图案与目标阵列的各栅极图案之间的差所在区域范围内可进行适当扩大，但采用该第二掩膜板D曝光后，目标阵列的各栅极图案在曝光区域范围内。
此外，类似实施例二，两次曝光都采用负性光刻胶时，若目标阵列中具有最长栅极，且该目标阵列中的其它栅极的两端在沿垂直栅极长度方向不超过该最长栅极的两端。在步骤S12中采用第一掩膜板对多晶硅102上的第一光刻胶103（负性光刻胶）进行曝光时，如图18所示，所述第一掩膜板C’的各透光图案的长度均为目标阵列中最长栅极的长度d1。换言之，该掩膜板的各透光图案均具有长度d1。步骤S14中，结合图19所示的第二掩膜板D’与图20所示的第一栅极阵列与第二掩膜板D’嵌套在一起的结构，采用第二掩膜板D’对第一栅极阵列上的第二光刻胶（负性光刻胶）进行曝光时，第二掩膜板D’的各遮光图案对应第一掩膜板C’的各透光图案与目标阵列的各栅极图案之间的差，最长栅极无第二掩膜板D’的遮光图案对应。
类似实施例三，晶体管栅极目标阵列具有多个子阵列，每个子阵列的目标栅极长度相等，不同子阵列的目标栅极长度不等。例如但不限于，某个子阵列的各栅极为最长栅极，该目标阵列中的其它子阵列的栅极的两端在沿垂直栅极长度方向不超过该最长栅极的两端。相应地，在步骤S12执行过程中，如图21所示，采用第一掩膜板C’’对多晶硅上的第一光刻胶（负性光刻胶）进行曝光时，所述第一掩膜板C’’的各透光图案（对应图21中非阴影区域）对应目标阵列中各子阵列的栅极，且透光图案的长度为目标阵列中最长栅极的长度。在步骤S14执行过程中，结合图21所示的第二掩膜板D’’与图22所示的第一栅极阵列与第二掩膜板D’’嵌套在一起的结构，采用第二掩膜板D’’对第一栅极阵列上的第二光刻胶（负性光刻胶）进行曝光时，所述第二掩膜板D’’的各遮光图案（对应图22中阴影区域）对应第一掩膜板C’’的各透光图案与目标阵列的各栅极图案之间的差，优选地，一个子阵列对应一个第二掩膜板D’’的遮光图案。
实施例五
本实施例五提供的具有不同长度的晶体管栅极阵列及其制作方法大致与实施例一至三相同。区别在于，步骤S11中，多晶硅102上的第一光刻胶103为正性光刻胶、步骤S14中，在第一栅极阵列上形成第二光刻胶为负性光刻胶。相应地，步骤S12中使用的第一掩膜板的图案具体为：各遮光图案与目标阵列中各栅极对应，各遮光图案的宽度与目标阵列中各栅极宽度相等，各遮光图案两端在沿垂直长度方向平齐且每个遮光图案至少覆盖目标阵列中的相应栅极。步骤S14中使用的第二掩膜板的图案具体为：各遮光图案对应第一掩膜板的各遮光图案与目标阵列的各栅极图案之间的差。
与实施例一类似，所述第二掩膜板的各遮光图案对应第一掩膜板各遮光图案与目标阵列的各栅极图案之间的差是指该所述第二掩膜板的各遮光图案至少覆盖第一掩膜板各遮光图案与目标阵列的各栅极图案之间的差，且未覆盖目标阵列的各栅极图案。换言之，该第二掩膜板的各遮光图案在第一掩膜板各遮光图案与目标阵列的各栅极图案之间的差所在区域范围内可进行适当扩大，但采用该第二掩膜板曝光后，目标阵列的各栅极图案在曝光区域范围内。
此外，类似实施例二，第一次曝光采用正性光刻胶、第二次曝光采用负性光刻胶时，若目标阵列中具有最长栅极，且该目标阵列中的其它栅极的两端在沿垂直栅极长度方向不超过该最长栅极的两端。在步骤S12中采用第一掩膜板对多晶硅102上的第一光刻胶103（正性光刻胶）进行曝光时，所述第一掩膜板的各遮光图案的长度均为目标阵列中最长栅极的长度d1。换言之，该掩膜板的各遮光图案均具有长度d1。步骤S14中，采用第二掩膜板对第一栅极阵列上的第二光刻胶（负性光刻胶）进行曝光时，第二掩膜板的各遮光图案对应第一掩膜板的各遮光图案与目标阵列的各栅极图案之间的差，最长栅极无第二掩膜板的遮光图案对应。
类似实施例三，晶体管栅极目标阵列具有多个子阵列，每个子阵列的目标栅极长度相等，不同子阵列的目标栅极长度不等。例如但不限于，某个子阵列的各栅极为最长栅极，该目标阵列中的其它子阵列的栅极的两端在沿垂直栅极长度方向不超过该最长栅极的两端。相应地，在步骤S12执行过程中，采用第一掩膜板对多晶硅上的第一光刻胶（正性光刻胶）进行曝光时，所述第一掩膜板的各遮光图案对应目标阵列中各子阵列的栅极，且遮光图案的长度为目标阵列中最长栅极的长度。在步骤S14执行过程中，采用第二掩膜板对第一栅极阵列上的第二光刻胶（负性光刻胶）进行曝光时，所述第二掩膜板的各遮光图案对应第一掩膜板的各遮光图案与目标阵列的各栅极图案之间的差，优选地，一个子阵列对应一个第二掩膜板的遮光图案。
实施例六
本实施例六提供的具有不同长度的晶体管栅极阵列及其制作方法大致与实施例一至三相同。区别在于，步骤S11中，多晶硅102上的第一光刻胶103为负性光刻胶、步骤S14中，在第一栅极阵列上形成第二光刻胶为正性光刻胶。相应地，步骤S12中使用的第一掩膜板的图案具体为：各透光图案与目标阵列中各栅极对应，各透光图案的宽度与目标阵列中各栅极宽度相等，各透光图案两端在沿垂直长度方向平齐且每个透光图案至少覆盖目标阵列中的相应栅极。步骤S14中使用的第二掩膜板的图案具体为：各透光图案对应第一掩膜板的各透光图案与目标阵列的各栅极图案之间的差。
与实施例一类似，所述第二掩膜板的各透光图案对应第一掩膜板各透光图案与目标阵列的各栅极图案之间的差是指该所述第二掩膜板的各透光图案至少覆盖第一掩膜板各透光图案与目标阵列的各栅极图案之间的差，且未覆盖目标阵列的各栅极图案。换言之，该第二掩膜板的各透光图案在第一掩膜板各透光图案与目标阵列的各栅极图案之间的差所在区域范围内可进行适当扩大，但采用该第二掩膜板曝光后，目标阵列的各栅极图案不在曝光区域范围内。
此外，类似实施例二，第一次曝光采用负性光刻胶、第二次曝光采用正性光刻胶时，若目标阵列中具有最长栅极，且该目标阵列中的其它栅极的两端在沿垂直栅极长度方向不超过该最长栅极的两端。在步骤S12中采用第一掩膜板对多晶硅102上的第一光刻胶103（负性光刻胶）进行曝光时，所述第一掩膜板的各透光图案的长度均为目标阵列中最长栅极的长度d1。换言之，该掩膜板的各透光图案均具有长度d1。步骤S14中，采用第二掩膜板对第一栅极阵列上的第二光刻胶（正性光刻胶）进行曝光时，第二掩膜板的各透光图案对应第一掩膜板的各透光图案与目标阵列的各栅极图案之间的差，最长栅极无第二掩膜板的透光图案对应。
类似实施例三，晶体管栅极目标阵列具有多个子阵列，每个子阵列的目标栅极长度相等，不同子阵列的目标栅极长度不等。例如但不限于，某个子阵列的各栅极为最长栅极，该目标阵列中的其它子阵列的栅极的两端在沿垂直栅极长度方向不超过该最长栅极的两端。相应地，在步骤S12执行过程中，采用第一掩膜板对多晶硅上的第一光刻胶（负性光刻胶）进行曝光时，所述第一掩膜板的各透光图案对应目标阵列中各子阵列的栅极，且透光图案的长度为目标阵列中最长栅极的长度。在步骤S14执行过程中，采用第二掩膜板对第一栅极阵列上的第二光刻胶（正性光刻胶）进行曝光时，所述第二掩膜板的各透光图案对应第一掩膜板的各透光图案与目标阵列的各栅极图案之间的差，优选地，一个子阵列对应一个第二掩膜板的透光图案。
本发明中，各实施例采用递进式写法，重点描述与前述实施例的不同之处，各实施例中的相同结构及制作方法参照前述实施例的相同部分。
本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。

Claims (18)

1.一种具有不同长度的晶体管栅极阵列的制作方法，其特征在于，包括：
提供半导体衬底，所述半导体衬底上自下而上具有氧化层、多晶硅及第一光刻胶；
采用第一掩膜板对所述第一光刻胶进行曝光，显影后以图形化的第一光刻胶为掩膜对所述多晶硅及氧化层进行刻蚀形成第一栅极阵列，所述第一栅极阵列中的栅极长度均相等；
在第一栅极阵列上形成第二光刻胶，采用第二掩膜板对所述第二光刻胶进行曝光，显影后以图形化的第二光刻胶为掩膜对所述第一栅极阵列进行刻蚀形成目标栅极阵列。
2.根据权利要求1所述的制作方法，其特征在于，所述第一光刻胶为正性光刻胶，所述第一掩膜板的各遮光图案与目标阵列中各栅极对应，各遮光图案的宽度与目标阵列中各栅极宽度相等，各遮光图案两端在沿垂直长度方向平齐且每个遮光图案至少覆盖目标阵列中的相应栅极；所述第二光刻胶为正性光刻胶，所述第二掩膜板的各透光图案对应第一掩膜板的各遮光图案与目标阵列的各栅极图案之间的差。
3.根据权利要求1所述的制作方法，其特征在于，所述第一光刻胶为负性光刻胶，所述第一掩膜板的各透光图案与目标阵列中各栅极对应，各透光图案的宽度与目标阵列中各栅极宽度相等，各透光图案两端在沿垂直长度方向平齐且每个透光图案至少覆盖目标阵列中的相应栅极；所述第二光刻胶为负性光刻胶，所述第二掩膜板的各遮光图案对应第一掩膜板的各透光图案与目标阵列的各栅极图案之间的差。
4.根据权利要求1所述的制作方法，其特征在于，所述第一光刻胶为正性光刻胶，所述第一掩膜板的各遮光图案与目标阵列中各栅极对应，各遮光图案的宽度与目标阵列中各栅极宽度相等，各遮光图案两端在沿垂直长度方向平齐且每个遮光图案至少覆盖目标阵列中的相应栅极；所述第二光刻胶为负性光刻胶，所述第二掩膜板的各遮光图案对应第一掩膜板的各遮光图案与目标阵列的各栅极图案之间的差。
5.根据权利要求1所述的制作方法，其特征在于，所述第一光刻胶为负性光刻胶，所述第一掩膜板的各透光图案与目标阵列中各栅极对应，各透光图案的宽度与目标阵列中各栅极宽度相等，各透光图案两端在沿垂直长度方向平齐且每个透光图案至少覆盖目标阵列中的相应栅极；所述第二光刻胶为正性光刻胶，所述第二掩膜板的各透光图案对应第一掩膜板的各透光图案与目标阵列的各栅极图案之间的差。
6.根据权利要求2或4所述的制作方法，其特征在于，目标阵列中具有最长栅极，该目标阵列中的其它栅极的两端在沿垂直栅极长度方向不超过该最长栅极的两端，所述第一掩膜板的各遮光图案的长度均为目标阵列中最长栅极的长度。
7.根据权利要求3或5所述的制作方法，其特征在于，目标阵列中具有最长栅极，该目标阵列中的其它栅极的两端在沿垂直栅极长度方向不超过该最长栅极的两端，所述第一掩膜板的各透光图案的长度均为目标阵列中最长栅极的长度。
8.根据权利要求2或4所述的制作方法，其特征在于，目标阵列中各栅极的宽度相等，第一掩膜板的各遮光图案的宽度相等。
9.根据权利要求3或5所述的制作方法，其特征在于，目标阵列中各栅极的宽度相等，第一掩膜板的各透光图案的宽度相等。
10.根据权利要求2所述的制作方法，其特征在于，目标栅极阵列具有多个子阵列，所述子阵列的栅极长度相等，不同子阵列的栅极长度不等，所述第一掩膜板的各遮光图案两端在沿垂直长度方向平齐，每个遮光图案至少覆盖目标阵列中的相应栅极，一个子阵列对应一个第二掩膜板的透光图案。
11.根据权利要求4所述的制作方法，其特征在于，目标栅极阵列具有多个子阵列，所述子阵列的栅极长度相等，不同子阵列的栅极长度不等，所述第一掩膜板的各遮光图案两端在沿垂直长度方向平齐，每个遮光图案至少覆盖目标阵列中的相应栅极，一个子阵列对应一个第二掩膜板的遮光图案。
12.根据权利要求3所述的制作方法，其特征在于，目标栅极阵列具有多个子阵列，所述子阵列的栅极长度相等，不同子阵列的栅极长度不等，所述第一掩膜板的各透光图案两端在沿垂直长度方向平齐，每个透光图案至少覆盖目标阵列中的相应栅极，一个子阵列对应一个第二掩膜板的遮光图案。
13.根据权利要求5所述的制作方法，其特征在于，目标栅极阵列具有多个子阵列，所述子阵列的栅极长度相等，不同子阵列的栅极长度不等，所述第一掩膜板的各透光图案两端在沿垂直长度方向平齐，每个透光图案至少覆盖目标阵列中的相应栅极，一个子阵列对应一个第二掩膜板的透光图案。
14.根据权利要求1所述的制作方法，其特征在于，目标栅极阵列中最短栅极的长度为0.03微米。
15.根据权利要求1所述的制作方法，其特征在于，目标栅极阵列中最长栅极的长度为3微米。
16.根据权利要求1所述的制作方法，其特征在于，目标栅极阵列中各栅极的宽度大于20纳米。
17.根据权利要求1所述的制作方法，其特征在于，目标栅极阵列的面积大于4平方微米。
18.一种根据上述权利要求1至17中任意一项所述的制作方法形成的具有不同长度的晶体管栅极阵列。
CN201310011492.XA 2013-01-11 2013-01-11 具有不同长度的晶体管栅极阵列及其制作方法 Active CN103928308B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310011492.XA CN103928308B (zh) 2013-01-11 2013-01-11 具有不同长度的晶体管栅极阵列及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310011492.XA CN103928308B (zh) 2013-01-11 2013-01-11 具有不同长度的晶体管栅极阵列及其制作方法

Publications (2)

Publication Number Publication Date
CN103928308A true CN103928308A (zh) 2014-07-16
CN103928308B CN103928308B (zh) 2016-08-03

Family

ID=51146490

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310011492.XA Active CN103928308B (zh) 2013-01-11 2013-01-11 具有不同长度的晶体管栅极阵列及其制作方法

Country Status (1)

Country Link
CN (1) CN103928308B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116072536A (zh) * 2023-03-03 2023-05-05 长鑫存储技术有限公司 半导体结构制备方法及半导体结构

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6411363A (en) * 1987-07-03 1989-01-13 Matsushita Electric Ind Co Ltd Read storage element
JP2002222868A (ja) * 2001-01-29 2002-08-09 Fujitsu Ltd 半導体装置及びその製造方法
CN1945835A (zh) * 2005-10-05 2007-04-11 松下电器产业株式会社 半导体装置及其制造方法
US20070161194A1 (en) * 2006-01-12 2007-07-12 Samsung Electronics, Co., Ltd. Method of measuring an effective channel length and an overlap length in a metal-oxide semiconductor field effect transistor

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6411363A (en) * 1987-07-03 1989-01-13 Matsushita Electric Ind Co Ltd Read storage element
JP2002222868A (ja) * 2001-01-29 2002-08-09 Fujitsu Ltd 半導体装置及びその製造方法
CN1945835A (zh) * 2005-10-05 2007-04-11 松下电器产业株式会社 半导体装置及其制造方法
US20070161194A1 (en) * 2006-01-12 2007-07-12 Samsung Electronics, Co., Ltd. Method of measuring an effective channel length and an overlap length in a metal-oxide semiconductor field effect transistor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116072536A (zh) * 2023-03-03 2023-05-05 长鑫存储技术有限公司 半导体结构制备方法及半导体结构

Also Published As

Publication number Publication date
CN103928308B (zh) 2016-08-03

Similar Documents

Publication Publication Date Title
US7541117B2 (en) Mask pattern generating method
TWI483290B (zh) 描畫方法和製造物品的方法
TWI463246B (zh) 半導體裝置及其製造方法，暨半導體製造用遮罩及光近接處理方法
US9748107B2 (en) Method for removing semiconductor fins using alternating masks
US8330248B2 (en) Semiconductor device, mask for fabrication of semiconductor device, and optical proximity correction method
US8392854B2 (en) Method of manufacturing semiconductor device by using uniform optical proximity correction
US9754068B2 (en) Method, computer readable storage medium and computer system for creating a layout of a photomask
JP5455438B2 (ja) マスクパターンデータ作成方法
TWI539312B (zh) 光罩圖案之產生方法，儲存媒體，電腦，光罩之製造方法，曝光方法，製造用於生成光罩之裝置與系統的方法
JP6418786B2 (ja) パターンの作成方法、プログラムおよび情報処理装置
JP2002341513A (ja) 露光用マスク及びそれを用いた半導体装置の製造方法
JP5537205B2 (ja) 半導体装置及びその製造方法
KR101962492B1 (ko) 패턴 생성 방법, 프로그램, 정보 처리 장치, 및 마스크 제조 방법
CN103928308A (zh) 具有不同长度的晶体管栅极阵列及其制作方法
US20190286785A1 (en) Design method of semiconductor integrated circuit layout
JP2016012122A (ja) フォトマスク、光学素子アレイの製造方法、光学素子アレイ
CN101458444B (zh) 制作光掩模版及图形化的方法
TW201944168A (zh) 光罩以及形成圖案的方法
CN110707005B (zh) 半导体装置及其形成方法
KR20110112723A (ko) 사선 구조의 액티브 형성을 위한 컷팅 마스크
JP2009008885A (ja) 濃度分布マスク
Nakajima et al. Self-aligned quadruple patterning-aware routing
US11726400B2 (en) Lithography process method for defining sidewall morphology of lithography pattern
CN104752319B (zh) 导电孔阵列图形的形成方法
JP2014013376A (ja) マスクデータ作成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant