CN103916124A - 一种带自动频率校验功能的注入锁定分频结构 - Google Patents

一种带自动频率校验功能的注入锁定分频结构 Download PDF

Info

Publication number
CN103916124A
CN103916124A CN201410121844.1A CN201410121844A CN103916124A CN 103916124 A CN103916124 A CN 103916124A CN 201410121844 A CN201410121844 A CN 201410121844A CN 103916124 A CN103916124 A CN 103916124A
Authority
CN
China
Prior art keywords
frequency
injection locking
signal
semiconductor
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410121844.1A
Other languages
English (en)
Other versions
CN103916124B (zh
Inventor
虞小鹏
许文林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhejiang University ZJU
Original Assignee
Zhejiang University ZJU
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhejiang University ZJU filed Critical Zhejiang University ZJU
Priority to CN201410121844.1A priority Critical patent/CN103916124B/zh
Publication of CN103916124A publication Critical patent/CN103916124A/zh
Application granted granted Critical
Publication of CN103916124B publication Critical patent/CN103916124B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本发明公开了一种带自动频率校验功能的注入锁定分频结构。包括用于接收预设的输入信号并根据谐振频率对预设的输入信号进行分频产生第一分频信号的注入锁定分频器；包括用于接收第一分频信号并进行第二次分频产生第二分频信号输出的数字分频器；包括用于将接收到的第二分频信号与参考信号的频率相比较产生数字校验选择信号的自动频率控制器；包括用于从自动频率控制器接收数字校验选择信号并转化成模拟信号反馈到注入锁定分频器中进行电压控制的数字到模拟转换器。本发明能获得高稳定工作频率范围、低功耗的带自动频率校验功能，可以更好地在实际过程中对注入锁定分频电路中控制电压的控制以及对潜在的工艺偏差等因素的抵抗。

Description

一种带自动频率校验功能的注入锁定分频结构
技术领域
本发明涉及一种注入锁定分频结构，尤其是涉及电子电路技术领域的一种带自动频率校验功能的注入锁定分频结构。
背景技术
目前，传统的锁相环（PLL）在反馈路径中采用分频器来实现分频。绝大多数锁相环的分频器都是基于触发器实现的，这些分频器的功耗随着工作频率的增加而增加，因此在毫米波频段，分频器的功耗非常大。而应用于无线通信系统的频率合成器中，分频器的功耗占据了系统功耗的大部分。
锁相环（PLL）在无线收发机中是非常重要的电路之一，收发机的功耗很大一部分都是来自于锁相环，为了降低收发机的功耗，进一步改善和提高锁相环的性能是非常有必要的。在锁相环的系统中，降低第一级分频器的功耗可以很好的实现低功耗锁相环设计。
传统的解决方法是引入注入锁定分频器技术设计锁相环来降低锁相环的功耗，具体的，如图2实线框图所示。注入锁定分频器采用了类似于振荡器设计的谐振谐波的锁定来获得非常高的工作频率以及超低的功耗，具体的，如图3所示，通过将大信号与小信号互补的方法合理的规划分频器实现超低功耗。但是，这种技术在具体实现过程中面临实际困难，由于供电电压、输入幅度以及偏置电流发生的变化都会使分频器的工作频率范围发生很大的偏差，因此ILFD的工作频率范围非常不稳定。另外从图4典型的分频输入灵敏度曲线可以看出，在不同的控制电压VT上，注入锁定分频器需要有很多的V型分频工作范围来满足整个分频器输入范围的要求。并且还存在一些应用层面上的问题，在实际过程确定ILFD实际工作状态的输入频率范围、如何实现实际过程中对VT的控制以及对潜在的工艺偏差等因素的抵抗。
发明内容
有鉴于此，本发明提供了一种带自动频率校验功能的注入锁定分频结构，适用于毫米波频段，以获得实际工作状态的输入频率范围，来克服现有技术中ILFD工作频率范围不稳定、控制电压VT难控制的问题以及抵抗潜在的工艺偏差。
为实现上述目的，本发明提供如下技术方案：
本发明包括用于接收预设的输入信号Fin并根据谐振频率对预设的输入信号Fin进行分频产生第一分频信号的注入锁定分频器；
包括用于接收第一分频信号并进行第二次分频产生第二分频信号的数字分频器，第二分频信号作为预设的输出信号Fout；
包括用于将接收到的第二分频信号与参考信号Fref的频率相比较产生数字校验选择信号的自动频率控制器；
包括用于从自动频率控制器接收数字校验选择信号并转化成模拟信号反馈到注入锁定分频器中进行电压VT控制的数字到模拟转换器；
预设的输出信号Fout的频率与参考信号Fref的频率相等；注入锁定分频器、数字分频器和自动频率控制器依次连接，数字到模拟转换器分别与注入锁定分频器、自动频率控制器连接。
所述的注入锁定分频器包括电感L1、电容C1、电容C2、MOS管M1和负阻，负阻由MOS管M2和MOS管M3组成；电感L1的两端与电容C1、电容C2串联，电感L1的中间端与电压Vdd相连电容C1和电容C2之间的引出端与控制电压VT相连；电感L1两端分别与MOS管M2、MOS管M3的漏极连接，电感L1两端分别与MOS管M3、MOS管M2的栅极连接，MOS管M3和MOS管M2的源极串联后连接到MOS管M1的漏极上，MOS管M1的栅极与注入信号Vinj相连，MOS管M1的源极接地；电感L1和电容C1之间的引出端为第一输出端RF+，电感L1和电容C2之间的引出端为第二输出端RF-。
所述的电容C1、电容C2均为可变电容。
所述的MOS管M1、MOS管M2、MOS管M3均为N型MOS管。
所述的注入锁定分频结构用于锁相环中并替代分频器。
所述的参考信号Fref由外部的晶体振荡器产生。
本发明的有益效果为：
本发明能获得高稳定工作频率、低功耗的带自动频率校验功能，可以更好地在实际过程中对ILFD电路中控制电压VT的控制以及对潜在的工艺偏差等因素的抵抗。
附图说明
图1为本发明的结构原理示意图。
图2为引入本发明的锁相环的结构原理示意图。
图3为本发明中采用的注入锁定分频器的结构原理示意图。
图4为本发明中采用的注入锁定分频器的频率与输入功率图。
图5为本发明实施例现有的AFC电路的连接关系图。
具体实施方式
下面结合附图及具体实施例对本发明作进一步详细说明。
如图1所示，本发明的注入锁定分频结构包括以下：
包括用于接收预设的输入信号Fin并根据谐振频率对预设的输入信号Fin进行分频产生第一分频信号的注入锁定分频器；
包括用于接收第一分频信号并进行第二次分频产生第二分频信号的数字分频器，第二分频信号作为预设的输出信号Fout；
包括用于将接收到的第二分频信号与参考信号Fref的频率相比较产生数字校验选择信号的自动频率控制器；
包括用于从自动频率控制器接收数字校验选择信号并转化成模拟信号反馈到注入锁定分频器中进行电压VT控制的数字到模拟转换器；
在理想工作状态下，即在注入锁定分频器工作频率范围之内，其预设的输出信号Fout的频率与参考信号Fref的频率相等；注入锁定分频器、数字分频器和自动频率控制器依次连接，数字到模拟转换器分别与注入锁定分频器、自动频率控制器连接。
如图3所示，注入锁定分频器可以采用以下结构的注入锁定分频器，包括电感L1、电容C1、电容C2、MOS管M1和负阻，负阻由MOS管M2和MOS管M3组成；电感L1的两端与电容C1、电容C2串联，电感L1的中间端与电压Vdd相连电容C1和电容C2之间的引出端与控制电压VT相连；电感L1两端分别与MOS管M2、MOS管M3的漏极连接，电感L1两端分别与MOS管M3、MOS管M2的栅极连接，MOS管M3和MOS管M2的源极串联后连接到MOS管M1的漏极上，MOS管M1的栅极与注入信号Vinj相连，MOS管M1的源极接地；电感L1和电容C1之间的引出端为第一输出端RF+，电感L1和电容C2之间的引出端为第二输出端RF-。
电容C1、电容C2均为可变电容。
MOS管M1、MOS管M2、MOS管M3均为N型MOS管。
注入锁定分频结构用于锁相环中并替代分频器。参考信号Fref由外部的晶体振荡器产生。
带自动频率校验功能的注入锁定分频器结构用于锁相环中并替代分频器，如图2虚线框图所示。锁相环的结构包括，鉴频鉴相器、低通滤波器、压控振荡器以及本发明提出的带自动频率校验功能的注入锁定分频器。
为了引用方便起见，各个附图和实施中描述使用的技术名词采用以下英文简称：
ILFD： Injection Locking Frequency Divider，注入锁定分频器。
VCO： Voltage Control Oscillator，压控振荡器。
AFC：Automatic Frequency Control，自动频率控制器。
DAC：Digital to Analog Converter，数字到模拟转换器。
Digital divider: 数字分频器。
PFD：Phase and Frequency Detector，鉴频鉴相器。
LPF：Low Pass Filter，低通滤波器。 
结合上述具体的连接关系，本发明的工作原理如下：
如图4频率与输入功率特性所示，注入锁定分频器在不同控制电压VT下，都有一个V型分频工作范围来满足整个分频器的输入范围。例如：VT=0，注入锁定分频器工作频率范围是55G到60G；VT=Vdd/2，注入锁定分频器工作频率范围是58G到63G；VT=Vdd，注入锁定分频器工作频率范围是61G到67G，那么该注入锁定分频器的工作范围是55G到67G。在不同控制电压VT下，通过注入锁定分频器不同V型工作频率范围形成了注入锁定分频器的工作频率范围。通过采用本发明提出的带自动频率校验功能的注入锁定分频结构，可以确定注入锁定分频器工作频率范围，并实现对控制电压VT的控制。
当VT=0，当输入信号Fin(振荡器输出信号)频率未超出ILFD工作频率范围时，ILFD的输出频率会随着振荡器工作频率增加（减小）而增加（减小），ILFD对Fin进行第一次分频，产生第一分频信号，该信号经过数字分频器Digital divider进行再次分频，产生第二分频信号。然后第二分频信号与参考信号Fref在AFC进行比较，得出第二分频信号与参考信号Fref的频率差为0，即0数字校验位；直到，减小输入信号Fin的频率到超出ILFD工作频率范围时，ILFD仍然有一定的输出但是输出频率不会随着振荡器工作频率减小而减小，采用自动频率校验，如图1所示，ILFD对Fin进行第一次分频，产生第一分频信号，该信号经过数字分频器Digital divider进行再次分频，产生第二分频信号。然后第二分频信号与参考信号Fref在AFC进行比较，得出数字校验选择信号，从而获得了ILFD的实际工作状态的最小频率，最后DAC把数字校验选择信号转化成模拟信号反馈到ILFD，实现了对控制电压VT的控制。
当VT=Vdd，当输入信号Fin频率未超出ILFD工作频率范围时，ILFD的输出频率会随着振荡器工作频率增加（减小）而增加（减小），ILFD对Fin进行第一次分频，产生第一分频信号，该信号经过数字分频器Digital divider进行再次分频，产生第二分频信号。然后第二分频信号与参考信号Fref在AFC进行比较，得出第二分频信号与与参考信号Fref的频率差为0，即0数字校验位；直到，增加输入信号Fin频率到超出ILFD工作频率范围时，ILFD仍然有一定的输出但是输出频率不会随着振荡器工作频率增加而增加，采用自动频率校验，如图1所示，ILFD对Fin进行第一次分频，产生第一分频信号，该信号经过数字分频器Digital divider进行再次分频，产生第二分频信号。然后第二分频信号与参考信号Fref在AFC进行比较，得出数字校验选择信号，从而获得了ILFD的实际工作状态的最大频率，最后DAC把数字校验选择信号转化成模拟信号反馈到ILFD，实现了对控制电压VT的控制。
所用的自动频率控制器AFC如图5所示，其结构包括以下：
包括用于接收图1中预设输出信号Fout 和晶体振荡器产生的参考信号Fref并对这两个信号的频率进行比较产生两个信号频率的差的限幅鉴频器；
包括用于将接收到的信号Fout与参考信号Fref频率差滤除高频部分并输出校验信号的低通滤波器。
本发明的实施例为：
如附图1，为本发明实施的示意图，包括：ILFD、Digital divider、AFC以及DAC。注入锁定分频器首先接预设的输入信号，并根据谐振频率对输入信号进行分频，产生第一分频信号；数字分频器接注入锁定分频器，将所述第一分频信号进行第二次分频，产生频率第二分频信号并作为输出信号；自动频率控制器（AFC）接注入锁定分频器，比较所述第二分频信号与参考信号的频率得出两个信号的频率差，产生数字校验选择信号；数字到模拟转换器（DAC）接自动频率控制器（AFC），将数字校验选择信号转化成模拟信号，反馈到注入锁定分频器中，实现对控制电压VT的控制。这里的预设输入信号为图2锁相环中压控振荡器（VCO）的输出信号，本发明适用于对毫米波频段信号的分频。例如：60GHz的压控振荡器VCO，则注入锁定分频器对60GHz的信号进行分频，该注入锁定分频器就工作在毫米波频段。
综合上述，本发明中，注入锁定分频器接输入信号即振荡器VCO的输出信号，当输入信号超过ILFD的锁定范围，该电路仍然有输出（但是输出频率不会随着振荡器工作频率的增加或减少），并将输入信号进行分频，得到的分频信号再通过数字分频器进行二次分频，接着通过自动频率控制电路与参考信号的频率进行比较，得出频率信息的差别即校验信号，这样就可以获得实际的工作状态下的实际最大与最小频率。再通过在实际的工作状态中数字位进行选择,选择信号通过数字到摸拟的转换器电路反馈到注入锁定分频器电路，保证振荡器和注入锁定分频器的工作频率吻合。从而可以更好的在实际过程中对ILFD电路中VT的控制以及对潜在的工艺偏差等因素的抵抗。
上述具体实施方式用来解释说明本发明，而不是对本发明进行限制，在本发明的精神和权利要求的保护范围内，对本发明作出的任何修改和改变，都落入本发明的保护范围。

Claims (6)

1. 一种带自动频率校验功能的注入锁定分频结构，其特征在于：
包括用于接收预设的输入信号Fin并根据谐振频率对预设的输入信号Fin进行分频产生第一分频信号的注入锁定分频器；
包括用于接收第一分频信号并进行第二次分频产生第二分频信号的数字分频器，第二分频信号作为预设的输出信号Fout；
包括用于将接收到的第二分频信号与参考信号Fref的频率相比较产生数字校验选择信号的自动频率控制器；
包括用于从自动频率控制器接收数字校验选择信号并转化成模拟信号反馈到注入锁定分频器中进行电压VT控制的数字到模拟转换器；
预设的输出信号Fout的频率与参考信号Fref的频率相等；注入锁定分频器、数字分频器和自动频率控制器依次连接，数字到模拟转换器分别与注入锁定分频器、自动频率控制器连接。
2. 根据权利要求1所述的一种带自动频率校验功能的注入锁定分频结构，其特征在于：所述的注入锁定分频器包括电感L1、电容C1、电容C2、MOS管M1和负阻，负阻由MOS管M2和MOS管M3组成；电感L1的两端与电容C1、电容C2串联，电感L1的中间端与电压Vdd相连电容C1和电容C2之间的引出端与控制电压VT相连；电感L1两端分别与MOS管M2、MOS管M3的漏极连接，电感L1两端分别与MOS管M3、MOS管M2的栅极连接，MOS管M3和MOS管M2的源极串联后连接到MOS管M1的漏极上，MOS管M1的栅极与注入信号Vinj相连，MOS管M1的源极接地；电感L1和电容C1之间的引出端为第一输出端RF+，电感L1和电容C2之间的引出端为第二输出端RF-。
3. 根据权利要求1所述的一种带自动频率校验功能的注入锁定分频结构，其特征在于：所述的电容C1、电容C2均为可变电容。
4. 根据权利要求1所述的一种带自动频率校验功能的注入锁定分频结构，其特征在于：所述的MOS管M1、MOS管M2、MOS管M3均为N型MOS管。
5. 根据权利要求1所述的一种带自动频率校验功能的注入锁定分频结构，其特征在于：所述的注入锁定分频结构用于锁相环中并替代分频器。
6. 根据权利要求1所述的一种带自动频率校验功能的注入锁定分频结构，其特征在于：所述的参考信号Fref由外部的晶体振荡器产生。
CN201410121844.1A 2014-03-28 2014-03-28 一种带自动频率校验功能的注入锁定分频结构 Active CN103916124B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410121844.1A CN103916124B (zh) 2014-03-28 2014-03-28 一种带自动频率校验功能的注入锁定分频结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410121844.1A CN103916124B (zh) 2014-03-28 2014-03-28 一种带自动频率校验功能的注入锁定分频结构

Publications (2)

Publication Number Publication Date
CN103916124A true CN103916124A (zh) 2014-07-09
CN103916124B CN103916124B (zh) 2016-09-14

Family

ID=51041558

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410121844.1A Active CN103916124B (zh) 2014-03-28 2014-03-28 一种带自动频率校验功能的注入锁定分频结构

Country Status (1)

Country Link
CN (1) CN103916124B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105099566A (zh) * 2015-06-30 2015-11-25 西安电子科技大学 一种利用双独立可调谐光纤激光器产生毫米波信号的装置
CN108562878A (zh) * 2018-03-29 2018-09-21 南京长峰航天电子科技有限公司 一种雷达信号模拟器宽带捷变频测频方法
CN114244353A (zh) * 2021-12-21 2022-03-25 北京理工大学 一种基于二次注入及锁相环技术的快速启动晶体振荡器
CN114244353B (zh) * 2021-12-21 2024-06-04 北京理工大学 一种基于二次注入及锁相环技术的快速启动晶体振荡器

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101777871A (zh) * 2009-01-09 2010-07-14 复旦大学 一种注入锁定分频器
GB2483898B (en) * 2010-09-24 2015-07-22 Cambridge Silicon Radio Ltd Injection-locked oscillator
CN102361455A (zh) * 2011-08-18 2012-02-22 天津朗波微电子有限公司 一种用于本振产生电路的除二分频器
CN103501175B (zh) * 2013-10-24 2016-02-10 清华大学 一种毫米波锁相环

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105099566A (zh) * 2015-06-30 2015-11-25 西安电子科技大学 一种利用双独立可调谐光纤激光器产生毫米波信号的装置
CN108562878A (zh) * 2018-03-29 2018-09-21 南京长峰航天电子科技有限公司 一种雷达信号模拟器宽带捷变频测频方法
CN108562878B (zh) * 2018-03-29 2021-08-31 南京长峰航天电子科技有限公司 一种雷达信号模拟器宽带捷变频测频方法
CN114244353A (zh) * 2021-12-21 2022-03-25 北京理工大学 一种基于二次注入及锁相环技术的快速启动晶体振荡器
CN114244353B (zh) * 2021-12-21 2024-06-04 北京理工大学 一种基于二次注入及锁相环技术的快速启动晶体振荡器

Also Published As

Publication number Publication date
CN103916124B (zh) 2016-09-14

Similar Documents

Publication Publication Date Title
CN101379693B (zh) 振荡器增益均衡
CN104202048A (zh) 一种宽带全集成锁相环频率综合器
CN105577178A (zh) 一种宽带低相位噪声Sigma-Delta锁相环
CN1856932A (zh) 压控数字模拟振荡器和使用该振荡器的频率合成器
US20140035649A1 (en) Tuned resonant clock distribution system
CN104038215A (zh) 一种∑-△分数频率综合器用自动频率校准电路
CN103580685A (zh) 用于数字控制振荡器的控制电路和装置
Huang et al. An 82–107.6-GHz Integer-$ N $ ADPLL Employing a DCO With Split Transformer and Dual-Path Switched-Capacitor Ladder and a Clock-Skew-Sampling Delta–Sigma TDC
CN102195645A (zh) 一种适用于软件无线电系统的频率综合器
CN108768301A (zh) 一种衬底动态偏置的lc压控振荡器
CN107565956B (zh) 应用于双环路时钟数据恢复电路中的vco频带切换电路及其环路切换方法
Choi et al. An ultra-low-jitter 22.8-GHz ring-LC-hybrid injection-locked clock multiplier with a multiplication factor of 114
CN102761332A (zh) 一种时钟产生电路
US10187070B2 (en) Local oscilator distribution and phase shifting circuits
CN103916124A (zh) 一种带自动频率校验功能的注入锁定分频结构
CN107947790B (zh) 一种宽带细步进低噪声频率源
CN103312323B (zh) 一种快速优化自动频率校准电路及算法
US11115031B2 (en) Phase-locked loop
CN204517791U (zh) 一种压控振荡器的自动摆幅校准电路
US20140062605A1 (en) Method and apparatus for a synthesizer architecture
CN106533438A (zh) 一种采用cmos工艺实现的太赫兹频率合成器
US9143313B2 (en) Frequency sweep signal generator, frequency component analysis apparatus, radio apparatus, and frequency sweep signal generating method
Wang et al. Analysis and design of a dual-mode VCO with inherent mode compensation enabling a 7.9–14.3-GHz 85-fs-rms jitter PLL
CN104467817A (zh) 一种应用于自动频率控制系统(afc)的环路微调算法
CN111211776B (zh) 一种锁相环电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant