CN103905749A

CN103905749A - 偏置控制

Info

Publication number: CN103905749A
Application number: CN201310097361.8A
Authority: CN
Inventors: 周国煜; 赵亦平
Original assignee: Taiwan Semiconductor Manufacturing Co TSMC Ltd
Current assignee: Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date: 2012-12-27
Filing date: 2013-03-25
Publication date: 2014-07-02
Anticipated expiration: 2033-03-25
Also published as: US20140184316A1; CN103905749B; US9451192B2

Abstract

本文提供了一种或多种用于偏置控制的技术或者系统。在一些实施例中，偏置控制涉及对图像传感器的一个或多个像素的列进行偏置。在一些实施例中，相关电路包括复位晶体管、源极跟随器晶体管、第一转移晶体管、第一偏置晶体管、第二偏置晶体管以及连接至第二偏置晶体管的开关。在一些实施例中，第一偏置晶体管和第二偏置晶体管在第一时间对像素的列进行偏置。在一些实施例中，截止第二偏置晶体管，从而在第二时间去除第二偏置。以这种方式，至少因为当第二偏置晶体管工作时能够加速建立时间并且当断开时能实现更宽的像素操作范围而提高了图像晶体管的性能。

Description

偏置控制

技术领域

本发明总的来说涉及半导体领域，更具体地，涉及用于偏置控制的方法或系统。

背景技术

通常，图像传感器(诸如互补金属氧化物半导体(CMOS)图像传感器)包括一个或多个像素。例如，像素通常与一个或多个晶体管相关联，诸如复位晶体管、源极跟随器(SF)晶体管或转移晶体管。然而，当与传感器相关的负载增加时，通常增加了建立时间(settling time)，并且像素操作范围可能变差。

发明内容

提供本发明内容来以简化的形式介绍在以下详细描述中进一步描述的许多概念。本发明内容并不是所要求主题的完整综述、所要求主题的关键因素或必要特征，也不用于限制所要求主题的范围。

本文提供了一种或多种用于控制偏置的技术或者系统。例如，偏置控制涉及对图像传感器的一个或多个像素的列进行偏置。在一些实施例中，第一偏置晶体管被配置为在第一时间向列施加第一偏置。在一些实施例中，第二偏置晶体管被配置为在第一时间向列施加第二偏置。以这种方式，从列中得到更大的偏置电流，因此，通过基于增加的偏置电流减少与图像传感器相关的建立时间而减少了相关的相关双采样(CDS)时间。在一些实施例中，连接至第二偏置晶体管的开关被配置为在第二时间从该列去除第二偏置。这样，在第二时间减少了偏置电流，从而增强像素操作。

根据本发明的一个方面，提供了一种电路，包括：复位晶体管，包括复位栅极、复位源极和复位漏极；源极跟随器(SF)晶体管，包括SF栅极、SF源极和SF漏极；第一转移晶体管，包括第一转移栅极、第一转移源极和第一转移漏极，复位源极连接至SF栅极和第一转移漏极；第一偏置控制部分，包括具有第一偏置栅极、第一偏置源极和第一偏置漏极的第一偏置晶体管；以及第二偏置控制部分，包括开关和第二偏置晶体管，第二偏置晶体管包括第二偏置栅极、第二偏置源极和第二偏置漏极，开关连接至所述第二偏置漏极，SF源极连接至所述开关或第一偏置漏极中的至少一个。

优选地，复位漏极连接至复位电压。

优选地，第一转移源极连接至第一传感器，第一传感器接地。

优选地，第一传感器包括光电二极管。

优选地，SF源极、开关或第一偏置漏极中的至少一个连接至输出节点。

优选地，复位源极、SF栅极或第一转移漏极中的至少一个连接至浮置扩散(FD)节点。

优选地，该电路包括：第二转移晶体管，包括第二转移栅极、第二转移源极和第二转移漏极，第二转移漏极连接至FD节点；第三转移晶体管，包括第三转移栅极、第三转移源极和第三转移漏极，第三转移漏极连接至FD节点；以及第四转移晶体管，包括第四转移栅极、第四转移源极和第四转移漏极，第四转移漏极连接至FD节点。

优选地，第二转移源极连接至第二传感器，第二传感器接地；第三转移源极连接至第三传感器，第三传感器接地；以及第四转移源极连接至第四传感器，第四传感器接地。

优选地，复位晶体管包括n型金属氧化物半导体(NMOS)晶体管。

优选地，第一转移晶体管包括n型金属氧化物半导体(NMOS)晶体管。

优选地，SF晶体管包括n型金属氧化物半导体(NMOS)晶体管。

优选地，第一偏置晶体管包括n型金属氧化物半导体(NMOS)晶体管。

优选地，第二偏置晶体管包括n型金属氧化物半导体(NMOS)晶体管。

优选地，开关被配置为基于与所述电路相关联的读出建立而闭合。

根据本发明的另一方面，提供了一种图像传感器，包括一个或多个像素的列或者一个或多个像素的行中的至少一个，第一像素包括：复位晶体管，包括复位栅极、复位源极和复位漏极；源极跟随器(SF)晶体管，包括SF栅极、SF源极和SF漏极；和一个或多个转移晶体管，第一转移晶体管包括第一转移栅极、第一转移源极和第一转移漏极，复位源极连接至SF栅极、第一转移漏极或者一个或多个附加转移漏极中的至少一个。该图像传感器还包括两个或多个偏置控制部分：第一偏置控制部分，包括具有第一偏置栅极、第一偏置源极和第一偏置漏极的第一偏置晶体管；和第二偏置控制部分，包括开关和第二偏置晶体管，第二偏置晶体管包括第二偏置栅极、第二偏置源极和第二偏置漏极，开关连接至第二偏置漏极，SF源极连接至开关或第一偏置漏极中的至少一个。

优选地，该图像传感器包括：第二转移晶体管，包括第二转移栅极、第二转移源极和第二转移漏极，第二转移漏极连接至FD节点；第三转移晶体管，包括第三转移栅极、第三转移源极和第三转移漏极，第三转移漏极连接至FD节点；以及第四转移晶体管，包括第四转移栅极、第四转移源极和第四转移漏极，第四转移漏极连接至FD节点。

优选地，复位漏极连接至复位电压。

根据本发明的又一方面，提供了一种用于控制与图像传感器的像素的列或像素的行中的至少一个相关联的偏置的方法，包括：在第一时间向一个或多个像素的列施加第一偏置；在第一时间向一个或多个像素的列施加第二偏置；以及在第二时间从一个或多个像素的列去除第二偏置。

以下描述和附图提出了特定示例性的方面和实例。这些表明了在其中应用一个或多个方面的各种方法的一些方式。当结合附图参考时，根据以下详细描述本发明的其它方面、优点或新特征变得明显。

附图说明

当参考附图阅读时，根据以下详细描述理解本发明的各方面。应当理解，各图的元件、结构等不一定按比例绘制。因此，为了清楚地讨论，可以任意增大或减小各个部件的尺寸。

图1是根据一些实施例的示例性像素以及相关联的偏置电路的电路图。

图2是根据一些实施例的示例性像素以及相关联的偏置电路的电路图。

图3是根据一些实施例的示例性像素以及相关联的偏置电路的时序图。

图4是根据一些实施例的用于控制偏置的示例性方法的流程图。

具体实施方式

以下使用具体语言公开附图所示的实施例或实例。仍然应当理解，实施例或实例不用于限制。相关领域的技术人员通常可以想到所公开实施例的任何修改和变更以及该文件中所公开原理的任何进一步应用。

应该理解，至少在本文的一些图中，例如相对于另一个边界仅用于说明的目的并且不一定按比例绘制，用不同的高度、宽度、周长、高宽比等绘制一个或多个边界，诸如图1的边界192或边界194。例如，因为短划线或虚线用于表示不同的边界，如果在另一个的顶部上绘制短划线和虚线，则在图中不能将它们区别开，因此它们被绘制为彼此稍微分离，例如至少在一些图中，使得它们彼此可区别。作为另一个实例，因为部件与不规则形状(诸如电路的一部分)相关联，所以用短划线或虚线等绘制的框不一定包围整个部件、部分、电路等。同样地，在一些实施例中，绘制框不一定仅仅包围相关的部件、部分或电路，但也可包围一个或多个其它部件、部分或电路的至少一部分。因此，例如这些边界中的一些边界的尺寸绘制得比一些实施例中所需尺寸更高、更短、更宽、更窄等以使不同边界在图中可见。

图1是根据一些实施例的示例性像素以及相关联的偏置电路的电路图100。在一些实施例中，传感器(诸如互补金属氧化物半导体(CMOS)图像传感器)包括一个或多个像素(诸如像素192)以及一个或多个偏置控制部分194。在一些实施例中，像素192与一个或多个晶体管相关联。例如，像素192与复位晶体管110、源极跟随器(SF)晶体管120或转移晶体管150中的至少一个相关联。在一些实施例中，像素192与传感器(诸如光电二极管158)相关联。在一些实施例中，复位晶体管110、SF晶体管120或转移晶体管150中的至少一个是n型金属氧化物半导体(NMOS)晶体管。在一些实施例中，复位晶体管110包括复位栅极112、复位源极114和复位漏极116。在一些实施例中，复位漏极116连接至正电源电压(Vdd)104。在一些实施例中，SF晶体管120包括SF栅极122、SF源极124和SF漏极126。在一些实施例中，SF漏极126连接至Vdd104。在一些实施例中，例如Vdd104是复位电压。在一些实施例中，第一转移晶体管150包括第一转移栅极152、第一转移源极154和第一转移漏极156。在一些实施例中，第一转移源极154连接至光电二极管158。此外，例如光电二极管158连接至负电压电源(Vss)102。在一些实施例中，例如Vss102是地电位。根据一些方面，复位源极114连接至SF栅极122或第一转移漏极156中的至少一个。在一些实施例中，复位源极114、SF栅极122或第一转移漏极156中的至少一个连接至浮置扩散(FD)节点198。

在一些实施例中，一个或多个偏置控制部分194与一个或多个晶体管相关联。例如，一个或多个偏置控制部分194的第一偏置控制部分与第一偏置晶体管130相关联。例如，一个或多个偏置控制部分194的第二偏置控制部分与开关190以及第二偏置晶体管140相关联。在一些实施例中，第一偏置晶体管130或第二偏置晶体管140中的至少一个是NMOS晶体管。在一些实施例中，第一偏置晶体管130包括第一偏置栅极132、第一偏置源极134和第一偏置漏极136。在一些实施例中，第一偏置源极134连接至Vss102或地。在一些实施例中，第二偏置晶体管140包括第二偏置栅极142、第二偏置源极144和第二偏置漏极146。在一些实施例中，第二偏置源极144连接至Vss102或地。在一些实施例中，第二偏置控制部分包括开关190和第二偏置晶体管140。此外，开关190连接至第二偏置漏极146。在一些实施例中，开关190连接至第一偏置漏极136、第二偏置漏极146或SF源极124中的至少一个。换言之，开关190连接至第二偏置漏极146并且SF源极124连接至开关190或第一偏置漏极136中的至少一个。在一些实施例中，SF源极124、开关190或第一偏置漏极136中的至少一个连接至输出节点196。应当理解，在一些实施例中，输出节点196连接至一个或多个像素的列。在一些实施例中，第一偏置晶体管130或第二偏置晶体管140中的至少一个工作在操作的饱和区中。在一些实施例中，诸如在像素192的读出操作期间，偏置电流与SF源极124相关联。在一些实施例中，第一偏置控制部分与第一偏置相关联，而第二偏置控制部分与第二偏置相关联。例如，第一偏置控制部分的第一偏置晶体管130被配置为引起(draw)或施加第一偏置。类似地，当闭合开关190时，第二偏置控制部分的第二偏置晶体管140被配置为引起或施加第二偏置。在一些实施例中，第一偏置加上第二偏置等于与SF源极124相关的偏置电流。在一些实施例中，开关190被配置为基于与图1中的电路100相关联的读出建立来闭合。例如，开关190被配置为至少直到与FD节点198、一个或多个像素的列或者输出节点196中的至少一个相关联的电压几乎建立或稳定时才闭合。在一些实施例中，第二偏置晶体管140被配置为加速与第一偏置晶体管130相关联的建立。例如，第一偏置晶体管130和第二偏置晶体管140在第一阶段或第一时间导通，并且闭合开关190。在一些实施例中，在第一阶段或第一时间期间建立与FD节点198或输出节点196中的至少一个相关联的电压。在一些实施例中，第二偏置晶体管140被配置为在一定时间段内加速与第一偏置晶体管130相关联的建立。以这种方式，第二偏置晶体管140和开关190促进电路的快速建立并且保持第一偏置晶体管130的操作的饱和区。在一些实施例中，基于目标输出电压断开或闭合开关190。例如，在第二阶段或第二时间，至少因为开关190将第二偏置晶体管140与电路断开，由此断开开关190并且仅第一偏置晶体管130有效。在一些实施例中，在第二阶段或第二时间期间，与FD节点198或输出节点196中的至少一个相关联的电压基本建立、基本稳定或几乎建立等。在一些实施例中，开关190被配置为在与电路100的建立时间相关的时间内闭合。以这种方式，例如开关190被配置为控制与输出节点196或者一个或多个像素的列相关的偏置电流。

通常，传感器(诸如CMOS传感器)包括一个或多个像素。例如，传感器包括一个或多个像素的列。在一些实施例中，传感器与用于传感器的行操作的建立时间相关联。在一些实施例中，开关190能够使第二偏置晶体管140改进传感器的操作，诸如通过减少与传感器相关的建立时间。在一些实施例中，基于第一偏置晶体管130，在第一时间向一个或多个像素的列施加第一偏置。此外，当闭合开关190时，增加了与输出节点196相关的偏置电流，因此减少了相关双采样(CDS)时间并提高了传感器的帧频。在一些实施例中，基于开关190和第二偏置晶体管140，在第一时间向一个或多个像素的列施加第二偏置。当实现阈值(诸如建立阈值)时，断开开关190，从而去除第二偏置并改进传感器的像素操作范围。在一些实施例中，在第二时间至少实现阈值或断开开关190。例如，阈值基于与FD节点198或输出节点196中的至少一个相关联的建立。因此，通过断开开关190，在第二时间从一个或多个像素的列去除第二偏置。在一些实施例中，第一偏置晶体管130或第二偏置晶体管140中的至少一个被配置为工作在饱和模式。在一些实施例中，随着断开开关190，第一偏置晶体管130向操作的饱和区建立。例如，在FD节点198、输出节点196或者一个或多个像素的列中的至少一个建立之后，第一偏置晶体管130达到操作的饱和区。此外，在一些实施例中，至少因为当断开开关190时在第二阶段或第二时间期间断开了第二偏置晶体管140而通过第一偏置晶体管130来确定最终建立电压。因此，应该理解，例如第二偏置晶体管140被配置为加速最终建立电压的建立。

在一些实施例中，复位晶体管110、SF晶体管120或转移晶体管150中的至少一个是NMOS晶体管。因此，当向NMOS晶体管的栅极施加逻辑高电压时，导通NMOS晶体管，形成从NMOS晶体管的源极至NMOS晶体管的漏极的连接。在一些实施例中，例如复位漏极116连接至Vdd104或复位电压。在一些实施例中，通过向复位栅极112提供逻辑高电压来导通复位晶体管110。因此，复位漏极116与复位源极114短路。应该理解，复位源极114连接至FD节点198。以这种方式，FD节点198被设定为Vdd104或复位电压中的至少一个。在一些实施例中，至少因为第一阈值压降与复位晶体管110相关联(诸如Vdd-Vth1)，所以FD节点198与小于Vdd104或者复位电压的电压相关联。在其他实施例中，FD节点198与Vdd104或复位电压相关联。应当理解，SF栅极122连接至FD节点198。因此，SF栅极122与和FD节点198相同的电压相关联。以这种方式，例如SF栅极122与Vdd104、复位电压或Vdd-Vth1中的至少一个相关联。在一些实施例中，通过导通复位晶体管110而实现的FD节点198处的电压又能够导通SF晶体管120。因此，SF晶体管120被配置为将SF漏极126连接至SF源极124。例如，SF漏极126连接至Vdd104。因此，当导通SF晶体管120时，至少因为SF晶体管120与第二阈值压降相关联，所以SF源极124与小于Vdd104或者复位电压的电压相关联。例如，SF源极124处于Vdd-Vth2。在一些实施例中，因此将输出节点196上拉至Vdd-Vth2。在一些实施例中，图1中的电路100与将在图2中描述的一个或多个像素的列相关联。在一些实施例中，第一偏置晶体管130被配置为在第一时间向列施加第一偏置。此外，第二偏置晶体管140被配置为在第一时间向列施加第二偏置。在一些实施例中，第二时间在第一时间之后，诸如当FD节点198或输出节点196中的至少一个建立时。在一些实施例中，建立例如基于建立阈值。在一些实施例中，开关190被配置为在第二时间从第二偏置晶体管140去除第二偏置。以这种方式，提供了列偏置控制。

图2是根据一些实施例的示例性像素以及相关联的偏置电路的电路图200。应该理解，图2中的电路200与图1中的电路100相似，除了图2中的电路200包括一个或多个附加转移晶体管。在一些实施例中，电路200包括第二转移晶体管160、第三转移晶体管170和第四转移晶体管180。在一些实施例中，第一像素与复位晶体管110、SF晶体管120和第一转移晶体管150相关联。在一些实施例中，第二像素与复位晶体管110、SF晶体管120和第二转移晶体管160相关联。在一些实施例中，第三像素与复位晶体管110、SF晶体管120和第三转移晶体管170相关联。在一些实施例中，第四像素与复位晶体管110、SF晶体管120和第四转移晶体管180相关联。如此，图2中的电路200与一个或多个像素的列相关联。应该理解，在一些实施例中，例如至少因为改变了相关布局的定向，所以电路200与一个或多个像素的行相关联而不是与一个或多个像素的列相关联。此外，应该理解，例如一些实施例中的列与其他一些实施例中的行对应。在一些实施例中，第二转移晶体管160包括第二转移栅极162、第二转移源极164和第二转移漏极166。在一些实施例中，第二转移漏极166连接至FD节点198。在一些实施例中，第三转移晶体管170包括第三转移栅极172、第三转移源极174和第三转移漏极176。在一些实施例中，第三转移漏极176连接至FD节点198。在一些实施例中，第四转移晶体管180包括第四转移栅极182、第四转移源极184和第四转移漏极186。在一些实施例中，第四转移漏极186连接至FD节点198。此外，例如对应附加转移晶体管的对应源极连接至传感器，诸如光电二极管。在一些实施例中，第二转移源极164连接至第二传感器168，并且第二传感器168连接至Vss102。在一些实施例中，第三转移源极174连接至第三传感器178，并且第三传感器178连接至Vss102。在一些实施例中，第四转移源极184连接至第四传感器188，并且第四传感器188连接至Vss102。在一些实施例中，例如Vss102是地。如此，可以在图2中看到一个或多个附加转移晶体管连接至FD节点198。

图3是根据一些实施例的示例性像素以及相关联的偏置电路的时序图300。应该理解，例如参照与一个或多个像素的列以及两个或多个偏置部分相关的电路(诸如图1的电路100)描述图3中的时序图300。在一些实施例中，310是提供给复位晶体管110的复位栅极112的信号。因此，例如该信号导通复位晶体管110并且能够使FD节点198达到Vdd104或复位电压中的至少一个。此外，330是采样复位信号。在一些实施例中，例如当输出节点196建立时，采样复位信号对SF晶体管120的输出电压的电压进行采样。在一些实施例中，例如这种采样是用于与图1的电路100相关的相关双采样(CDS)的第一采样。此外，320是提供给第一转移晶体管150的第一转移栅极152的信号。此外，例如该信号导通第一转移晶体管150并且从传感器158或光电二极管读取信号。此外，340是采样信号电平。在一些实施例中，当FD节点198或者SF晶体管120的输出节点196中的至少一个建立时，采样信号电平对SF晶体管120的输出节点196的电压进行采样。在一些实施例中，例如该采样是用于与电路100相关的CDS的第二采样。此外，例如350是与开关190的操作相关的开关信号。应该理解，在一些实施例中，第二开关用于控制第一偏置晶体管130。在一些实施例中，复位栅极信号310从时间302至306是逻辑高。在一些实施例中，开关信号350从302至304为高。在一些实施例中，例如如虚线所示，采样复位信号330在时间302处为高。在其他实施例中，采样复位信号330在时间308处为高。在一些实施例中，第一转移信号320从读取时间312至316为高。在一些实施例中，例如通过虚线所示，采样信号电平在时间312处为高。在其他实施例中，采样信号电平在时间318处为高。在一些实施例中，例如，开关信号从312至314为高。在一些实施例中，在第一定时处与302至304的高开关信号350相关联。在一些实施例中，在第二定时处与304至306的低开关信号350相关联。在一些实施例中，在第三定时处与312至314的高开关信号350相关联。在一些实施例中，在第四定时处与314至316的低开关信号350相关联。

图4是根据一些实施例的用于控制偏置的示例性方法400的流程图。在一些实施例中，方法400包括：在402中，在第一时间向一个或多个像素的列施加第一偏置。在一些实施例中，方法400包括：在404中，在第一时间向一个或多个相似的列施加第二偏置。在一些实施例中，方法400包括：在406中，在第二时间从一个或多个像素的列去除第二偏置。

根据一些方面，提供了一种电路，包括复位晶体管，其包括复位栅极、复位源极和复位漏极。在一些实施例中，该电路包括源极跟随器(SF)晶体管，包括SF栅极、SF源极和SF漏极。在一些实施例中，该电路包括第一转移晶体管，包括第一转移栅极、第一转移源极和第一转移漏极。在一些实施例中，复位源极连接至SF栅极和第一转移漏极。在一些实施例中，该电路包括第一偏置控制部分，包括含有第一偏置栅极、第一偏置源极和第一偏置漏极的第一偏置晶体管。在一些实施例中，该电路包括第二偏置控制部分，包括开关和第二偏置晶体管，第二偏置晶体管包括第二偏置栅极、第二偏置源极和第二偏置漏极。在一些实施例中，开关连接至第二偏置漏极。在一些实施例中，SF源极连接至开关或第一偏置漏极中的至少一个。

根据一些方面，提供了一种图像传感器，包括一个或多个像素的列或者一个或多个像素的行中的至少一个。在一些实施例中，一个或多个像素的第一像素包括复位晶体管，其包括复位栅极、复位源极和复位漏极。在一些实施例中，第一像素包括源极跟随器(SF)晶体管，其包括SF栅极、SF源极和SF漏极。在一些实施例中，第一像素包括一个或多个转移晶体管，第一转移晶体管包括第一转移栅极、第一转移源极和第一转移漏极。在一些实施例中，复位源极连接至SF栅极、第一转移漏极或者一个或多个附加转移漏极中的至少一个。在一些实施例中，图像传感器包括两个或多个偏置控制部分。例如，第一偏置控制部分包括第一偏置晶体管，其包括第一偏置栅极、第一偏置源极和第一偏置漏极。例如，第二偏置控制部分包括开关和第二偏置晶体管。在一些实施例中，第二偏置晶体管包括第二偏置栅极、第二置源极和第二偏置漏极。在一些实施例中，开关连接至第二偏置漏极。在一些实施例中，SF源极连接至开关或第一偏置漏极中的至少一个。

根据一些方面，提供了一种用于控制与图像传感器的像素的列或像素的行中的至少一个相关的偏置的方法，包括：在第一时间向一个或多个像素的列施加第一偏置。在一些实施例中，该方法包括：在第一时间向一个或多个像素的列施加第二偏置。在一些实施例中，该方法包括：在第二时间从一个或多个像素的列去除第二偏置。

虽然已用具体语言描述主题的结构特征和方法方案，应当理解，所附权利要求的主题不一定限于上述具体特征或方案。恰恰相反，上述具体特征和方案被作为实施权利要求的示例性形式来公开。

本文提供了实施例的各个操作。所描述的一些或全部操作的顺序不能被理解为意味着这些操作依赖一定顺序。基于该说明书理解可选的顺序。进一步地，应当理解，不是所有操作在本文提供的每个实施例中都是必需存在的。

此外，本文使用的“示例性的”表示用作实例、情况、说明等，并且未必是有利的。如在本申请中所使用的，“或”旨在表示兼容的“或”而不是独有的“或”。此外，除非另有指明或从针对单一形式的环境中清楚看出，否则本申请中所使用的“一个(a)”和“一个(an)”通常被解释为表示“一个或多个”。并且，A和B的至少一个等通常表示A或B或者A以及B。此外，在详细说明或权利要求中使用的“包括”、“具有”、“有”、“具有”或它们的变形的范围来说，这种术语旨在包含以类似于术语“包含”。

并且，虽然已参照一个或多个实例示出并描述了本发明，基于阅读和理解本说明书和附图将发生等效变更和修改。本发明包括所有这种修改和变更并且仅限于以下权利要求书的范围。

Claims

1.一种电路，包括：

复位晶体管，包括复位栅极、复位源极和复位漏极；

源极跟随器(SF)晶体管，包括SF栅极、SF源极和SF漏极；

第一转移晶体管，包括第一转移栅极、第一转移源极和第一转移漏极，所述复位源极连接至所述SF栅极和所述第一转移漏极；

第一偏置控制部分，包括具有第一偏置栅极、第一偏置源极和第一偏置漏极的第一偏置晶体管；以及

第二偏置控制部分，包括开关和第二偏置晶体管，所述第二偏置晶体管包括第二偏置栅极、第二偏置源极和第二偏置漏极，所述开关连接至所述第二偏置漏极，所述SF源极连接至所述开关或所述第一偏置漏极中的至少一个。

2.根据权利要求1所述的电路，所述复位漏极连接至复位电压。

3.根据权利要求1所述的电路，所述第一转移源极连接至第一传感器，所述第一传感器接地。

4.根据权利要求3所述的电路，所述第一传感器包括光电二极管。

5.根据权利要求1所述的电路，所述SF源极、所述开关或所述第一偏置漏极中的至少一个连接至输出节点。

6.根据权利要求1所述的电路，所述复位源极、所述SF栅极或所述第一转移漏极中的至少一个连接至浮置扩散(FD)节点。

7.根据权利要求6所述的电路，包括：

第二转移晶体管，包括第二转移栅极、第二转移源极和第二转移漏极，所述第二转移漏极连接至所述FD节点；

第三转移晶体管，包括第三转移栅极、第三转移源极和第三转移漏极，所述第三转移漏极连接至所述FD节点；以及

第四转移晶体管，包括第四转移栅极、第四转移源极和第四转移漏极，所述第四转移漏极连接至所述FD节点。

8.根据权利要求7所述的电路：

所述第二转移源极连接至第二传感器，所述第二传感器接地；

所述第三转移源极连接至第三传感器，所述第三传感器接地；以及

所述第四转移源极连接至第四传感器，所述第四传感器接地。

9.一种图像传感器，包括：

一个或多个像素的列或者一个或多个像素的行中的至少一个，第一像素包括：

复位晶体管，包括复位栅极、复位源极和复位漏极；

源极跟随器(SF)晶体管，包括SF栅极、SF源极和SF漏极；和

一个或多个转移晶体管，第一转移晶体管包括第一转移栅极、第一转移源极和第一转移漏极，所述复位源极连接至所述SF栅极、所述第一转移漏极或者一个或多个附加转移漏极中的至少一个；以及两个或多个偏置控制部分：

第一偏置控制部分，包括具有第一偏置栅极、第一偏置源极和第一偏置漏极的第一偏置晶体管；和

10.一种用于控制与图像传感器的像素的列或像素的行中的至少一个相关联的偏置的方法，包括：

在第一时间向所述一个或多个像素的列施加第一偏置；

在第一时间向所述一个或多个像素的列施加第二偏置；以及

在第二时间从所述一个或多个像素的列去除所述第二偏置。