CN112040153A - 图像传感器及用于控制图像传感器的方法 - Google Patents

Abstract

本公开涉及图像传感器及用于控制图像传感器的方法，该传感器包括像素(1)，每个像素包括：第一晶体管(118)和第一开关(120)，该第一晶体管和该第一开关串联在像素的第一节点(124)与内部节点(122)之间，第一晶体管(118)的栅极耦合到第二节点(106)；电容性元件(110)，其第一端子连接至第二节点；以及多个组件(A、B)，每个组件包括与耦合到内部节点的第二开关(130)串联的电容(128)，传感器包括电路(150)，该电路被配置为每次在组件(A、B)之一中存储电压时，通过以下方式来控制第一节点(124)与内部节点(122)之间的电流的中断：切换施加到电容性元件的第二端子(112)的第一电位(Vech)；或者断开第一开关(120)。

Description

图像传感器及用于控制图像传感器的方法

本申请要求于2019年6月3日提交的法国专利申请号19/05862的优先权，其内容在法律允许的最大程度上通过整体引用结合于此。

技术领域

本公开总体上涉及图像传感器，并且更特别地涉及全局快门类型的图像传感器。

背景技术

全局快门传感器包括通常以行和列布置的像素矩阵。全局快门传感器的像素通常被称为全局快门像素。

在全局快门传感器中，由传感器的所有像素共享(或者换句话说，对于传感器的所有像素同时进行)其间由传感器捕获图像的积分阶段。更具体地，积分阶段开始于对于每个像素同时地初始化像素的光敏区域。当对于每个像素同时将表示自积分阶段开始以来在像素的光敏区域中累积的光生电荷的电压存储在像素中时，积分阶段结束。接下来，通常通过同时读取传感器的同一行的所有像素来依次地读取存储在传感器的像素中的电压，这些行被逐一地读取。

发明内容

需要一种全局快门图像传感器，以及一种用于控制这种传感器的方法，以解决已知的全局快门图像传感器及用于控制其的方法的全部或一些缺点。

一个实施例解决了已知的全局快门图像传感器以及用于控制其的已知方法的全部或一些缺点。

一个实施例提供了一种图像传感器，该图像传感器包括像素的矩阵，每个像素包括：

第一晶体管和第一开关，该第一晶体管和该第一开关串联连接在被配置为接收第一电位的第一节点与像素的内部节点之间，第一晶体管的栅极耦合到像素的浮置扩散节点；

电容性元件，该电容性元件的第一端子连接至像素的浮置扩散节点；以及

多个组件，每个组件包括与第二开关串联连接的电容，该第二开关将电容耦合到像素的内部节点，

传感器进一步包括电路，该电路被配置为每次在所述像素之一的组件之一中存储电压时，通过以下方式来控制在像素的第一节点与内部节点之间流通的电流的中断：

-控制施加到像素的电容性元件的第二端子的第一电位从第一电平到第二电平的切换，而不管所述像素和完成所述存储的像素的所述组件如何；或者

-控制像素的第一开关的断开，而不管所述像素和完成所述存储的像素的所述组件如何。

根据一个实施例，在所述像素中的每个像素中，第一晶体管的源极不耦合到恒定极化电流源。

根据一个实施例，电路被配置为在所述存储期间，在电流的中断之前，控制施加到第一节点的电位从优选为低的第三电平到优选为高的第四电平的切换。

根据一个实施例，电路被配置为在所述存储期间，将电流的中断的控制与施加到第一节点的电位从第三电平到第四电平的切换的控制分开一段持续时间，所述持续时间是相同的，而不管所述像素和完成所述存储的像素的所述组件如何。

根据一个实施例，电路被配置为在所述存储期间，保持施加到第一节点的电位的第四电平，至少直到电流的中断为止。

根据一个实施例，电路被配置为在所述存储期间，在电流的中断之后，控制所述组件的第二开关的断开，并且优选地，保持施加到第一节点的电位的第四电平，直到至少第二开关的所述断开为止。

根据一个实施例，电路被配置为在所述存储期间，在施加到第一节点的电位从第三电平到第四电平的切换之前，保持像素的第一开关和所述组件的所述第二开关闭合。

根据一个实施例，电路进一步被配置为在所述存储期间，保持像素的第一开关和所述组件的第二开关闭合，至少直到电流的中断为止。

另一实施例提供了一种用于控制图像传感器的方法，该图像传感器包括像素的矩阵，每个像素包括：

第一晶体管和第一开关，该第一晶体管和该第一开关串联连接在被配置为接收第一电位的第一节点与像素的内部节点之间，第一晶体管的栅极耦合到像素的浮置扩散节点；

电容性元件，该电容性元件的第一端子连接至像素的浮置扩散节点；以及

多个组件，每个组件包括与第二开关串联连接的电容，该第二开关将电容耦合到像素的内部节点，该方法包括在所述像素的多个所述组件中存储电压的步骤，在像素之一的组件中的各个存储步骤包括：

通过以下方式来控制在像素的第一节点与内部节点之间流通的电流的中断：

-控制施加到像素的电容性元件的第二端子的第一电位从第一电平到第二电平的切换，而不管所述像素和完成所述存储的像素的所述组件如何；或者

-控制像素的第一开关的断开，而不管所述像素和完成所述存储的像素的所述组件如何。

根据一个实施例，第一晶体管的源极不耦合到恒定极化电流源。

根据一个实施例，所述存储步骤包括在电流的中断之前，控制施加到第一节点的电位从优选为低的第三电平到优选为高的第四电平的切换。

根据一个实施例，对于每个存储步骤，相同的持续时间将电流的中断的控制与施加到第一节点的电位的从第三电平到第四电平的切换的控制分开。

根据一个实施例，在所述存储期间，将施加到第一节点的电位保持在第四电平，至少直到电流的中断为止。

根据一个实施例，在所述存储期间：

-在电流的中断之后，所述组件的第二开关断开，施加到第一节点的电位优选地保持在第四电平，至少直到第二开关的所述断开为止；和/或

-在施加到第一节点的电位从第三电平到第四电平的切换之前，像素的第一开关和所述组件的第二开关保持闭合。

根据一个实施例，在所述存储期间：

像素的第一开关和所述组件的第二开关保持闭合，至少直到电流的中断为止。

附图说明

参考附图，在通过图示而非限制的方式给出的对具体实施例的以下描述中，将对前述特征和优点以及其他特征和优点进行详细描述，其中：

[图1]图1示出了全局快门传感器的像素的电路的实施例；

[图2]图2示出了图1的像素的控制方法的实现模式的时序图；

[图3]图3示出了全局快门传感器的像素的电路的另一实施例；以及

[图4]图4示出了图3的像素的控制方法的实现模式的时序图。

具体实施方式

在各个附图中，相同的特征已经由相同的附图标记表示。具体地，在各个实施例之间共有的结构和/或功能特征可以具有相同的附图标记并且可以布置相同的结构、尺寸和材料特性。

为了清楚起见，仅详细示出和描述了对于理解本文所述实施例有用的操作和元件。具体地，没有描述其中可以提供全局快门图像传感器的电子设备，实施例和实现模式与包括全局快门图像传感器的标准电子设备兼容。此外，没有详细描述像素的读取电路，所描述的实施例和实现模式与通常的读取电路，特别是与4T像素(“四晶体管”像素)的读取电路兼容。

除非另有说明，否则当参考连接在一起的两个元件时，这表示没有除导体以外的任何中间元件的直接连接；而当参考耦合在一起的两个元件时，这表示这两个元件可以连接或者它们可以经由一个或多个其他元件耦合。

在以下公开中，除非另有说明，否则当参考绝对位置修饰语(诸如，术语“前”、“后”、“顶部”、“底部”、“左”、“右”等)、或相对位置修饰语(诸如，术语“上面”、“下面”、“高于”、“低于”等)、或方向修饰语(诸如，“水平”、“垂直”等)时，参考附图中所示的取向。

除非另有说明，否则表述“约”、“近似”、“基本上”和“…的量级”表示在10％内、并优选在5％内。

图1示出了全局快门传感器的像素1的电路的实施例。

像素1包括光敏区域100，也被称为光转换区域100，其被配置为累积从其接收的光而光生的电荷，以便，例如，累积来自光生电子-空穴对的电子。

在该示例中，光敏区域100是光电二极管，该光电二极管的一个端子(在此为阳极)耦合(优选地连接)至用于施加参考电位(诸如，地GND)的节点102。优选地，光电二极管是所谓的钳位光电二极管(pinned photodiode)。

在区域100与节点106之间连接有用于将在区域100中累积的光生电荷向浮置扩散节点106转移的器件104。

在图1的示例中，器件104是MOS晶体管，其两个导电端子(源极和漏极)分别耦合(优选地连接)至区域100和节点106，并且其控制端子(栅极)连接至用于施加控制电位TG的节点108。更具体地，在所示示例中，其中区域100是钳位光电二极管，其阳极连接至地GND，晶体管104具有N沟道并且连接在光电二极管100的阴极与节点106之间。优选地，晶体管104构成光电二极管100与节点106之间的传输门(即，MOS晶体管)，其光电二极管100侧的端子至少部分地由光电二极管100的掺杂半导体区域(这里是由光电二极管100的阴极)形成。

电容性元件110连接在节点106与用于施加电位的节点112之间。在该实施例中，节点112接收控制信号或电位Vech。

节点106通过开关114连接至用于施加电位(在该示例中为像素1的正电源电位VDD)的节点116。开关114由控制电位RST控制。开关114例如是MOS晶体管，在该示例中具有N沟道，其导电端子耦合(优选地连接)至相应的节点106和116，并且其控制端子(栅极)耦合(优选地连接)至用于施加电位RST的节点117。

节点106进一步连接至晶体管118的控制端子，该晶体管优选地是MOS晶体管，并且在该示例中更具体地是N沟道MOS晶体管。

晶体管118在像素1的内部节点122与用于施加控制电位VD的节点124之间与开关120串联连接。在实践中，信号或电位VD由优选由传感器的所有像素1共享的电源供应，例如由电压调节器供应。

开关120由施加到节点123的控制电位(在该实施例中参考为SW)控制，该节点耦合(优选地连接)至开关120的控制端子。开关120例如是MOS晶体管(在该示例中是N沟道晶体管)，其栅极连接至用于施加电位SW的节点123。

在该实施例中，开关120连接在节点122与晶体管118的导电端子(在该示例中即晶体管118的源极)之间。更具体地，在该示例中，晶体管120的导电端子分别连接至节点122和晶体管118的源极。

在未示出的实施例变型中，开关120连接在节点124与晶体管118的导电端子之间，晶体管118的另一导电端子则连接至节点122。

晶体管118被安装为非极化源极跟随器。换句话说，晶体管118的源极不连接或耦合到任何恒定或基本恒定的极化电流源。

像素1进一步包括两个组件A和B(图1中的虚线中)。除了任何制造偏差之外，组件A和B是相同的。每个组件A、B由与开关130串联的电容128构成。组件A和B连接至节点122。组件A(相应地，B)的开关130由控制电位SWA(相应地，SWB)控制。

更具体地，在组件A和B中的每个组件中，开关130将电容128耦合到节点122。换句话说，开关130连接在节点122和用于将开关130连接至电容128的节点131之间，电容128则连接在节点131与用于施加电位(这里是地GND)的节点132之间。因此，组件A和B中的每个组件连接在节点132与122之间。

每个开关130例如是MOS晶体管(在该示例中是N沟道晶体管)，其漏极连接至节点122，其源极连接至相应的节点131，并且其栅极接收相应的电位SWA或SWB。

优选地，组件A和B的电容128对应于电容性深沟槽隔离(CDTI)。作为示例，CDTI电容对应于穿透半导电区域的沟槽，该沟槽填充有通过覆盖沟槽的壁和底部的隔离层来与该半导体区域隔离的导电材料。导电材料构成电容的第一电极，在该示例中耦合到节点132，并且半导电区域对应于电容的第二电极。在电容128是CDTI电容的情况下，节点132的电位优选是负的。

如在下文中将更详细地看到的，每个组件A、B被配置为使得其中存储有跨组件的电容128的端子的电压。更具体地，每个组件A、B被配置为存储表示节点106的状态(即，电位电平)的电压。

提供两个组件A、B可以在积分阶段开始时在组件A和B之一中存储表示节点106的初始状态的第一电压，并且在积分阶段结束时在组件A和B的另一个中存储表示节点106的状态的第二电压。

在说明的其余部分中，像素1的有用信号或差分是指同一积分阶段的第一电压与第二电压之间的差。该有用信号表示在积分阶段开始时的节点106的状态与积分阶段结束时的节点106的状态之间的差，即，该积分阶段期间由像素1的区域100接收的光量。

节点122进一步连接至MOS晶体管134(在该示例中为N沟道晶体管)的栅极。晶体管134的导电端子(在该示例中为漏极)连接至用于施加电源电位VDD的节点136，晶体管134的另一导电端子(在该示例中为源极)连接至像素的输出节点140，更具体地是由图像传感器的像素矩阵的同一列的所有像素共享的节点140或导电轨道。

在该实施例中，开关142将晶体管134的导电端子(这里是源极)耦合到节点140，晶体管134的另一个导电端子(这里是漏极)优选地连接至节点136。开关142由施加到节点144的控制电位RD控制，该节点耦合(优选地连接)至开关142的控制端子。开关142例如是MOS晶体管(在该示例中是N沟道晶体管)，其导电端子分别耦合(优选地连接)至节点140和晶体管134的源极，并且其栅极连接至用于施加电位RD的节点144。

在未示出的实施例变型中，开关142连接在晶体管134与节点136之间。

在图1中，还示出了用于控制像素1的电路150(cmd)。优选地，电路150由传感器的像素矩阵1的所有像素1共享。电路150被配置为供应每个像素1的电位Vech。更一般地，电路150优选地被配置为供应信号或电位Vech、RST、TG、SWA、SWB、VD、SW和RD，以用于控制矩阵的像素1。在操作期间，在包括积分阶段的每个全局操作阶段中，所有像素接收相同的控制信号，或者换句话说，以相同的方式进行控制。然后，在两个连续的全局阶段之间，在每个像素1的组件A和B中存储的电压的读取阶段期间，电路150通过在被读取过程中将相同的控制信号供应给像素行中的所有像素来逐个地控制像素1的行。

尽管这里没有示出，但是包括像素1的矩阵的传感器进一步包括像素的一个或多个读取电路。例如，传感器在像素1的每一列中包括一个读取电路，该读取电路则耦合(优选地连接)至该列像素的共同的轨道或节点140。

现在将结合图2描述包括像素1的矩阵的传感器的操作模式。

图2示出了图1的像素1的控制方法的实现模式的时序图。更具体地，图2示出了像素1的控制信号Vech、RST、TG、SWA、SWB、VD、SW和RD的时序图。

信号Vech、RST、TG、SWA、SWB、VD、SW和RD在低电平与高电平之间进行切换。作为示例，在此认为信号RST、TG、SWA、SWB、VD、SW和RD默认处于其低电平，晶体管(或传输门)104则阻止电荷从区域100通至节点106，并且开关114、120、130和142断开。此外，在该实施例中，信号Vech默认处于其高电平。

将注意，对应于信号RST、TG、SWA、SWB、VD、SW和RD中的一个信号的低电平的电位可以与对应于这些信号中的另一个信号的低电平的电位不同，和/或对应于这些信号中的一个信号的高电平的电位可以与对应于这些信号中的另一个信号的高电平的电位不同。

此外，在下面给出的图2的描述中，从第一电平切换到第二电平的信号保持在该第二电平，只要没有表明该信号从第二电平切换到第一电平。

此外，在下面给出的图2的描述中，当参考节点的电压时，除非另外指出，否则认为这涉及该节点与地GND之间的电压。

在时刻t0，通过控制电位RST从其低电平到其高电平的切换，开关114从断开状态切换到闭合状态。结果，节点116处的电压VDD发现自身在节点106处。电位的这种切换对于传感器的所有像素1是同时完成的。

在随后的时刻t1，通过控制信号TG从其低电平到其高电平的切换，晶体管104导通。换句话说，经由晶体管104来授权光生电荷从区域100通至节点106。这对应于用于初始化区域100的步骤INIT-PD，也就是说，清空区域100中的可能位于其中的光生电荷(这里是电子)，这些电荷朝向节点106、然后朝向节点116放电。电位TG的这种切换对于传感器的所有像素1是同时完成的。

在随后的时刻t2，通过控制信号TG从其高电平到其低电平的切换，晶体管104截止。这将区域100与节点106隔离开，从而防止光生电荷从区域100行进到节点106。从晶体管104的导通状态到截止状态的这种切换标志着步骤INIT-PD的结束以及像素1的积分周期INT的开始，在此期间，电荷(这里是电子)被光生并累积在区域100中。电位TG的这种切换对于传感器的所有像素1是同时完成的，结果，积分阶段INT对于传感器的所有像素1同时开始。

在随后的时刻t3，优选地初始化跨电容128的端子的电压(步骤INIT-C)。为此，当信号或电位VD处于其低电平时，开关120和130闭合，同时控制信号SW、SWA和SWB从其低电平到其高电平的切换。实际上，与图2所示的不同，这些切换操作不能同时进行。因为信号VD保持在其低电平，晶体管118在其栅极上接收电位VDD，并且开关120和130闭合，因此对于每个电容128，在对应的节点131上发现信号VD的低电平，因此确定电容128的初始化电压。

在标志步骤INIT-C结束的随后的时刻t4，开关130断开，同时控制信号SWA和SWB从其高电平到其低电平的切换。结果，电容130则与节点122电隔离，跨每个电容128的端子的电压则等于前述初始化电压。

对于传感器的所有像素1同时实施电容128的初始化阶段INIT-C，换句话说，关于时刻t3和t4描述的控制序列。

在随后的时刻t5，通过控制信号RST从其高电平到其低电平的切换，晶体管114截止。节点106则与节点116隔离。在开关114断开之后在节点106处存在的电位被称为初始化电平或复位电平。信号RST的这种切换对于传感器的所有像素1是同时完成的。

接下来，跨组件A和B之一(在此示例中为组件A)的电容128的端子来存储(步骤MEM-INIT)表示初始化电平的电压。步骤MEM-INIT对于传感器的所有像素1是同时完成的。

通过控制信号SWA从其低电平到其高电平的切换，在时刻t5之后的时刻t6随着组件A的开关130的闭合而开始步骤MEM-INIT。

从时刻t6到随后的时刻t7，开关120和组件A的开关130闭合，电压VD的低电平在组件A的电容128上的相应节点131上发现自身。

然后，在时刻t7，在开关120保持闭合(SW处于其高电平)的同时，组件B的开关130保持断开(信号SWB处于其低电平)，并且电位Vech处于其高电平，电压VD从其低电平切换到其高电平，换句话说，信号VD切换到其高电平。

因此，从时刻t7起，电流在节点124与122之间流通。实际上，从时刻t7起，晶体管118首先处于欧姆状态，并且跨组件A的电容128的端子的电压随着电位VD而增大。晶体管118接下来进入饱和状态，并且跨组件A的电容128的端子的电压则具有主要取决于节点106处的电位(在此为初始化电平)的值。更准确地，当晶体管118处于饱和状态时，跨电容128的端子的电压渐近地向取决于节点106的电位和晶体管118的阈值电压的电压收敛。因此，跨电容128的端子的电压不仅取决于节点106的电位，而且还取决于电流可以在节点122与124之间流通(也就是说，允许电压跨电容128的端子发展)的持续时间Td，该持续时间Td的起点在此为时刻t7。

在该实施例中，在时段Td结束时，节点122与124之间的电流的流通被中断，从而导致进入晶体管118的截止状态。将注意，从至少时刻t7开始，并直到至少时刻t8，电位Vech保持在其高电平。

为此，在与时刻t7相隔了持续时间Td的时刻t8，通过控制电位Vech从其高电平到其低电平的切换来降低节点106的电位。对电位Vech的高电平与低电平之间的差进行选择，使得从电位Vech的高电平到低电平的切换引起节点106的电位降低，因此引起晶体管118的栅极/源极电压降低(表示为Vgs)，这足以使在该切换之后在晶体管118中流通的电流比在切换之前在其中流通的电流低至少10倍、优选地至少低100倍、或甚至低1000倍。因此，在信号Vech的这种切换之后流通的电流被认为是可忽略的或为零，或者换句话说，认为通过信号Vech的这种切换而中断了晶体管118中的电流。本领域技术人员能够选择信号Vech的高电平与低电平之间的差来获得上述操作。作为示例，电位Vech的高电平和低电平使得节点106的电位以200mV或更大的量级减小。

结果，从时刻t8起，跨组件A的电容128的端子的电压不再发展，该电压表示在将电位Vech从其高电平到其低电平的切换之前的节点106的初始化电平。

在随后的时刻t9，通过控制信号SWA从其高电平到其低电平的切换，组件A的开关130导通。开关130的断开使得可以将节点131(因此将电容128)与节点122隔离，从而保持或保留跨组件A的电容128的端子存储的电压，直到其被读取。组件A的开关130的这种断开标志着存储阶段MEM-INIT的结束。

在随后的时刻t10，信号VD从其高电平切换到其低电平。信号VD的这种切换对于传感器的所有像素1是同时完成的。

在组件A的开关130断开(并且优选地将电位VD切换到其低电平)之后，电位Vech从其低电平切换到其高电平，而这不改变跨组件A的电容128的端子存储的电压。在该示例中，该切换发生在时刻t10之后的时刻t11。这种切换对于传感器的所有像素1是同时完成的。

将注意，与持续时间Td不同，各个时刻t9、t10和t11与时刻t7相隔的持续时间不是关键的，这是由于一旦信号Vech切换到其低电平，跨电容的端子的电压不再发展。

在随后的时刻t12，通过控制信号TG从其低电平到其高电平的切换，晶体管104切换到导通状态。在随后的时刻t13，通过控制信号TG从其高电平到其低电平的切换，晶体管104截止。因此，在时刻t12与t13之间，由于信号TG在其高电平、并且节点106的电位高于光电二极管100的阴极的电位的事实，从时刻t2到时刻t13在区域100中的光生和累积的电荷(这里是电子)转移到节点106(步骤TRANS)。节点106的电位则减小某值，该值由转移的电荷的数量确定。在晶体管104从导通状态到截止状态的切换之后，节点106的电位被称为信号电平，并且表示时刻t2与t13之间在区域100中光生和累积的电荷的数量。换句话说，节点106在时刻t13之后的状态表示在这些时刻t2与t13之间由区域100接收的光量。步骤TRANS对于传感器1的所有像素是同时完成的。时刻t13标志由传感器的所有像素1共享的积分时段INT的结束。

然后，传感器的全局操作阶段继续进行表示节点106的信号电平的电压的存储(步骤MEM-SIGNAL)。更特别地，该电压跨尚未用于在步骤MEM-INIT期间存储节点106的电位电平的组件A或B的电容128的端子进行存储，也就是说，在该示例中，跨组件B的电容128的端子进行存储。步骤MEM-SIGNAL对于传感器的所有像素1是同时完成的。

为此，从随后的时刻T14起，分别在连续的时刻t14、t15、t16和t17重复与连续的时刻t6、t7、t8和t9相结合描述的控制序列，其区别在于，代替在时刻t6和t9切换信号SWA，类似于信号SWA，在相应的时刻t14和t17切换信号SWB，时刻t17标志着MEM-SIGNAL阶段的结束。

在MEM-SIGNAL阶段期间，时刻t15与t16彼此相隔持续时间Td，优选地与时刻t7与t8相隔的持续时间相同。

在随后的时刻t18，信号VD从其高电平切换到其低电平。信号VD的这种切换对于传感器的所有像素1是同时完成的。

在组件B的开关130断开(并且优选地将电位VD切换到其低电平)之后，电位Vech从其低电平切换到其高电平，而这不改变跨组件B的电容128的端子存储的电压。在该示例中，该切换发生在时刻t18之后的时刻t19。这种切换对于传感器的所有像素1是同时完成的。

在该示例中，在随后的时刻t20，通过控制信号SW从其高电平到其低电平的切换，晶体管120截止。这使得可以将节点122与晶体管118隔离，因此与节点124隔离。这使得可以避免晶体管118对跨电容128的端子存储的电压的任何改变。这种切换对于传感器的像素1优选地是同时进行的。因此，在该示例中，时刻t20标志着传感器的全局操作阶段、或传感器对图像的全局获取和存储阶段的结束。

接下来读取像素1。像素1的读取是逐行完成的，也就是说，一行像素1接着另一行像素。当一行像素1处于被读取的过程中时，该行的所有像素1接收相同的控制信号，从而同时读取该行的所有像素。

在开关120保持断开以防止在节点122与124之间流通电流的同时，用于读取跨组件A和B之一的电容的端子存储的电压的阶段由闭合该组件的开关130以及开关142组成，以便在节点140上获得表示该存储电压的电位。对组件A和B之一实施读取阶段，然后对这些组件A和B中的另一个实施读取阶段。

优选地，在各个组件读取阶段之前，通过闭合并然后重新断开开关120，同时将电位VD保持在其低电平，来初始化节点122的电位，即，将其置于确定值。

一旦已经读取了传感器的所有像素，就可以实现图像的新的全局获取和存储阶段，如关于时刻t1至t20所描述的。信号Vech的高电平与低电平之间的差、信号VD的高电平与低电平之间的差以及优选地持续时间Td具有相同的相应值，而不管在步骤MEM-INIT和MEM-SIGNAL的实现期间所考虑的像素和/或所考虑的组件A或B如何。

像素1的有用信号对应于表示节点106的初始化电平的电压与表示节点106的信号电平的电压之间的差。提供两个电压以便定义像素的有用信号对应于相关的双采样。因此，像素1与实现相关双采样的现有读取电路兼容。具体地，根据用于读取像素1的读取电路，可以选择适配读取组件A和B的顺序。

在上述方法中，通过断开该组件的开关130，确保了跨组件A(相应地，B)的电容的端子的电压的存储。但是，该电压在存储时的值是通过与时刻t7和t8、或t15和t16相关的相同的步骤序列或系列以及实现此步骤顺序期间节点106的状态来确定的。具体地，由于使用类似的控制信号(即，在该实施例中的电位VD和电位Vech，优选地具有相同的持续时间Td)来实现这一步骤系列，并且组件A和B相同，因此没有将偏移引入到像素的有用信号中。

为了中断节点122与124之间流通的电流，可以想到，当在组件A中存储电压时，使用信号SWA断开组件A的开关130，并且当将电压存储在组件B中时，使用信号SWB断开组件B的开关130。然而，使用两个不同的信号SWA和SWB由于以下事实而可能会导致在像素的有用信号中引入偏移：信号SWA和SWB的传播时间和/或边沿和/或相应的晶体管130的阈值电压实际上可能不同。根据所考虑的组件A或B，这尤其可能导致不同的持续时间Td，并因此导致有用信号的偏移。

图3示出了全局快门传感器的像素3的电路的另一实施例。类似于像素1，像素3是全局快门图像传感器的像素矩阵3的一部分。这里仅详细描述图1的像素1与图3的像素3之间的差异。

在像素3中，类似于在像素1中，在存储阶段MEM-INIT或MEM-SIGNAL期间，提供了使用相同的信号来中断节点122与124之间流通的电流，而不管完成存储的组件A或B如何。

然而，在像素3中，电流的这种中断是使用开关120的控制信号SW’而不是使用施加到节点112的控制电位Vech来实现的。

因此，像素3与像素1的不同之处在于：

-开关120的控制端子(节点123)接收信号SW’而不是信号SW；

-像素3(更一般地，图像传感器的像素3)的控制电路150(cmd)不提供控制电位Vech或信号SW，而是被配置为供应信号SW’；以及

-节点112被置于固定电位，优选地接地电位GND。

图4示出了图3的像素3的控制方法的实现模式的时序图。这里仅详细描述图2的时序图与图4的时序图之间的差异。

具体地，相对于图2，在图4中，信号SW的时序图更换为信号SW’的时序图。此外，相对于图2，在图4中，消除了信号Vech的时序图。

在图4中，信号SW’与信号SW相同，不同之处在于：

-在与时刻t7相隔持续时间Td的时刻t8，通过控制信号SW'从其高电平到其低电平的切换来将开关120置于断开状态，将开关120置于断开状态中断了节点124与122之间的电流流通；

-在已经将组件A的开关130切换到断开状态(时刻t9)并且已经将信号VD切换到其低电平(时刻t10)之后的时刻t11，通过控制信号SW'从其低电平到其高电平的切换来将开关120返回置于导通状态；以及

-在与时刻t15相隔持续时间Td的时刻t16，该持续时间优选地等于时刻t7与t8所隔的持续时间，通过控制信号SW'从其高电平到其低电平的切换来将开关120置于断开状态，将开关120置于断开状态时中断了节点124与122之间的电流流通。

对于传感器的所有像素3，与时刻t8、t11和t16有关的信号SW’的切换是同时完成的。

在图4中，时刻t18标志着传感器对图像的全局获取和存储阶段的结束。然后如关于图2所示，完成存储在组件A和B中的电压的读取。

像素3及其控制方法受益于与关于像素1及其控制方法所描述的优点相同的优点。

在未示出的实施例变型中，提供了像素1或3包括不止两个组件A和B，其具有与开关130串联的电容128，该开关将电容128耦合到节点122。每个附加组件则以类似于组件A和B的方式连接在节点122与132之间。每个附加组件的开关130优选地由该组件专用的信号SWK来命令。

每个附加组件都使得能够存储表示节点106的电位的附加电压。如先前描述的，这例如使得可以例如在组件A中存储第一积分持续时间之后的第一信号电平，并且在附加组件128、130中存储对应于较长的积分持续时间的第二信号电平。为同一全局积分阶段提供多个积分持续时间，使得可以在一旦已经读取第一或第二信号电平后根据积分阶段接收的光来选择第一或第二信号电平，例如以产生高动态范围(HDR)传感器。

在像素1(相应地，像素3)的情况下，本领域技术人员能够适配关于图2(相应地，图4)描述的方法，该像素包括电容128和开关130的不止两个组件A和B。具体地，相同信号切换序列(其使得可以在组件A和B中的任何一个组件中存储电压)被实现为在每个附加的组件中存储电压，持续时间Td优选地是相同的，而不管存储该电压的组件如何，并且不管所考虑的像素如何。此外，在与针对组件A和B中的每个组件所描述的相同的读取阶段中，可选地通过提供在该读取阶段之前将节点122设置为确定值(也就是说，通过提供在该读取阶段之前初始化节点122)来读取附加组件中存储的各个电压。

已经描述了包括连接在节点106与112之间的电容性元件110的像素1和3。实际上，一个或多个本征电容可以连接至节点106，并且与元件110形成电容性分配器桥。在像素1中，本领域技术人员则能够尤其根据节点106的本征电容来确定电容性元件110的值以及信号Vech的高电平与低电平之间的电位差的幅度，其允许关于图2描述的操作，特别是使得可以获得像素1的节点106上的电位的期望变化。

在像素3中，电容性元件110可以仅对应于节点106的本征电容。

已经描述了各种实施例和变型。本领域技术人员将理解，可以结合这些实施例的某些特征，并且本领域技术人员将容易想到其他变型。具体地，本领域技术人员能够使所描述的控制方法适配于将与地不同的电位施加到节点132的情况，跨电容128的端子(或到节点122)的电压则相对于这种可能进行参考。

此外，本领域技术人员能够使已经描述的实施例、实施模式和变型适配于在区域100中累积并转移到节点106的电荷是空穴而不是电子的情况，特别是通过适配电源电位、MOS晶体管的类型(N或P沟道)和/或控制信号的高电平和低电平。

此外，本领域技术人员能够使已经描述的实施例、实施模式和变型适配于用其他技术的晶体管代替MOS晶体管的情况和/或适配于像素1和3的所有或一些开关不同于MOS晶体管来实现的情况。

此外，在可选实施例中(未示出)，图1的像素1的器件104或图3的像素3的器件104可以被省略，特别是在图像传感器的脉冲照明的情况下。在这些实施例中，光电二极管100的阴极被例如直接连接至浮置扩散节点106。图像传感器的全局照明脉冲例如出现在节点106的初始化电平的存储和信号电平的存储之间，意味着KT/C噪音能够被消除，而不管传输门104已被移除。通过移除传输门104，像素电路将因此变小且制造成本便宜。

最后，基于上文提供的功能描述，本文描述的实施例和变型的实际实现在本领域技术人员的能力之内。

Claims (15)

1.一种图像传感器，包括像素(1、3)的矩阵，每个所述像素包括：

第一晶体管(118)和第一开关(120)，所述第一晶体管和所述第一开关串联连接在被配置为接收第一电位(VD)的第一节点(124)与所述像素的内部节点(122)之间，所述第一晶体管(118)的栅极被耦合到所述像素的浮置扩散节点(106)；

电容性元件(110)，所述电容性元件的第一端子连接至所述像素的所述浮置扩散节点；以及

多个组件(A、B)，每个所述组件包括与第二开关(130)串联连接的电容(128)，所述第二开关将所述电容耦合到所述像素的所述内部节点(122)，

所述传感器进一步包括电路(150)，所述电路被配置为每次电压被存储(MEM-INIT、MEM-SIGNAL)在所述像素之一的所述组件(A、B)之一中时，通过以下方式来控制在所述像素的所述第一节点(124)与所述内部节点(122)之间流通的电流的中断(t8、t16)：

-控制施加到所述像素的所述电容性元件(110)的第二端子(112)的第一电位(Vech)从第一电平到第二电平的切换，而不管所述像素和完成所述存储(MEM-INIT、MEM-SIGNAL)的所述像素的所述组件(A、B)如何；或者

-控制所述像素的所述第一开关(120)的断开，而不管所述像素和完成所述存储(MEM-INIT、MEM-SIGNAL)的所述像素的所述组件(A、B)如何。

2.根据权利要求1所述的传感器，其中在所述像素中的每个像素中，所述第一晶体管(118)的源极不耦合到恒定极化电流源。

3.根据权利要求1所述的传感器，其中所述电路被配置为：在所述存储(MEM-INIT、MEM-SIGNAL)期间，在所述电流的所述中断(t8、t16)之前，控制施加到所述第一节点(124)的所述电位(VD)从优选为低的第三电平到优选为高的第四电平的切换。

4.根据权利要求3所述的传感器，其中所述电路被配置为：在所述存储(MEM-INIT、MEM-SIGNAL)期间，将所述电流的所述中断(t8、t16)的控制与施加到所述第一节点的所述电位(VD)从所述第三电平到所述第四电平的切换的控制分开一持续时间(Td)，所述持续时间(Td)是相同的，而不管所述像素和完成所述存储(MEM-INIT、MEM-SIGNAL)的所述像素的所述组件(A、B)如何。

5.根据权利要求3所述的传感器，其中所述电路(150)被配置为：在所述存储(MEM-INIT、MEM-SIGNAL)期间，保持施加到所述第一节点(124)的所述电位(VD)的所述第四电平，至少直到所述电流的所述中断(t8、t16)为止。

6.根据权利要求3所述的传感器，其中所述电路(150)被配置为：在所述存储(MEM-INIT、MEM-SIGNAL)期间，在所述电流的所述中断(t8、t16)之后，控制所述组件(A、B)的所述第二开关(130)的断开，并且优选地，保持施加到所述第一节点(124)的所述电位(VD)的所述第四电平，至少直到所述第二开关的所述断开为止。

7.根据权利要求3所述的传感器，其中所述电路(150)被配置为：在所述存储(MEM-INIT、MEM-SIGNAL)期间，在施加到所述第一节点(124)的所述电位(VD)从所述第三电平到所述第四电平的切换之前，保持所述像素的所述第一开关(120)和所述组件(A、B)的所述第二开关(130)闭合。

8.根据权利要求1所述的传感器，其中所述电路(150)进一步被配置为：在所述存储(MEM-INIT、MEM-SIGNAL)期间，保持所述像素的所述第一开关(120)和所述组件(A、B)的所述第二开关(130)闭合，至少直到所述电流的所述中断(t8、t16)为止。

9.一种用于控制图像传感器的方法，所述图像传感器包括像素(1、3)的矩阵，每个所述像素包括：

第一晶体管(118)和第一开关(120)所述第一晶体管和所述第一开关串联连接在被配置为接收第一电位(VD)的第一节点(124)与所述像素的内部节点(122)之间，所述第一晶体管(118)的栅极被耦合到所述像素的浮置扩散节点(106)；

电容性元件(110)，所述电容性元件的第一端子被连接至所述像素的所述浮置扩散节点；以及

多个组件(A、B)，每个所述组件包括与第二开关(130)串联连接的电容(128)，所述第二开关将所述电容耦合到所述像素的所述内部节点(122)，所述方法包括在所述像素(1、3)的多个所述组件(A、B)中存储(MEM-INIT、MEM-SIGNAL)电压的步骤，在所述像素之一的组件中的各个存储步骤包括：

通过以下方式来控制在所述像素的所述第一节点(124)与所述内部节点(122)之间流通的电流的中断(t8、t16)：

-控制施加到所述像素的所述电容性元件的第二端子的第一电位从第一电平到第二电平的切换，而不管所述像素和完成所述存储(MEM-INIT、MEM-SIGNAL)的所述像素的所述组件(A、B)如何；或者

-控制所述像素的所述第一开关(120)的断开，而不管所述像素和完成所述存储(MEM-INIT、MEM-SIGNAL)的所述像素的所述组件(A、B)如何。

10.根据权利要求9所述的方法，其中所述第一晶体管(118)的源极不耦合到恒定极化电流源。

11.根据权利要求9所述的方法，其中所述存储步骤(MEM-INIT、MEM-SIGNAL)包括：在所述电流的所述中断(t8、t16)之前，控制施加到所述第一节点(122)的所述电位(VD)从优选为低的第三电平到优选为高的第四电平的切换。

12.根据权利要求11所述的方法，其中对于每个存储步骤(MEM-INIT、MEM-SIGNAL)，相同的持续时间(Td)将所述电流的所述中断(t8、t16)的控制与施加到所述第一节点(124)的所述电位(VD)从所述第三电平到所述第四电平的切换的控制分开。

13.根据权利要求11所述的方法，其中在所述存储期间，施加到所述第一节点(124)的所述电位(VD)被保持在所述第四电平，至少直到所述电流的所述中断(t8、t16)为止。

14.根据权利要求11所述的方法，其中在所述存储(MEM-INIT、MEM-SIGNAL)期间：

-在所述电流的所述中断(t8、t16)之后，所述组件(A、B)的所述第二开关(130)被断开，施加到所述第一节点(124)的所述电位(VD)优选地被保持在所述第四电平，至少直到所述第二开关的所述断开为止；并且/或者

-在施加到所述第一节点(124)的所述电位(VD)从所述第三电平到所述第四电平的切换之前，所述像素的所述第一开关(120)和所述组件(A、B)的所述第二开关(130)被保持闭合。

15.根据权利要求9所述的方法，其中在所述存储(MEM-INIT、MEM-SIGNAL)期间：

所述像素的所述第一开关(120)和所述组件(A、B)的所述第二开关(130)被保持闭合，至少直到所述电流的所述中断(t8、t16)为止。

Images