CN103890985A - 低电阻率接触 - Google Patents

低电阻率接触 Download PDF

Info

Publication number
CN103890985A
CN103890985A CN201280044859.1A CN201280044859A CN103890985A CN 103890985 A CN103890985 A CN 103890985A CN 201280044859 A CN201280044859 A CN 201280044859A CN 103890985 A CN103890985 A CN 103890985A
Authority
CN
China
Prior art keywords
semiconductor
contact layer
layer
scope
electronvolt
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201280044859.1A
Other languages
English (en)
Inventor
R.J.瑟里恩
J.D.里德
J.A.拉姆齐
A.L.格雷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Phononic Devices Inc
Original Assignee
Phononic Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Phononic Devices Inc filed Critical Phononic Devices Inc
Publication of CN103890985A publication Critical patent/CN103890985A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H01L29/245—Pb compounds, e.g. PbO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/44—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428
    • H01L21/441—Deposition of conductive or insulating materials for electrodes
    • H01L21/443—Deposition of conductive or insulating materials for electrodes from a gas or vapour, e.g. condensation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N10/00—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
    • H10N10/80—Constructional details
    • H10N10/81—Structural details of the junction
    • H10N10/817—Structural details of the junction the junction being non-separable, e.g. being cemented, sintered or soldered
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N10/00—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
    • H10N10/80—Constructional details
    • H10N10/85—Thermoelectric active materials
    • H10N10/851—Thermoelectric active materials comprising inorganic compositions
    • H10N10/852—Thermoelectric active materials comprising inorganic compositions comprising tellurium, selenium or sulfur

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了到半导体结构的低电阻率接触的实施例。在一个实施例中，一种半导体结构包括：半导体层；处于半导体层的表面上的、具有低带隙的半导体接触层；以及处于半导体接触层的与半导体层相对的表面上的电极。半导体接触层的带隙在0到0.2电子伏（eV）范围内并且包括0和0.2电子伏，更优选地在0到0.1eV范围内并且包括0和0.1eV，甚至更优选地在0到0.05eV范围内并且包括0和0.05eV。优选地，半导体层是p型。在一个具体实施例中，半导体接触层和电极形成到p型半导体层的欧姆接触，并且由于半导体接触层的低带隙，欧姆接触具有小于1x10-6欧姆·cm2的电阻率。

Description

低电阻率接触
相关申请
本申请要求2011年9月16日提交的、序列号为61/535,646的临时专利申请的优先权，其公开内容由此通过引用以其整体合并到本文中。
技术领域
本公开涉及到半导体结构的低电阻率电接触。
背景技术
热电装置（即热电功率生成器和冷却器）已作为有前景的绿色技术出现。通常，热电装置供应了把废热能量转换成电功率或从固态装置提供冷却的能力。热电装置的应用的范围从电子热管理、到固态制冷、到从废热源的功率生成。热电材料的品质因数（ZT）是无量纲单位，用于比较各种材料的效率。品质因数（ZT）由三个物理参数确定，即热功率α（还称为塞贝克（Seebeck）系数）、电导率σ、热导率k和绝对温度T。
Figure 474972DEST_PATH_IMAGE001
。
块状热电材料中的最大ZT由材料系统的固有属性支配。由于塞贝克系数和电导率之间的相反关系，大多数候选需要低热导率作为增强的ZT的驱动力。尽管有将近五十年的研究，塞贝克系数和电导率之间的这个相互依赖性和联系已经使得难以增加ZT > 1。
虽然热电材料的固有属性是驱动热电装置效率的主要因素，但是性能还受在热电装置中存在的寄生电阻和热阻两者限制。寄生电阻主要归因于针对在外部金属电极被施加到热电材料的表面时形成的电流流动的势垒。在金属-热电界面（其是金属-半导体界面）处形成的势垒引入了对热电装置的性能有害的电阻。
到半导体材料的理想欧姆接触遵循以下关系：
Figure 860954DEST_PATH_IMAGE003
其中
Figure 640691DEST_PATH_IMAGE004
是欧姆接触的电阻率，J是电流密度，并且V是电压。为了维持如图1中图示的电流和电压之间的线性关系，有必要避免如图2中示出的电流相对于施加的电压的全非线性行为。由于金属电极和半导体材料之间电子亲和力和功函数的差别，在金属-半导体界面处形成势垒。在n型半导体材料与金属层密切接触的情况中，图3的能带图中描绘的肖特基（Schottky）势垒高度
Figure 35900DEST_PATH_IMAGE005
可以由以下等式计算：
针对n型半导体材料，
Figure 319114DEST_PATH_IMAGE006
其中
Figure 141577DEST_PATH_IMAGE007
是金属层的金属功函数，并且
Figure 126719DEST_PATH_IMAGE008
是半导体材料的电子亲和力。如图4中图示，对于p型半导体材料，势垒高度
Figure 325619DEST_PATH_IMAGE005
由半导体材料的价带顶边和金属中的费米能量的差给出：
针对p型半导体，
Figure 994498DEST_PATH_IMAGE009
其中
Figure 456703DEST_PATH_IMAGE010
是半导体带隙并且q是电子电荷。在势垒上或穿过势垒的载流子的传导确定欧姆接触的电阻率
Figure 211033DEST_PATH_IMAGE004
的值。照此，势垒高度的减小是对获得低电阻接触的主要驱动。
照此，存在对用于减小金属和半导体材料之间的界面处的势垒高度
Figure 940271DEST_PATH_IMAGE005
以提供低电阻率电接触的系统和方法的需要。
发明内容
公开了到半导体结构的低电阻率接触的实施例。在一个实施例中，一种半导体结构包括：半导体层；处于半导体层的表面上的、具有低带隙的半导体接触层；以及处于半导体接触层的与半导体层相对的表面上的金属电极。半导体接触层的带隙在0到0.2电子伏（eV）范围内并且包括0和0.2电子伏，更优选地在0到0.1 eV范围内并且包括0和0.1 eV，甚至更优选地在0到0.05 eV范围内并且包括0和0.05 eV。优选地，半导体层是p型半导体层。在一个具体实施例中，半导体接触层和金属电极形成到p型半导体层的欧姆接触，并且由于半导体接触层的低带隙，欧姆接触具有小于1x10-6 欧姆·cm2的电阻率。
在一个实施例中，半导体接触层由具有低带隙的IV-VI族半导体材料形成。在一个具体实施例中，半导体接触层由PbxSn1-xSe形成，其中0≤x≤1。在一个实施例中，PbxSn1-xSe中Sn的摩尔分数在0.08到0.46范围内并且包括0.08和0.46，更优选地在0.18到0.37范围内并且包括0.18和0.37，并且甚至更优选地在0.23到0.32范围内并且包括0.23和0.32。在另一具体实施例中，半导体接触层由PbxSn1-xTe形成，其中0≤x≤1。在一个实施例中，PbxSn1-xTe中Sn的摩尔分数在0.21到0.95范围内并且包括0.21和0.95，更优选地在0.4到0.76范围内并且包括0.4和0.76，并且甚至更优选地在0.49到0.67范围内并且包括0.49和0.67。
在一个实施例中，半导体层包括一个或多个IV-VI族半导体材料层，并且半导体接触层由具有低带隙的IV-VI族半导体材料形成。在一个具体实施例中，半导体层包括PbSe和PbxSr1-xSe的一个或多个层，其中0≤x≤1，并且半导体接触层由PbySn1-ySe形成，其中0≤y≤1。在一个实施例中，PbySn1-ySe中Sn的摩尔分数在0.08到0.46范围内并且包括0.08和0.46，更优选地在0.18到0.37范围内并且包括0.18和0.37，并且甚至更优选地在0.23到0.32范围内并且包括0.23和0.32。在另一具体实施例中，半导体层包括PbSe和PbxSr1-xSe的一个或多个层，其中0≤x≤1，并且半导体接触层由PbySn1-yTe形成，其中0≤y≤1。在一个实施例中，PbySn1-yTe中Sn的摩尔分数在0.21到0.95范围内并且包括0.21和0.95，更优选地在0.4到0.76范围内并且包括0.4和0.76，并且甚至更优选地在0.49到0.67范围内并且包括0.49和0.67。
在另一实施例中，一种半导体结构包括：半导体层；处于半导体层的第一表面上的、具有低带隙的第一半导体接触层；处于第一半导体接触层的与半导体层相对的表面上的第一金属电极；处于半导体层的与第一半导体接触层相对的第二表面上的、具有低带隙的第二半导体接触层；以及处于第二半导体接触层的与半导体层相对的表面上的第二金属电极。第一和第二半导体接触层中的每个的带隙在0到0.2 eV范围内并且包括0和0.2eV，更优选地在0到0.1 eV范围内并且包括0和0.1 eV，甚至更优选地在0到0.05 eV范围内并且包括0和0.05 eV。优选地，半导体层是p型半导体层。在一个具体实施例中，第一和第二半导体接触层和相应的第一和第二金属电极形成到p型半导体层的对应欧姆接触，由于第一半导体接触层的低带隙，每个欧姆接触具有小于1x10-6 欧姆·cm2的电阻率。
在一个实施例中，第一和第二半导体接触层各自由具有低带隙的IV-VI族半导体材料形成。在一个具体实施例中，第一和第二半导体接触层各自由PbxSn1-xSe形成，其中0≤x≤1。在一个实施例中，PbxSn1-xSe中Sn的摩尔分数在0.08到0.46范围内并且包括0.08和0.46，更优选地在0.18到0.37范围内并且包括0.18和0.37，并且甚至更优选地在0.23到0.32范围内并且包括0.23和0.32。在另一具体实施例中，第一和第二半导体接触层各自由PbxSn1-xTe形成，其中0≤x≤1。在一个实施例中，PbxSn1-xTe中Sn的摩尔分数在0.21到0.95范围内并且包括0.21和0.95，更优选地在0.4到0.76范围内并且包括0.4和0.76，并且甚至更优选地在0.49到0.67范围内并且包括0.49和0.67。
在一个实施例中，半导体层包括一个或多个IV-VI族半导体材料层，并且第一和第二半导体接触层各自由具有低带隙的IV-VI族半导体材料形成。在一个具体实施例中，半导体层包括PbSe和PbxSr1-xSe的一个或多个层，其中0≤x≤1，并且第一和第二半导体接触层各自由PbySn1-ySe形成，其中0≤y≤1。在一个实施例中，PbySn1-ySe中Sn的摩尔分数在0.08到0.46范围内并且包括0.08和0.46，更优选地在0.18到0.37范围内并且包括0.18和0.37，并且甚至更优选地在0.23到0.32范围内并且包括0.23和0.32。在另一具体实施例中，半导体层包括PbSe和PbxSr1-xSe的一个或多个层，其中0≤x≤1，并且第一和第二半导体接触层各自由PbySn1-yTe形成，其中0≤y≤1。在一个实施例中，PbySn1-yTe中Sn的摩尔分数在0.21到0.95范围内并且包括0.21和0.95，更优选地在0.4到0.76范围内并且包括0.4和0.76，并且甚至更优选地在0.49到0.67范围内并且包括0.49和0.67。
在与附图相关联地阅读了后面对优选实施例的详细描述之后，本领域技术人员将意识到本公开的范围并认识到其附加方面。
附图说明
合并在本说明书中且形成本说明书的部分的附图图示了本公开的若干个方面，并与描述一起用于解释本公开的原理。
图1是图示金属-半导体接触中的欧姆性能的电流相对于电压的曲线图；
图2是图示金属-半导体接触中的整流性能的电流相对于电压的曲线图；
图3是图示针对电流流动的势垒的n型半导体对金属能级图；
图4是图示针对电流流动的势垒的p型半导体对金属能级图；
图5图示了根据本公开的一个实施例的包括低电阻率欧姆接触的半导体结构；
图6是根据本公开的对应实施例的各个IV-VI族半导体在77开氏度（K）处作为晶格参数的函数而绘制的能带图，其图示了具有小于0.2电子伏（eV）、小于0.1eV和小于0.05eV的带隙的IV-VI族半导体；
图7是针对被制作为具有和不具有本公开的半导体接触层的欧姆接触的示例的接触电阻率数据的曲线图；以及
图8图示了根据本公开的另一实施例的包括低电阻率欧姆接触的半导体结构。
具体实施方式
下面阐述的实施例表示了使本领域技术人员能够实践实施例所必需的信息并说明了实践实施例的最佳模式。通过根据附图阅读后面的描述，本领域技术人员将理解本公开的构思并将认识到在本文中未具体提出的这些构思的应用。应当理解的是，这些构思和应用落入本公开和所附权利要求的范围内。
将理解的是，虽然术语第一、第二等在本文中可以用于描述各种元件，但是这些元件不应当受这些术语限制。这些术语仅用于将一个元件与另一个区分开。在不脱离本公开的范围的情况下，例如，第一元件可以称为第二元件，并且类似地，第二元件可以称为第一元件。如本文中使用的，术语“和/或”包括一个或多个关联列出的项目的任何和所有组合。
将理解的是，当诸如层、区或衬底之类的元件被称为“处于”另一元件“上”或延伸“到”另一元件“上”时，其可以直接处于或直接延伸到该另一元件上，或者也可以存在居间元件。相反地，当元件被称为“直接在”或“直接”延伸“到”另一元件“上”时，不存在居间元件。还将理解的是，当元件被称为“连接”或“耦合”到另一元件时，其可以直接连接或耦合到该另一元件，或者可以存在居间元件。相反地，当元件被称为“直接连接”或“直接耦合”到另一元件时，不存在居间元件。
诸如“下面”或“上面”或者“上”或“下”或者“水平”或“垂直”之类的相对术语在本文中可以用于描述如图中图示的一个元件、层或区与另一元件、层或区的关系。将理解的是，这些术语和上面论述的那些术语意图包含除图中描绘的定向外器件的不同定向。
本文中使用的术语仅用于描述具体实施例的目的且不意图限制本公开。如本文中使用的，单数形式“一”、“一个”和“该”也意图包括复数形式，除非上下文另外清楚地指示。将进一步理解的是，术语“包含”和/或“包括”当在本文中使用时指定所声明的特征、整体、步骤、操作、元件和/或部件的存在，但是不排除一个或多个其它特征、整体、步骤、操作、元件、部件和/或其组的存在或附加。
除非另外限定，本文中使用的所有术语（包括技术和科学术语）具有如本公开所属领域普通技术人员惯常理解的相同含义。将进一步理解的是，本文中使用的术语应当被解释为具有与其在本说明书的上下文和相关领域中的含义一致的含义，且将不在理想化的或过分正式的意义上解释，除非本文中明确这样限定。
图5图示了根据本公开的一个实施例的包括低电阻率欧姆接触12和14的半导体结构10的一个实施例。如图示的那样，半导体结构10包括半导体层16。尽管在本文中被称为“层”，但是半导体层16可以是包括一个或多个外延层的外延结构，该一个或多个外延层在本文中还可以被称为半导体层16的子层。虽然半导体层16通常可以是任何类型的半导体层，但在一个具体实施例中，半导体层16是热电材料。在一个具体实施例中，热电材料被形成于IIa和IV-VI族材料系统中。在另一实施例中，热电材料是基于硒化铅（PbSe）的热电材料。作为示例，热电材料可以包括Pb(1-x-y)SrxSnySe (0 < x < 1; 0 < y < 1) 和Pb(1-a-b)SraSnbSe (0 < a < 1; 0 < b < 1)的交替层，其中Pb(1-x-y)SrxSnySe (0 < x < 1; 0 < y < 1)的带隙大于Pb(1-a-b)SraSnbSe (0 < a < 1; 0 < b < 1)的带隙。
欧姆接触12包括处于并且优选地直接处于半导体层16的表面上的具有低带隙的半导体接触层18和处于并且优选地直接处于半导体接触层18的与半导体层16相对的表面上的金属电极20。半导体接触层18的带隙小于半导体层16的带隙，在一个实施例中，半导体接触层18的带隙在0到0.2电子伏（eV）的范围内并且包括0和0.2电子伏。在另一实施例中，半导体接触层18的带隙在0到0.1 eV的范围内并且包括0和0.1eV。在又一实施例中，半导体接触层18的带隙在0到0.05 eV的范围内并且包括0和0.05 eV。半导体接触层18优选地具有大于每立方厘米1x1017掺杂剂的掺杂浓度和在0到2微米（μm）的范围内并且包括0和2微米的厚度（t1）。在另一实施例中，半导体接触层18具有大于每立方厘米8x1018掺杂剂的掺杂浓度，并且半导体接触层18的厚度（t1）在0到0.1μm的范围内并且包括0和0.1μm。
金属电极20包括沉积金属（诸如例如钴（Co）、钯（Pd）、金（Au）、银（Ag）、镍（Ni）、钛（Ti）、铂（Pt）、铱（Ir）和/或相关合金）的一个或多个层。在一个实施例中，半导体层16和半导体接触层18是n型，并且金属电极20包括Co和/或Au的一个或多个层。在另一实施例中，半导体层16和半导体接触层18是p型，并且金属电极20包括Pd和Au的一个或多个层或者Ir和Au的一个或多个层。在一个具体实施例中，欧姆接触12的电阻率小于或等于1x106 Ω·cm2。
同样地，欧姆接触14包括处于半导体层16的与半导体接触层18相对的表面上的具有低带隙的半导体接触层22和处于半导体接触层22的与半导体层16相对的表面上的金属电极24。半导体接触层22的带隙小于半导体层16的带隙。在一个实施例中，半导体接触层22的带隙在0到0.2 eV的范围内并且包括0和0.2 eV。在另一实施例中，半导体接触层22的带隙在0到0.1 eV的范围内并且包括0和0.1eV。在又一实施例中，半导体接触层22的带隙在0到0.05 eV的范围内并且包括0和0.05 eV。半导体接触层22优选地具有大于每立方厘米1x1017掺杂剂的掺杂浓度和在0到2μm的范围内并且包括0和2μm的厚度（t1）。在另一实施例中，半导体接触层22具有大于每立方厘米8x1018掺杂剂的掺杂浓度，并且半导体接触层22的厚度（t1）在0到0.1μm的范围内并且包括0和0.1μm。
金属电极24包括沉积金属（诸如例如Co、Pd、Au、Ag、Ni、Ti、Pt、Ir和/或相关合金）的一个或多个层。在一个实施例中，半导体层16和半导体接触层22是n型，并且金属电极24包括Co和/或Au的一个或多个层。在另一实施例中，半导体层16和半导体接触层22是p型，并且金属电极24包括Pd和Au的一个或多个层或者Ir和Au的一个或多个层。在一个具体实施例中，欧姆接触14的电阻率小于或等于1x106 Ω·cm2。
在一个优选实施例中，半导体层16以及半导体接触层18和22是p型。另外，如上面论述的，半导体接触层18和22的带隙优选地在0到0.2 eV的范围内并且包括0和0.2 eV，更优选地在0到0.1 eV的范围内并且包括0和0.1 eV，甚至更优选地在0到0.05 eV的范围内并且包括0和0.05 eV，并且甚至更优选地近似为零。通过最小化半导体接触层18和22的带隙，与常规欧姆接触（尤其是到p型半导体的那些欧姆接触）相比基本上减小了欧姆接触12和14的电阻率。更具体地，对于p型半导体，金属和p型半导体之间的界面处的势垒的势垒高度（
Figure 370116DEST_PATH_IMAGE005
）被定义为：
，
其中
Figure 355706DEST_PATH_IMAGE011
是p型半导体的带隙，
Figure 999177DEST_PATH_IMAGE008
是p型半导体的电子亲和力，并且
Figure 52453DEST_PATH_IMAGE012
是金属的功函数。按照定义，当势垒高度（）具有零或负值时，形成欧姆接触。大部分金属具有大约5伏（V）的功函数，并且大部分半导体的电子亲和力大约为4V。照此，通常当p型半导体的带隙小于或等于1eV时，获得到p型半导体的欧姆接触。P型半导体带隙的进一步减小或最小化被期望以获得低电阻率欧姆接触。
在一个实施例中，半导体接触层18和22由具有低带隙的IV-VI族半导体材料形成。在一个优选实施例中，半导体接触层18和22由PbxSn1-xSe形成，其中0≤x≤1，对于跨越半导体接触层18和22厚度（t1）的变化的浓度，其是固定的。优选地，半导体接触层18和22以及半导体层16是p型。为了减小欧姆接触12和14的电阻率，能够通过改变Sn含量将PbxSn1-xSe的带隙修整为超低，如下面详细论述的。通过调整PbxSn1-xSe中的锡（Sn）含量，能够将半导体接触层18和22的带隙调整为在0到0.2 eV的范围内，更优选地在0到0.1 eV的范围内，并且甚至更优选地在0到0.1 eV的范围内，并且甚至更优选地近似为0。在一个实施例中，PbxSn1-xSe中Sn的摩尔分数在0.08到0.46的范围内并且包括0.08和0.46，更优选地在0.18到0.37的范围内并且包括0.18和0.37，并且甚至更优选地在0.23到0.32的范围内并且包括0.23和0.32。在这个实施例中，半导体层16可以例如是在IIa和IV-VI族材料系统中形成的热电材料、基于PbSe的热电材料等等。在一个具体实施例中，半导体层16包括交替的势垒和阱层，其中每个势垒层包括Pb(1-x-y)SrxSnySe (0 < x < 1; 0 < y < 1)材料的一个或多个层，并且每个阱层包括Pb(1-a-b)SraSnbSe (0 < a < 1; 0 < b < 1)材料的一个或多个层，并且其中Pb(1-x-y)SrxSnySe (0 < x < 1; 0 < y < 1)材料的带隙大于Pb(1-a-b)SraSnbSe (0 < a < 1; 0 < b < 1)材料的带隙。
在另一优选实施例中，半导体接触层18和22由PbxSn1-xTe形成，其中0≤x≤1，对于跨越半导体接触层18和22厚度（t1）的变化的浓度，其是固定的。优选地，半导体接触层18和22以及半导体层16是p型。为了减小欧姆接触12和14的电阻率，能够通过改变Sn含量将PbxSn1-xTe的带隙修整为超低，如下面详细论述的。通过调整PbxSn1-xTe中的Sn含量，能够将半导体接触层18和22的带隙调整为在0到0.2eV的范围内，更优选地在0到0.1eV的范围内，并且甚至更优选地在0到0.1eV的范围内，并且甚至更优选地近似为0。在一个实施例中，PbxSn1-xTe中Sn的摩尔分数在0.21到0.95的范围内并且包括0.21和0.95，更优选地在0.4到0.76的范围内并且包括0.4和0.76，并且甚至更优选地在0.49到0.67的范围内并且包括0.49和0.67。在这个实施例中，半导体层16可以例如是在IIa和IV-VI族材料系统中形成的热电材料、基于PbSe的热电材料等等。在一个具体实施例中，半导体层16包括交替的势垒和阱层，其中每个势垒层包括Pb(1-x-y)SrxSnySe (0 < x < 1; 0 < y < 1)材料的一个或多个层，并且每个阱层包括Pb(1-a-b)SraSnbSe (0 < a < 1; 0 < b < 1)材料的一个或多个层，并且其中Pb(1-x-y)SrxSnySe (0 < x < 1; 0 < y < 1)材料的带隙大于Pb(1-a-b)SraSnbSe (0 < a < 1; 0 < b < 1)材料的带隙。
在继续之前，应当注意的是，可以使用任何适合的制作过程来制作半导体结构10。通常，半导体结构10的制作包括：通过例如在牺牲衬底（例如，硅或蓝宝石衬底）上生长半导体层16来提供半导体层16。然后在半导体层16的表面上形成或以其他方式提供半导体接触层18。例如，可以使用适合的外延生长过程来生长半导体接触层18。然后在半导体接触层18的与半导体层16相对的表面上形成或以其他方式提供金属电极20。然后可以从牺牲衬底移除半导体层16。然后，在半导体层16的与半导体接触层18相对的表面上形成或以其他方式提供半导体接触层22。例如，可以使用适合的外延生长过程来生长半导体接触层22。然后在半导体接触层22的与半导体层16相对的表面上形成或以其他方式提供金属电极24。
图6是带隙相对于晶格参数的图，示出了在77开氏度（K）处针对变化带隙的PbSnSe和PbSnTe的合金成分。这里，晶格参数是以埃(Å)为单位的单位晶胞尺寸。如图示的那样，PbxSn1-xSe的带隙可以是通过改变Sn含量来修整的。当Sn的摩尔分数是0.17时，PbxSn1-xSe的带隙近似为零。具体来说，在77开氏度处PbxSn1-xSe的带隙相对于Sn的摩尔分数在下表1中示出：
Sn的摩尔分数 Eg (eV) PbSnSe
0 0.1688
0.01 0.1586
0.02 0.1484
0.03 0.1382
0.04 0.1280
0.05 0.1177
0.06 0.1075
0.07 0.0973
0.08 0.0871
0.09 0.0769
0.1 0.0667
0.11 0.0565
0.12 0.0463
0.13 0.0361
0.14 0.0259
0.15 0.0156
0.16 0.0054
0.17 0.0048
0.18 0.0150
0.19 0.0252
0.2 0.0354
0.21 0.0456
0.22 0.0558
0.23 0.0660
0.24 0.0762
0.25 0.0865
0.26 0.0967
0.27 0.1069
0.28 0.1171
0.29 0.1273
0.3 0.1375
0.31 0.1477
0.32 0.1579
0.33 0.1681
0.34 0.1783
0.35 0.1886
0.36 0.1988
0.37 0.2090
0.38 0.2192
0.39 0.2294
0.4 0.2396
表1
从表1中可以看出，在77开氏度处，当Sn的摩尔分数在0到0.36的范围内并且包括0和0.36时，PbxSn1-xSe的带隙在0到0.2eV的范围内并且包括0和0.2eV；当Sn的摩尔分数在0.07到0.26的范围内并且包括0.07和0.26时，PbxSn1-xSe的带隙在0到0.1eV的范围内并且包括0和0.1eV；以及当Sn的摩尔分数在0.12到0.21的范围内并且包括0.12和0.21时，PbxSn1-xSe的带隙在0到0.05eV的范围内并且包括0和0.05eV。
显著地，PbxSn1-xSe的带隙相对于Sn含量是根据温度而变化的。例如，下表2给出了在300开氏度处PbxSn1-xSe的带隙相对于Sn的摩尔分数：
Sn的摩尔分数 Eg (eV) PbSnSe
0 0.2781
0.01 0.2679
0.02 0.2577
0.03 0.2475
0.04 0.2373
0.05 0.2271
0.06 0.2168
0.07 0.2066
0.08 0.1964
0.09 0.1862
0.1 0.1760
0.11 0.1658
0.12 0.1556
0.13 0.1454
0.14 0.1352
0.15 0.1250
0.16 0.1147
0.17 0.1045
0.18 0.0943
0.19 0.0841
0.2 0.0739
0.21 0.0637
0.22 0.0535
0.23 0.0433
0.24 0.0331
0.25 0.0229
0.26 0.0126
0.27 0.0024
0.28 0.0078
0.29 0.0180
0.3 0.0282
0.31 0.0384
0.32 0.0486
0.33 0.0588
0.34 0.0690
0.35 0.0792
0.36 0.0895
0.37 0.0997
0.38 0.1099
0.39 0.1201
0.4 0.1303
0.41 0.1405
0.42 0.1507
0.43 0.1609
0.44 0.1711
0.45 0.1813
0.46 0.1916
0.47 0.2018
0.48 0.2120
表2
从表2中可以看出，在300开氏度处，当Sn的摩尔分数在0.08到0.46的范围内并且包括0.08和0.46时，PbxSn1-xSe的带隙在0到0.2eV的范围内并且包括0和0.2eV；当Sn的摩尔分数在0.18到0.37的范围内并且包括0.18和0.37时，PbxSn1-xSe的带隙在0到0.1eV的范围内并且包括0和0.1eV；以及当Sn的摩尔分数在0.23到0.32的范围内并且包括0.23和0.32时，PbxSn1-xSe的带隙在0到0.05eV的范围内并且包括0和0.05eV。
同样地，图6图示了PbxSn1-xTe的带隙是可以通过改变Sn含量来修整的。对于77开氏度，当Sn的摩尔分数是0.41时，PbxSn1-xTe的带隙近似为零。具体来说，在77开氏度处PbxSn1-xTe的带隙相对于Sn的摩尔分数在下表3中示出：
Sn的摩尔分数 Eg (eV) PbSnTe
0 0.2190
0.01 0.2137
0.02 0.2083
0.03 0.2030
0.04 0.1976
0.05 0.1923
0.06 0.1869
0.07 0.1816
0.08 0.1762
0.09 0.1709
0.1 0.1655
0.11 0.1602
0.12 0.1548
0.13 0.1495
0.14 0.1441
0.15 0.1388
0.16 0.1334
0.17 0.1281
0.18 0.1227
0.19 0.1174
0.2 0.1120
0.21 0.1067
0.22 0.1013
0.23 0.0960
0.24 0.0906
0.25 0.0853
0.26 0.0799
0.27 0.0746
0.28 0.0692
0.29 0.0639
0.3 0.0585
0.31 0.0531
0.32 0.0478
0.33 0.0425
0.34 0.0371
0.35 0.0318
0.36 0.0264
0.37 0.0211
0.38 0.0157
0.39 0.0103
0.4 0.0050
0.41 0.0004
0.42 0.0057
0.43 0.0111
0.44 0.0164
0.45 0.0218
0.46 0.0271
0.47 0.0325
0.48 0.0378
0.49 0.0432
0.5 0.0485
0.51 0.0539
0.52 0.0592
0.53 0.0646
0.54 0.0699
0.55 0.0753
0.56 0.0806
0.57 0.0860
0.58 0.0913
0.59 0.0967
0.6 0.1020
0.61 0.1074
0.62 0.1127
0.63 0.1181
0.64 0.1234
0.65 0.1288
0.66 0.1341
0.67 0.1395
0.68 0.1448
0.69 0.1502
0.7 0.1555
0.71 0.1609
0.72 0.1662
0.73 0.1716
0.74 0.1769
0.75 0.1823
0.76 0.1876
0.77 0.1930
0.78 0.1983
0.79 0.2037
0.8 0.2090
表3
从表3中可以看出，在77开氏度处，当Sn的摩尔分数在0.04到0.78的范围内并且包括0.04和0.78时，PbxSn1-xTe的带隙在0到0.2eV的范围内并且包括0和0.2eV；当Sn的摩尔分数在0.23到0.59的范围内并且包括0.23和0.59时，PbxSn1-xTe的带隙在0到0.1eV的范围内并且包括0和0.1eV；以及当Sn的摩尔分数在0.32到0.5的范围内并且包括0.32和0.5时，PbxSn1-xTe的带隙在0到0.05eV的范围内并且包括0和0.05eV。
在300开氏度处PbxSn1-xTe的带隙相对于Sn的摩尔分数在下表4中示出：
Sn的摩尔分数 Eg (eV) PbSnTe
0.00 0.3116
0.01 0.3062
0.02 0.3009
0.03 0.2955
0.04 0.2902
0.05 0.2848
0.06 0.2795
0.07 0.2741
0.08 0.2688
0.09 0.2634
0.10 0.2581
0.11 0.2527
0.12 0.2474
0.13 0.2420
0.14 0.2367
0.15 0.2313
0.16 0.2260
0.17 0.2206
0.18 0.2153
0.19 0.2099
0.20 0.2046
0.21 0.1992
0.22 0.1939
0.23 0.1885
0.24 0.1832
0.25 0.1778
0.26 0.1725
0.27 0.1671
0.28 0.1618
0.29 0.1564
0.30 0.1511
0.31 0.1457
0.32 0.1404
0.33 0.1350
0.34 0.1297
0.35 0.1243
0.36 0.1190
0.37 0.1136
0.38 0.1083
0.39 0.1029
0.40 0.0976
0.41 0.0922
0.42 0.0869
0.43 0.0815
0.44 0.0762
0.45 0.0708
0.46 0.0655
0.47 0.0601
0.48 0.0548
0.49 0.0494
0.50 0.0441
0.51 0.0387
0.52 0.0334
0.53 0.0280
0.54 0.0227
0.55 0.0173
0.56 0.0120
0.57 0.0066
0.58 0.0013
0.59 0.0041
0.60 0.0094
0.61 0.0148
0.62 0.0201
0.63 0.0255
0.64 0.0308
0.65 0.0362
0.66 0.0415
0.67 0.0469
0.68 0.0522
0.69 0.0576
0.70 0.0629
0.71 0.0683
0.72 0.0736
0.73 0.0790
0.74 0.0843
0.75 0.0897
0.76 0.0950
0.77 0.1004
0.78 0.1057
0.79 0.1111
0.80 0.1164
0.81 0.1218
0.82 0.1271
0.83 0.1325
0.84 0.1378
0.85 0.1432
0.86 0.1485
0.87 0.1539
0.88 0.1592
0.89 0.1646
0.90 0.1699
0.91 0.1753
0.92 0.1806
0.93 0.1860
0.94 0.1913
0.95 0.1967
0.96 0.2020
0.97 0.2074
0.98 0.2127
0.99 0.2181
1.00 0.2234
表4
从表4中可以看出，在300开氏度处，当Sn的摩尔分数在0.21到0.95的范围内时，PbxSn1-xTe的带隙在0到0.2eV的范围内并且包括0和0.2eV；当Sn的摩尔分数在0.4到0.76的范围内时，PbxSn1-xTe的带隙在0到0.1eV的范围内并且包括0和0.1eV；以及当Sn的摩尔分数在0.49到0.67的范围内时，PbxSn1-xTe的带隙在0到0.05eV的范围内并且包括0和0.05eV。
图7是根据本公开的一个具体实施例的具有和不具有半导体接触层18、22的欧姆接触的接触电阻率的曲线图。如图示的那样，通常，具有半导体接触层18、22的接触电阻率基本上低于不具有半导体接触层18、22的相同欧姆接触的接触电阻率。
图8图示了根据本公开的另一实施例的半导体结构10。在这个实施例中，欧姆接触12在半导体接触层18和金属电极20之间进一步包括附加半导体层26。同样地，欧姆接触14在半导体接触层22和金属电极24之间包括附加半导体层28。通常，附加半导体层26和28具有比半导体接触层18和22的带隙大的带隙，且被重度掺杂（即，载流子浓度≥ 1x1018 cm-3）。在一个具体实施例中，附加半导体层26和28由PbSe形成。
本领域技术人员将认识到对本公开优选实施例的改进和修改。所有这样的改进和修改是在本文中公开的构思和下面的权利要求的范围内考虑的。
权利要求书(按照条约第19条的修改)
1.一种半导体结构，包括：
半导体层；
半导体接触层，处于所述半导体层的表面上，所述半导体接触层具有在0到0.1电子伏范围内并且包括0和0.1电子伏的带隙；以及
金属电极，处于所述半导体接触层的与所述半导体层相对的表面上。
2.根据权利要求1的半导体结构，其中所述半导体层是p型半导体层。
3.根据权利要求2的半导体结构，其中所述半导体接触层和所述金属电极形成具有小于1x10-6欧姆·cm2的电阻率的欧姆接触。
4.根据权利要求2的半导体结构，其中所述半导体接触层的带隙在0到0.05电子伏范围内并且包括0和0.05电子伏。
5.一种半导体结构，包括：
半导体层；
p型半导体接触层，处于所述半导体层的表面上，所述p型半导体接触层由PbxSn1-xSe形成，其中0≤x≤1，并且所述p型半导体接触层具有在0到0.2电子伏范围内并且包括0和0.2电子伏的带隙；以及
金属电极，处于所述p型半导体接触层的与所述半导体层相对的表面上。
6.根据权利要求5的半导体结构，其中所述p型半导体接触层的带隙在0到0.1电子伏范围内并且包括0和0.1电子伏。
7.根据权利要求5的半导体结构，其中所述p型半导体接触层的带隙在0到0.05电子伏范围内并且包括0和0.05电子伏。
8.根据权利要求5的半导体结构，其中所述p型半导体接触层由PbxSn1-xSe形成，其中0≤x≤1，其中Sn的摩尔分数在0.08到0.46范围内并且包括0.08和0.46。
9.根据权利要求5的半导体结构，其中所述p型半导体接触层由PbxSn1-xSe形成，其中0≤x≤1，其中Sn的摩尔分数在0.18到0.37范围内并且包括0.18和0.37。
10.根据权利要求5的半导体结构，其中所述p型半导体接触层由PbxSn1-xSe形成，其中0≤x≤1，其中Sn的摩尔分数在0.23到0.32范围内并且包括0.23和0.32。
11.一种半导体结构，包括：
半导体层；
p型半导体接触层，处于所述半导体层的表面上，所述p型半导体接触层由PbxSn1-xTe形成，其中0≤x≤1，并且所述p型半导体接触层具有在0到0.2电子伏范围内并且包括0和0.2电子伏的带隙；以及
金属电极，处于所述p型半导体接触层的与所述半导体层相对的表面上。
12.根据权利要求11的半导体结构，其中所述p型半导体接触层的带隙在0到0.1电子伏范围内并且包括0和0.1电子伏。
13.根据权利要求11的半导体结构，其中所述p型半导体接触层的带隙在0到0.05电子伏范围内并且包括0和0.05电子伏。
14.根据权利要求11的半导体结构，其中所述p型半导体接触层由PbxSn1-xTe形成，其中0≤x≤1，其中Sn的摩尔分数在0.21到0.95范围内并且包括0.21和0.95。
15.根据权利要求11的半导体结构，其中所述p型半导体接触层由PbxSn1-xTe形成，其中0≤x≤1，其中Sn的摩尔分数在0.4到0.76范围内并且包括0.4和0.76。
16.根据权利要求11的半导体结构，其中所述p型半导体接触层由PbxSn1-xTe形成，其中0≤x≤1，其中Sn的摩尔分数在0.49到0.67范围内并且包括0.49和0.67。
17.一种半导体结构，包括：
半导体层，包括形成于IIa和IV-VI族材料系统中的p型热电材料；
半导体接触层，处于所述半导体层的表面上，所述半导体接触层由IIa和IV-VI族材料形成，具有在0到0.2电子伏范围内并且包括0和0.2电子伏的带隙；以及
金属电极，处于所述半导体接触层的与所述半导体层相对的表面上。
18.一种半导体结构，包括：
半导体层，包括p型的基于PbSe的热电材料；
半导体接触层，处于所述半导体层的表面上，所述半导体接触层由PbySn1-ySe形成，其中0≤y≤1，并且所述半导体接触层具有在0到0.2电子伏范围内并且包括0和0.2电子伏的带隙；以及
金属电极，处于所述半导体接触层的与所述半导体层相对的表面上。
19.根据权利要求18的半导体结构，其中所述p型的基于PbSe的热电材料包括至少一层PbSe和至少一层PbxSr1-xSe，其中0≤x≤1。
20.一种半导体结构，包括：
半导体层，包括p型的基于PbSe的热电材料；
半导体接触层，处于所述半导体层的表面上，所述半导体接触层由PbxSn1-xTe形成，其中0≤x≤1，并且所述半导体接触层具有在0到0.2电子伏范围内并且包括0和0.2电子伏的带隙；以及
金属电极，处于所述半导体接触层的与所述半导体层相对的表面上。
21.根据权利要求20的半导体结构，其中所述p型的基于PbSe的热电材料包括至少一层PbSe和至少一层PbxSr1-xSe，其中0≤x≤1。
22.根据权利要求1的半导体结构，包括处于所述半导体接触层和所述金属电极之间的附加层。
23.根据权利要求1的半导体结构，进一步包括：
第二半导体接触层，处于所述半导体层的与所述半导体接触层相对的第二表面上，所述第二半导体接触层具有在0到0.2电子伏范围内并且包括0和0.2电子伏的带隙；以及
第二金属电极，处于所述第二半导体接触层的与所述半导体层相对的表面上。
24.一种制作半导体结构的方法，包括：
提供半导体层；
在所述半导体层的表面上提供半导体接触层，所述半导体接触层具有在0到0.1电子伏范围内并且包括0和0.1电子伏的带隙；以及
在所述半导体接触层的与所述半导体层相对的表面上提供金属电极。
25.根据权利要求1的半导体结构，其中所述金属电极直接处于所述半导体接触层的与所述半导体层相对的表面上。

Claims (26)

1.一种半导体结构，包括：
半导体层；
半导体接触层，处于所述半导体层的表面上，所述半导体接触层具有在0到0.2电子伏范围内并且包括0和0.2电子伏的带隙；以及
金属电极，处于所述半导体接触层的与所述半导体层相对的表面上。
2.根据权利要求1的半导体结构，其中所述半导体层是p型半导体层。
3.根据权利要求2的半导体结构，其中所述半导体接触层和所述金属电极形成具有小于1x10-6欧姆·cm2的电阻率的欧姆接触。
4.根据权利要求2的半导体结构，其中所述半导体接触层的带隙在0到0.1电子伏范围内并且包括0和0.1电子伏。
5.根据权利要求2的半导体结构，其中所述半导体接触层的带隙在0到0.05电子伏范围内并且包括0和0.05电子伏。
6.根据权利要求2的半导体结构，其中所述半导体接触层由PbxSn1-xSe形成，其中0≤x≤1。
7.根据权利要求2的半导体结构，其中所述半导体接触层由PbxSn1-xSe形成，其中0≤x≤1，并且所述半导体接触层的带隙在0到0.1电子伏范围内并且包括0和0.1电子伏。
8.根据权利要求2的半导体结构，其中所述半导体接触层由PbxSn1-xSe形成，其中0≤x≤1，并且所述半导体接触层的带隙在0到0.05电子伏范围内并且包括0和0.05电子伏。
9.根据权利要求2的半导体结构，其中所述半导体接触层由PbxSn1-xSe形成，其中0≤x≤1，其中Sn的摩尔分数在0.08到0.46范围内并且包括0.08和0.46。
10.根据权利要求2的半导体结构，其中所述半导体接触层由PbxSn1-xSe形成，其中0≤x≤1，其中Sn的摩尔分数在0.18到0.37范围内并且包括0.18和0.37。
11.根据权利要求2的半导体结构，其中所述半导体接触层由PbxSn1-xSe形成，其中0≤x≤1，其中Sn的摩尔分数在0.23到0.32范围内并且包括0.23和0.32。
12.根据权利要求2的半导体结构，其中所述半导体接触层由PbxSn1-xTe形成，其中0≤x≤1。
13.根据权利要求2的半导体结构，其中所述半导体接触层由PbxSn1-xTe形成，其中0≤x≤1，并且所述半导体接触层的带隙在0到0.1电子伏范围内并且包括0和0.1电子伏。
14.根据权利要求2的半导体结构，其中所述半导体接触层由PbxSn1-xTe形成，其中0≤x≤1，并且所述半导体接触层的带隙在0到0.05电子伏范围内并且包括0和0.05电子伏。
15.根据权利要求2的半导体结构，其中所述半导体接触层由PbxSn1-xTe形成，其中0≤x≤1，其中Sn的摩尔分数在0.21到0.95范围内并且包括0.21和0.95。
16.根据权利要求2的半导体结构，其中所述半导体接触层由PbxSn1-xTe形成，其中0≤x≤1，其中Sn的摩尔分数在0.4到0.76范围内并且包括0.4和0.76。
17.根据权利要求2的半导体结构，其中所述半导体接触层由PbxSn1-xTe形成，其中0≤x≤1，其中Sn的摩尔分数在0.49到0.67范围内并且包括0.49和0.67。
18.根据权利要求1的半导体结构，其中：
所述半导体层包括一个或多个p型IV-VI族半导体层；以及
所述半导体接触层由具有在0到0.2电子伏范围内并且包括0和0.2电子伏的带隙的IV-VI族材料形成。
19.根据权利要求1的半导体结构，其中：
所述半导体层包括形成于IIa和IV-VI族材料系统中的p型热电材料；以及
所述半导体接触层由IIa和IV-VI族材料形成。
20.根据权利要求1的半导体结构，其中：
所述半导体层包括p型的基于PbSe的热电材料；以及
所述半导体接触层由PbySn1-ySe形成，其中0≤y≤1。
21.根据权利要求20的半导体结构，其中所述p型的基于PbSe的热电材料包括至少一层PbSe和至少一层PbxSr1-xSe，其中0≤x≤1。
22.根据权利要求1的半导体结构，其中：
所述半导体层包括p型的基于PbSe的热电材料；以及
所述半导体接触层由PbxSn1-xTe形成，其中0≤x≤1。
23.根据权利要求22的半导体结构，其中所述p型的基于PbSe的热电材料包括至少一层PbSe和至少一层PbxSr1-xSe，其中0≤x≤1。
24.根据权利要求1的半导体结构，包括处于所述半导体接触层和所述金属电极之间的附加层。
25.根据权利要求1的半导体结构，进一步包括：
第二半导体接触层，处于所述半导体层的与所述半导体接触层相对的第二表面上，所述第二半导体接触层具有在0到0.2电子伏范围内并且包括0和0.2电子伏的带隙；以及
第二金属电极，处于所述第二半导体接触层的与所述半导体层相对的表面上。
26.一种制作半导体结构的方法，包括：
提供半导体层；
在所述半导体层的表面上提供半导体接触层，所述半导体接触层具有在0到0.2电子伏范围内并且包括0和0.2电子伏的带隙；以及
在所述半导体接触层的与所述半导体层相对的表面上提供金属电极。
CN201280044859.1A 2011-09-16 2012-08-03 低电阻率接触 Pending CN103890985A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201161535646P 2011-09-16 2011-09-16
US61/535646 2011-09-16
PCT/US2012/049428 WO2013039613A2 (en) 2011-09-16 2012-08-03 Low resistivity contact

Publications (1)

Publication Number Publication Date
CN103890985A true CN103890985A (zh) 2014-06-25

Family

ID=46968347

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280044859.1A Pending CN103890985A (zh) 2011-09-16 2012-08-03 低电阻率接触

Country Status (6)

Country Link
US (1) US8564129B2 (zh)
EP (1) EP2756529A2 (zh)
JP (1) JP2014530492A (zh)
KR (1) KR20140067127A (zh)
CN (1) CN103890985A (zh)
WO (1) WO2013039613A2 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6830587B2 (ja) * 2016-04-11 2021-02-17 学校法人東京理科大学 導電膜付き柱状インゴット基板及びその製造方法、シリサイド系熱電変換素子及びその製造方法、熱電変換モジュール、並びにシリサイド系熱電変換素子の電極層形成用組成物
WO2018187276A1 (en) 2017-04-03 2018-10-11 Ecodyst, Inc. Large scale standalone chillers, all-in-one rotary evaporators and related methods
USD903727S1 (en) 2018-02-19 2020-12-01 Ecodyst, Inc. Large scale chiller
US11152557B2 (en) 2019-02-20 2021-10-19 Gentherm Incorporated Thermoelectric module with integrated printed circuit board
US11827075B1 (en) 2022-07-26 2023-11-28 Artyc PBC Temperature-controlled shipping container

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001018884A1 (en) * 1999-09-09 2001-03-15 Symyx Technologies, Inc. Improved thermoelectric material system
US20030066476A1 (en) * 1997-03-18 2003-04-10 California Institute Of Technology High performance p-type thermoelectric materials and methods of preparation
WO2011044115A2 (en) * 2009-10-05 2011-04-14 Board Of Regents Of The University Of Oklahoma Method for thin film thermoelectric module fabrication

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4350990A (en) 1979-02-28 1982-09-21 General Motors Corporation Electrode for lead-salt diodes
US4722087A (en) * 1986-08-11 1988-01-26 General Motors Corporation Lead-strontium-chalcogenide diode laser
US20100229911A1 (en) * 2008-12-19 2010-09-16 Hi-Z Technology Inc. High temperature, high efficiency thermoelectric module
WO2010085227A1 (en) * 2009-01-26 2010-07-29 Hewlett-Packard Company, L.P. Semiconductor memristor devices
US8871175B2 (en) * 2010-10-01 2014-10-28 The Boeing Company Nanomaterial having tunable infrared absorption characteristics and associated method of manufacture

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030066476A1 (en) * 1997-03-18 2003-04-10 California Institute Of Technology High performance p-type thermoelectric materials and methods of preparation
WO2001018884A1 (en) * 1999-09-09 2001-03-15 Symyx Technologies, Inc. Improved thermoelectric material system
WO2011044115A2 (en) * 2009-10-05 2011-04-14 Board Of Regents Of The University Of Oklahoma Method for thin film thermoelectric module fabrication

Also Published As

Publication number Publication date
EP2756529A2 (en) 2014-07-23
WO2013039613A2 (en) 2013-03-21
US8564129B2 (en) 2013-10-22
JP2014530492A (ja) 2014-11-17
WO2013039613A4 (en) 2014-02-06
WO2013039613A3 (en) 2013-12-12
KR20140067127A (ko) 2014-06-03
US20130069110A1 (en) 2013-03-21

Similar Documents

Publication Publication Date Title
CN100380678C (zh) 具有肖特基结电极的半导体装置
CN103890985A (zh) 低电阻率接触
CN102884621B (zh) 形成包括交替的金属和硅层的接触结构的方法及相关器件
CN104205346B (zh) 半导体装置
KR101444629B1 (ko) 반도체 소자, 반도체 장치 및 반도체 소자의 제조 방법
JP6975530B2 (ja) 半導体素子及びそれを用いた電気機器
KR101779497B1 (ko) 나노입자가 도핑된 열전소자를 포함하는 열전모듈 및 그 제조 방법
US11678496B2 (en) Thin-film pn junctions and applications thereof
CN1122319C (zh) 热电转换元件
TWI751999B (zh) 半導體元件及使用其之電氣機器
US20190051808A1 (en) Thermoelectric half-cell and method of production
US20150200098A1 (en) Low resistivity ohmic contact
Tansley et al. Conductivity of Si‐ZnO p‐n and n‐n heterojunctions
CN103579482A (zh) 碲化铋基热电发电元件及其制备方法
CN101969096B (zh) 纳米结构热电材料、器件及其制备方法
TWI728165B (zh) 三族氮化物高速電子遷移率場效應電晶體元件
US10468576B2 (en) Method of manufacturing a sealed thermoelectric module
CN105097910B (zh) 氮化镓基高电子迁移率晶体管的栅电极
Yin et al. Current-voltage characteristics of La2− xSrxCuO4/Nb-doped SrTiO3 heterojunctions
JP2003060170A (ja) 酸化物半導体を用いた強誘電体メモリ素子
CN110189998A (zh) 二维材料与半导体粉体梯度复合材料的柔性晶体管及制备方法
US20120007053A1 (en) Nitride-based semiconductor device and method for manufacturing the same
JP6439509B2 (ja) 熱電変換素子、熱電変換モジュール、及び熱電変換素子の製造方法
US20230019266A1 (en) Thermoelectric module and a vehicle including the same
CN109496369A (zh) 光伏电池

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20140625

WD01 Invention patent application deemed withdrawn after publication