CN103875184B - 具有减少的量化级的多级σ‑δ模数转换器 - Google Patents

具有减少的量化级的多级σ‑δ模数转换器 Download PDF

Info

Publication number
CN103875184B
CN103875184B CN201280050525.5A CN201280050525A CN103875184B CN 103875184 B CN103875184 B CN 103875184B CN 201280050525 A CN201280050525 A CN 201280050525A CN 103875184 B CN103875184 B CN 103875184B
Authority
CN
China
Prior art keywords
block
signal
directapath
another
quantizer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201280050525.5A
Other languages
English (en)
Other versions
CN103875184A (zh
Inventor
卡洛·平纳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangdong Oppo Mobile Telecommunications Corp Ltd
Original Assignee
ST Ericsson SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ST Ericsson SA filed Critical ST Ericsson SA
Publication of CN103875184A publication Critical patent/CN103875184A/zh
Application granted granted Critical
Publication of CN103875184B publication Critical patent/CN103875184B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M3/422—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M3/422—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
    • H03M3/424—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only the quantiser being a multiple bit one
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/436—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type
    • H03M3/438—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path
    • H03M3/454—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path with distributed feedback, i.e. with feedback paths from the quantiser output to more than one filter stage

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

本发明涉及多级Σ‑Δ模数转换器200，包括：‑具有接收输入模拟信号（X）的输入端子（Id1）以及提供对应于所述输入模拟信号（Ｘ）的输出数字信号（Ｙ）的输出端子（Od1）的直接路径（d1），直接路径（d1）包括：‑计算块（S2），被布置成接收代表输入模拟信号（X）的第一模拟信号（X1）以及提供模拟计算信号（X2）；‑模拟积分器（2），具有可操作地连接至计算块（S2）以接收模拟计算信号（X2）的输入端子（I2）以及提供第三模拟信号（X3）的输出端子（O2），‑量化器（3），具有可操作地连接至模拟积分器（2）的输出端子（O2）的相应的输入端子（I3）以及可操作地连接至直接路径（d1）的输出端子（Od1）的相应的输出端子（O3）。转换器（200）的特征在于，包括第一反馈路径（f1），所述第一反馈路径被布置成将代表存在于量化器（3）的输出端子（O3）处的数字信号（DS）的反馈模拟信号（AN1）提供给计算块（S2），计算块（S2）被布置成从第一模拟信号（II）减去反馈模拟信号（AN1），第一反馈路径（f1）包括具有相应的增益因数（1/K2）的放大块（A0）。而且，转换器（200）的特征在于，直接路径（d1）包括插入于计算块（S2）和量化器（3；3′）的输入端子（I3）之间的第一放大块（A2），直接路径（d1）的第一放大块（A2）的相应的增益因数（K2）为第一反馈路径（f1）的放大块（A0）的增益因数（1/K2）的倒数。

Description

具有减少的量化级的多级Σ-Δ模数转换器
技术领域
本发明涉及模数转换器电路（Analog-to-Digital Converter circuits，ADCs），尤其涉及具有减少的量化级的多级Σ-Δ模数转换器。
背景技术
当需要高精度时，模数转换器电路ADCs经常使用Σ-Δ拓扑结构来实现。
应用的示例是在音频领域，在音频领域，Σ-ΔADCs是最常用的。
众所周知，转换器的该拓扑结构将模拟输入信号转换为具有低比特数量和频谱整形（spectrally-shaped）的量化噪声的字的数字流。
最初的Σ-Δ转换器具有一位输出（2级），然后由于新的设计技术的使用，它们演变为多级输出。
多级解决方案以增加ADCs复杂度为代价而具有减少量化噪声的优势。
为此这些转换器的输出位数主要在1（2级）到5（32级）的范围而中，并且它们很少超出这些数量。
图1显示了现有技术中的多级二阶Σ-Δ转换器100，其中显示的量化器101是L级。
图1的转换器100被布置成将输入模拟信号X转换为数字字流Y。
转换器100包括直接路径d1，该直接路径具有在量化器101上游彼此串联连接的第一模拟积分器102和第二模拟积分器103。转换器100还包括反馈路径f1，反馈路径布置成从第一模拟转换器102和第二模拟转换器103的输入中分别减去数字输出信号Y所对应的模拟信号。
众所周知，量化器一定不能在直接路径中引入大的延迟，因为延迟可能引起不稳定，因此实现量化器的优选解决方案是利用数目等于输出级减一的比较器（在这个示例中是L-1个比较器）构成闪存转换器。
其他方法可以实现这个模块，但是在任何情况下，都需要低延迟和L级精确度。
在大部分情况下，量化器的复杂度是级数增加的限制因素。
多级Σ-Δ的示例在以下出版物中予以描述：“Third-Order Sigma-DeltaModulator with61-dB SNR and6-MHz Bandwidth Consuming6mW”,Bonizzoni等,帕维亚大学,2008,IEEE。
发明内容
本发明的目的是提供具有减少的量化级的多级Σ-Δ模数转换器，其替代所提到的现有技术中的模数转换器并克服所提到的现有技术的模数转换器的至少一些缺陷和限制，并降低需要的量化器精度。
根据本发明的多级Σ-Δ模数转换器包括具有直接路径，所述直接路径具有用于接收输入模拟信号的输入端子和用于提供对应于所述输入模拟信号的输出数字信号的输出端子。所述直接路径包括：计算块，所述计算块被布置成接收代表所述输入模拟信号的第一模拟信号以及提供模拟计算信号；模拟积分器，所述模拟积分器具有可操作地连接至所述计算块以接收所述模拟计算信号的输入端子以及用于提供第三模拟信号的输出端子；量化器，所述量化器具有可操作地连接至所述模拟积分器的输出端子的相应的输入端子以及可操作地连接至所述直接路径的所述输出端子的相应的输出端子。所述转换器包括第一反馈路径，所述第一反馈路径被布置成将代表存在于所述量化器的所述输出端子处的数字信号的反馈模拟信号提供给所述计算块。所述计算块被布置成从所述第一模拟信号减去所述反馈模拟信号。所述第一反馈路径包括具有相应的增益因数的放大块。所述直接路径包括插入于所述计算块和所述量化器的所述输入端子之间的第一放大块。所述直接路径的所述第一放大块的相应的增益因数为所述第一反馈路径的放大块的增益因数的倒数。
本发明的实施方式是包括多级Σ-ΔAD转换器的数字音频设备。
附图说明
参照附图，依据本发明实施方式的下文详细描述，将更好地理解本发明的多级Σ-ΔAD转换器的特征和优势，该详细描述是通过说明性且非限制性的示例给出的，其中：
-图1示出现有技术的多级Σ-ΔAD转换器的框图；
-图2示出根据本发明的第一实施方式的多级Σ-ΔAD转换器的框图；
-图3示出根据本发明的第二实施方式的多级Σ-ΔAD转换器的框图；以及
-图4示出使用根据本发明的多级Σ-ΔAD转换器的数字音频设备的框图。
具体实施方式
本发明的多级Σ-Δ模数（AD）转换器的优选实施方式的框图可以参照图2进行描述。
数字音频设备（下文参照图4描述）包括根据本发明的多级Σ-ΔAD转换器。
数字音频设备可以用在任何具有音频信号的便携式设备中，例如移动电话或者蜂窝电话、MP3播放器、PDA（个人数字助理）、便携式计算机、平板电脑等等。
参照图2，多级Σ-ΔAD转换器200，在下面也简称转换器200，包括直接路径d1，该直接路径具有用于接收输入模拟信号X的输入端子Id1和用于提供对应于输入模拟信号X的输出数字信号Y的输出端子Od1。
输出数字信号Y是字的数字流，该数字流所具有的比特数取决于转换器200的级的数量。例如，在32级Σ-ΔAD转换器的情况下，输出数字信号Y是具有5比特的字的数字流。
转换器200的直接路径d1包括计算块S2，例如加法器，该计算块布置成接收代表输入模拟信号X的第一模拟信号X1并提供模拟计算信号X2。
此外，转换器200的直接路径d1包括模拟积分器2，例如一阶模拟积分器，该模拟积分器2具有可操作地连接至计算块S2以用于接收模拟计算信号X2的输入端子I2和用于提供第三模拟信号X3的输出端子O2。
作为内部结构的示例，模拟积分器2包括相应的直接路径，该直接路径包括彼此串联连接的加法器块和延迟块。加法器块具有对应于模拟积分器2的输入端子I2的输入端子和连接至延迟块的输入端子的输出端子。延迟块具有对应于模拟积分器2的输出端子O2的输出端子。模拟积分器还包括相应的反馈路径，用来向加法器块的另一输入端子提供存在于模拟积分器2的输出端子O2处的第三模拟信号X3。
转换器200的直接路径d1还包括量化器3，该量化器具有可操作地连接至模拟积分器2的输出端子O2的相应的输入端子I3和可操作地连接至直接路径d1的输出端子Od1的相应的输出端子O3。
应该注意的是，显然地，转换器200的直接路径d1的在量化器3前的部分是在模拟域，转换器200的直接路径d1的在量化器3后的部分是在数字域。
具体地，取决于根据本发明的转换器100的架构，量化器3具有减少的量化级数量，例如8个量化级，这在下文会解释。
特别地，根据本发明，转换器200是L级Σ-ΔAD型（例如，L=32），其中量化器具有r级（r<L，例如，r=8）。量化器3的示例是比较器数目等于r-1的快闪转换器。
再次参考转换器200，其有利地包括第一反馈路径f1，该第一反馈路径f1布置成向计算块S2提供代表存在于量化器3的输出端子O3处的数字信号DS的反馈模拟信号AN1。
此外，计算块S2被布置成从第一模拟信号X1中减去所述反馈模拟信号AN1。
更详细地，为了这样做，计算块S2优选地配置为将从转换器200的第一反馈路径f1接收的反馈模拟信号AN1的符号从正改变为负。
转换器200的第一反馈路径f1包括具有相应的增益因数1/K2的放大块A0。
此外，为了将存在于量化器3的输出端子O3处的数字信号DS转换为对应的模拟信号来被提供给放大块A0，第一反馈路径f1还包括数模（DA）转换器DA1，例如快闪DA转换器，其插入于量化器3的输出端子O3和放大块A0之间。
再次参考转换器200，直接路径d1包括插入于计算块S2和量化器3的输入端子I3之间的第一放大块A2。
有利地，直接路径d1的第一放大块A2具有相应的增益因数K2，该增益因数是第一反馈路径f1的放大块A0的增益因数1/K2的倒数。
在图2的实施方式中，直接路径d1的第一放大块A2插入于计算块S2和模拟积分器2之间。
根据其他实施方式（图中没有示出），直接路径d1的第一放大块A2插入于模拟积分器2和量化器3之间。
图2的转换器200还包括第二反馈路径f2，该第二反馈路径f2被布置成向计算块S2提供代表存在于直接路径d1的输出端子Od1处的输出数字信号Y的另一反馈模拟信号AN2。
计算块S2有利地被布置成从第一模拟信号X1中减去所述另一反馈模拟信号AN2。
更详细地，为了这样做，计算块S2优选地被配置为将从转换器200的第二反馈路径f2接收的该另一反馈模拟信号AN2的符号从正改变为负。
为了将存在于转换器200的直接路径d1的输出端子Od1处的输出数字信号Y转换为该另一反馈模拟信号AN2以提供给计算块S2，应该观察到，第二反馈路径f2也还包括另一数模（DA）转换器DA2，例如快闪DA转换器，该DA转换器DA2插入于转换器200的直接路径d1的输出端子Od1和计算块S2之间。
转回转换器200，直接路径d1包括另一模拟积分器1，例如一阶模拟积分器，该模拟积分器1具有可操作地连接至直接路径d1的输入端子Id1的输入端子I1和可操作地连接至计算块S2的输出端子O1，输出端子O1用于为计算块S2提供代表直接路径d1的输入模拟信号X的第一模拟信号X1。
作为示例，该另一模拟积分器1的内部结构类似于前面描述的模拟积分器2的内部结构。
转换器200的直接路径d1还包括另一计算块S1，例如加法器，该计算块S1被布置成接收输入模拟信号X且向该另一模拟积分器1提供另一模拟计算信号X4。
转换器200的第二反馈路径f2还被布置成提供反馈模拟信号AN2给该另一计算块S1。
此外，该另一计算块S1被布置成从第一模拟信号X1中减去该另一反馈模拟信号AN2。
更详细地，为了这样做，该另一计算块S1优选地配置为将从转换器200的第二反馈路径f2接收的另一反馈模拟信号AN2的符号从正改变为负。
再次参考转换器200，直接路径d1还包括插入于另一计算块S1和计算块S2之间的第二放大块A1。第二放大块A1具有相应的增益因数K1。
在图2的实施方式中，直接路径d1的第二放大块A1插入在该另一计算块S1和另一模拟积分器1之间。
依照其他实施方式（图中没有示出），直接路径d1的第二放大块A1插入于另一模拟积分器1和计算块S2之间。
转回到转换器200，直接路径d1还包括数字积分块4，例如一阶数字积分器，该数字积分块插入于量化器3的输出端子O3和转换器200的输出端子Od1之间。
特别地，数字积分块4被布置成接收存在于量化器3的输出端子O3处的数字信号DS，以及在直接支路d1的输出端子Od1上和转换器200的第二反馈路径f2上提供对应的输出数字信号Y。
作为其内部结构的示例，数字积分块4包括相应的直接路径，该相应的直接路径包括加法器块。加法器块具有对应于数字积分块4的输入端子的输入端子以及对应于数字积分块4的输出端子的输出端子。数字积分块4的加法器的输出端子也连接到第二反馈路径f2，特别地连接到另一数模转换器DA2的输入端子。数字积分块4还包括相应的反馈路径，该相应的反馈路径包括延迟块，该延迟块被布置成向加法器块的另一输入端子提供存在于数字积分器4的输出端子Od1处的输出数字信号Y。
本发明的多级Σ-Δ模数（AD）转换器的另一实施方式的框图现在可以参考图3进行描述。
图3中的多级Σ-Δ模数（AD）转换器，在下文中也简称为转换器，通过附图标记300示出。
应该注意的是，在图2中的转换器200和图3中的转换器300之间共同的元件或部件使用相同的附图标记表示。
转换器300包括直接路径d1，该直接路径d1具有用于接收输入模拟信号X的输入端子Id1和用于提供对应于输入模拟信号X的输出数字信号Y的输出端子Od1。
输出数字信号Y是字的数字流，该字的数字流所具有的比特数取决于转换器300的级的数量(在32级Σ-ΔAD转换器的情况下，输出数字信号Y是具有5比特的字的数字流)。
转换器300的直接路径d1包括与参考图2的转换器200描述的计算块S2和模拟积分器2相似的计算块S2和模拟积分器2。
转换器300的直接路径d1还包括量化器3′，该量化器3′具有可操作地连接至模拟积分器2的输出端子O2的相应的输入端子I3′和可操作地连接至直接路径d1的输出端子Od1的相应的输出端子O3′。
转换器300的直接路径d1的在量化器3′前的部分是在模拟域，转换器300的直接路径d1的在量化器3′后的部分是在数字域。
具体的，取决于根据发明的转换器100的架构，量化器3′具有减少的量化级数量，例如8个量化级。
特别的，根据本发明，转换器300也是具有r级量化器（r<L，例如，r=8）的L级Σ-ΔAD型（例如，L=32）。量化器3′的示例是具有数量等于r-1的比较器的快闪转换器。
相对于图2中的转换器200的量化器3，量化器3′具有比量化器3的精度更不严格的精度。
更详细的，量化器的精度取决于比较器的阈值，比较器的阈值可以通过很多与转换器的实施相关的方式生成。
图2中的实施方式的量化器3与图3中的实施方式中的量化器3′之间的区别是比较器的阈值的定位。应该注意的是，这不涉及把阈值设置为不同值的复杂性的改变。
转换器300包括第一反馈路径f1，该第一反馈路径f1被布置成将代表存在于量化器3′的输出端子O3′处的数字信号DS的反馈模拟信号AN1提供给计算块S2。计算块S2被布置成从第一模拟信号X1中减去所述反馈模拟信号AN1。
更详细地，为了这样做，计算块S2优选地配置为将从转换器300的第一反馈路径f1接收的反馈模拟信号AN1的符号从正改变为负。
转换器300的第一反馈路径f1包括具有相应的增益因数1/4K2的放大块A0′。
此外，为了将存在于量化器3′的输出端子O3′处的数字信号DS转换为对应的模拟信号来被提供给放大块A0′，第一反馈路径f1还包括与参照图2中的转换器200描述的DA转换器类似的数模（DA）转换器DA1，该数模转换器DA1插入于量化器3′的输出端子O3′和放大块A0′之间。
再次参考转换器300，直接路径d1包括插入于计算块S2和量化器3′的输入端子I3′之间的第一放大块A2′。
有利地，直接路径d1的第一放大块A2′具有相应的增益因数4K2，该增益因数是第一反馈路径f1的放大块A0′的增益因数1/4K2的倒数。
也是在该其他实施方式中，直接路径d1的第一放大块A2′可以插入于计算块S2和模拟积分器2之间，或者插入于模拟积分器2和量化器3′之间。
应该注意的是，在图2的实施方式中，模拟积分器2的输出端子O2连接至量化器3的输入端子I3，并且其振幅相对于现有技术的解决方案减小。使用这个优势，可以将第一放大块的增益因数从K2增加到4K2，并且有利地降低量化器3需要的精度，并且之后获取本发明的其他实施方式，即图3的转换器300。通过相应的方式，第一反馈路径f1的放大块A2′的增益因数从1/K2减少到1/4K2。
量化器3′的不严格的精度与在量化器中使用的比较器的不严格的精度相关，因为在快闪转换器中，容许的比较器误差通常表示为最低有效位（LSB，其为两个连续的阈值之间的差值）的一部分。在LSB增大的情况下，容许误差增大。
在图3的实施方式中，在第一放大块的增益因数等于4K2的情况下，量化器3′的LSB乘以4，因此量化器3′的容许的比较器误差乘以4（或者，反之亦然，量化器3′的精度减少到1/4），然而同时转换器300的精度保持不变。
鉴于以上情况，图3的解决方案，在维持相同的转换器性能的情况下，有利地可以比图2中的解决方案节省成本。
图3中的转换器300还包括第二反馈路径f2，该第二反馈路径f2被布置成将代表存在于直接路径d1的输出端子Od1处的输出数字信号Y的另一反馈模拟信号AN2提供给计算块S2。计算块S2有利地被布置成从第一模拟信号X1中减去所述另一反馈模拟信号AN2，如前文描述过的。
为了将存在于转换器300的直接路径d1的输出端子Od1处的输出数字信号Y转换为另一反馈模拟信号AN2以提供给计算块S2，转换器300的第二反馈路径f2也还包括另一数模（DA）转换器DA2，其与根据图2中的转换器200描述的DA转换器DA2类似。
转回转换器300，直接路径d1包括与前文根据图2中的实施方式描述的另一模拟积分器类似的另一模拟积分器1。
转换器300的直接路径d1还包括另一计算块S1，例如加法器，该另一计算块S1与根据图2中的实施方式描述的计算块S1类似。
转换器300的第二反馈路径f2还被布置成提供反馈模拟信号AN2给该另一计算块S1。该另一计算块S1被布置成从第一模拟信号X1中减去另一反馈模拟信号AN2，如前文所述。
再次参考转换器300，直接路径d1还包括插入于该另一计算块S1和计算块S2之间的第二放大块A1。第二放大块A1具有相应的增益因数K1。
也是对于图3中的实施方式，直接路径d1的第二放大块A1可以插入在该另一计算块S1和另一模拟积分器1之间，或者插入于该另一模拟积分器1和计算块S2之间。
转回到转换器300，直接路径d1还包括数字积分块4，例如一阶数字积分器，其插入于量化器3′的输出端子O3′和转换器300的输出端子Od1之间。
转换器300的数字积分块4，类似于根据图2的转换器200描述的数字积分块4，用于接收存在于量化器3′的输出端子O3′处的数字信号DS，以及在直接支路d1的输出端子Od1和转换器300的第二反馈路径f2上提供对应的输出数字信号Y。
考虑到上述考虑。具体参考图2中的实施方式的框图，本发明的转换器200的行为描述如下。
当用在音频信号中时，多级Σ-ΔAD转换器200的输入模拟信号X是频带限制的。
因此，输出数字信号的样本Y（N）和之前的输出数字信号的样本Y（N-1）之间存在相关性。换句话说，相邻的数字样本之间的差异小。
发明人使用该相关性来通过在量化器3之前减去存在于量化器3的输出端处的预测的数字样本来预测下一数字样本，从而量化器本身可以配置有减少的量化级数量来正常工作。
量化器3引进误差Err，从而在量化器3的输入端子I3的第三模拟信号X3具有幅度Y-Err。
在第一反馈路径f1中，前一个输出数字样本Y（N-1）（存在于量化器的输出端子O3处的数字输出信号DS）通过DA转换器DA1转换在模拟域中，并且然后通过计算块S2从第一模拟信号X1中减去。
此外，存在于转换器200的直接路径d1的输出端子Od1处的前一个输出数字样本Y（N）通过数字积分块4加回到量化器3的输出端子O3。
因此，在量化器3的输入端子处的第三模拟信号X3可以被写为如下：
Y(N)-Y(N-1)-Err=ΔY(N)-Err（第三模拟信号X3）
众所周知，多级Σ-ΔDA转换器的输出数字信号Y可以被写为输入模拟信号X的函数，如下：
Y(Ｎ)＝f(X(N))+Q(N)
其中f是信号传递函数，并且Q代表噪声整形的量化噪声。
应该注意的是，在前一个方程式中，认为输入模拟信号X是离散时间函数X(N)，但是在输入模拟信号X是连续时间函数X(t)的情况下，相同的函数也可以被看作是有效的。
作为前一方程式的结果，在估算ΔY(N)的幅值时，存在两个主要项，如下：ΔY(N)=Δf(X(N))+ΔQ(N)
第一项取决于输入模拟信号Ｘ和其传递函数。第二项取决于输出量化噪声。
如果传递函数f是低通滤波器或者如果输入模拟信号Ｘ是频带限制的，如在音频信号的情况下，第一项可以小。
为了避免混叠，输入模拟信号在外部滤波，或者通过其传递函数f滤波，因此第一项可以小。
第二项是两个连续的量化噪声之间的差值，因此可以假设ΔQ的幅值大约是2Q。
接着，应该注意到的是，Q的幅值与L级Σ-ΔAD转换器200的输出级数L（在图2的示例中为32）成反比例，因此，对于高的级数L，ΔQ的幅值小。这些考虑可以写为如下：
ΔQ=4Q0/L
其中Q0是具有两个输出级的转换器的量化噪声。
应该注意的是，对于量化器引进的误差Err，相同的考虑是有效的，并且因此：
Err=2Err0/L
其中Err0是2级量化器的量化误差。
总之，第三模拟信号X3存在于量化器3的输入端子I3，可以被表示为如下：
Y(N)-Y(N-1)-Err=Δf(X(N))+(4Q0+2Err0)/L
如果输出量化级的数目Ｌ足够大，则幅值信号主要取决于输入模拟信号Ｘ。
在图2的示例中（对图3的示例也相同），具有存在32个输出级的转换器200，安排具有8个量化级的量化器3就足够。
此外，具有8个量化级的同一量化器3也可以用在具有64个输出级的多级Σ-ΔAD转换器的情况下。
现在参考图4，使用根据本发明的模数转换器的数字音频设备400的示例被简略描述。
数字音频设备400例如是移动电话。这样的数字音频设备400包括数字音频记录器链401和数字音频播放器链411。移动电话400的其他电子元件可操作地连接至这两个音频链，且在图4中没有示出。
数字音频记录器链401包括扩音器402。
这样的数字音频记录器链401还包括扩音器前置放大器403。
此外，数字音频记录器链401包括上文参照本发明（图2-图3）的任一实施方式描述的类型的模数转换器200（或者模数转换器300）。
此外，数字音频记录器链401还包括数字滤波器404。
数字音频播放器链411包括：
-另一数字滤波器412；
-数模转换器413；
-传感放大器414，以及
-扬声器415。
本发明的多级Σ-ΔAD转换器具有如上所述的优势，即量化器的复杂度不随着转换器输出级数的增大而变化。
进一步，量化器3的准确性和复杂度相对于已知的其他多级Σ-ΔDA转换器是不严格的，因为其输出数字信号（转换为对应的模拟信号）被输入到多级Σ-ΔAD转换器的第二级（转换器200和转换器300中的直接路径d1的计算块S2，第一放大块A2和模拟积分器2）中。
此外，相对于现有技术中的转换器，本发明的转换器具有可替选的布局，该布局更简单，这是因为其包括一阶的模拟积分器。
而且，在转换器的直接路径d1中具有其增益因数为存在于第一反馈路径f1中的放大块（A2）的增益因数的倒数的第一放大块（A1），允许基本上获得消除了通过第一反馈路径f1引入在直接路径d1中（即引入在存在于量化器3的输入端子I3处的第三模拟信号X3中）的幅度。
最后，应该注意的是，图3中的实施方式通过（简单地）将直接路径d1的第一放大块A2′的增益因数增长预设值（例如，4）以及将存在于第一反馈路径f1中的放大块A0′的增益因数降低相同的预设值，可以使用精度比图2中的实施方式的量化器减小的量化器3′。

Claims (13)

1.一种多级Σ-Δ模数转换器(200；300)，包括：
-直接路径(d1)，所述直接路径(d1)具有用于接收输入模拟信号(X)的输入端子(Id1)和用于提供对应于所述输入模拟信号(X)的输出数字信号(Y)的输出端子(Od1)，所述直接路径(d1)包括：
-计算块(S2)，所述计算块(S2)被布置成接收代表所述输入模拟信号(X)的第一模拟信号(X1)以及提供模拟计算信号(X2)；
-一阶模拟积分器(2)，所述一阶模拟积分器(2)具有可操作地连接至所述计算块(S2)以接收所述模拟计算信号(X2)的输入端子(I2)以及用于提供第三模拟信号(X3)的输出端子(O2)，
-量化器(3；3′)，所述量化器(3；3′)具有可操作地连接至所述一阶模拟积分器(2)的输出端子(O2)的相应的输入端子(I3；I3′)以及可操作地连接至所述直接路径(d1)的所述输出端子(Od1)的相应的输出端子(O3；O3′)，
所述多级Σ-Δ模数转换器(200；300)的特征在于，所述直接路径(d1)还包括：
-第一放大块(A2；A2′)，所述第一放大块插入于所述计算块(S2)和所述量化器(3；3′)的输入端子(I3；I3′)之间，所述第一放大块(A2；A2′)与所述一阶模拟积分器(2)串联连接；
-数字积分块(4)，所述数字积分块插入于所述量化器(3；3′)的输出端子(O3；O3′)和所述多级Σ-Δ模数转换器(200；300)的输出端子(Od1)之间，所述数字积分块(4)配置成使得存在于所述直接路径(d1)的输出端子处的所述输出数字信号(Y)的输出数字样本Y(N)直接加回到所述量化器(3；3′)的输出端子(O3；O3′)；
以及特征在于，所述多级Σ-Δ模数转换器(200；300)还包括第一反馈路径(f1)，所述第一反馈路径被布置成将代表存在于所述量化器(3；3′)的所述输出端子(O3；O3′)处的数字信号(DS)的反馈模拟信号(AN1)提供给所述计算块(S2)，所述数字信号(DS)对应于所述输出数字信号(Y)的另一输出数字样本Y(N-1)，所述计算块(S2)被布置成从所述第一模拟信号(X1)减去所述反馈模拟信号(AN1)，使得从所述第一模拟信号(X1)中减去代表存在于所述量化器(3；3′)的输出端子(O3；O3′)处的对应于所述输出数字信号(Y)的另一输出数字样本Y(N-1)的所述数字信号(DS)的所述反馈模拟信号(AN1)，所述第一反馈路径(f1)包括具有相应的增益因数(1/K2；1/4K2)的放大块(A0；A0′)，以及
所述直接路径(d1)的所述第一放大块(A2；A2′)的相应的增益因数(K2；4K2)为所述第一反馈路径(f1)的放大块(A0；A0′)的增益因数(1/K2；1/4K2)的倒数。
2.如权利要求1所述的多级Σ-Δ模数转换器(200；300)，还包括第二反馈路径(f2)，所述第二反馈路径(f2)被布置成将代表存在于所述直接路径(d1)的所述输出端子(d1)处的所述输出数字信号(Y)的所述输出数字样本Y(N)的另一反馈模拟信号(AN2)提供给所述计算块(S2)，所述计算块(S2)被布置成从所述第一模拟信号(X1)减去所述另一反馈模拟信号(AN2)。
3.如权利要求2所述的多级Σ-Δ模数转换器(200；300)，其中，所述直接路径(d1)包括另一模拟积分器(1)，所述另一模拟积分器具有可操作地连接至所述直接路径(d1)的所述输入端子(Id1)的输入端子(I1)以及可操作地连接至所述计算块(S2)的输出端子(O1)，以将代表所述直接路径(d1)的所述输入模拟信号(X)的第一模拟信号(X1)提供给所述计算块(S2)。
4.如权利要求3所述的多级Σ-Δ模数转换器(200；300)，其中，所述直接路径(d1)包括另一计算块(S1)，所述另一计算块被布置成接收所述输入模拟信号(X)以及提供待提供给所述另一模拟积分器(1)的另一模拟计算信号(X4)。
5.如权利要求4所述的多级Σ-Δ模数转换器(200；300)，其中，所述第二反馈路径(f2)还被布置成将所述另一反馈模拟信号(AN2)提供给所述另一计算块(S1)，所述另一计算块(S1)被布置成从所述第一模拟信号(X1)减去所述另一反馈模拟信号(AN2)。
6.如权利要求5所述的多级Σ-Δ模数转换器(200；300)，其中，所述直接路径(d1)还包括插入于所述另一计算块(S1)和所述计算块(S2)之间的第二放大块(A1)，所述第二放大块(A1)具有相应的增益因数(K1)，所述第二放大块(A1)与所述另一模拟积分器(1)串联连接。
7.如权利要求1所述的多级Σ-Δ模数转换器(200；300)，其中，所述直接路径(d1)的所述第一放大块(A2)插入于所述计算块(S2)与所述一阶模拟积分器(2)之间。
8.如权利要求1所述的多级Σ-Δ模数转换器(200；300)，其中，所述直接路径(d1)的所述第一放大块(A2)插入于所述一阶模拟积分器(2)与所述量化器(3；3′)之间。
9.如权利要求6所述的多级Σ-Δ模数转换器(200；300)，其中，所述直接路径(d1)的所述第二放大块(A1)插入于所述另一计算块(S1)与所述另一模拟积分器(1)之间。
10.如权利要求6所述的多级Σ-Δ模数转换器(200；300)，其中，所述直接路径(d1)的所述第二放大块(A1)插入于所述另一模拟积分器(1)与所述计算块(S2)之间。
11.如权利要求1所述的多级Σ-Δ模数转换器(200；300)，其中，所述第一反馈路径(f1)还包括插入于所述量化器(3；3′)的输出端子(O3；O3′)与所述放大块(A0；AO′)之间的数模转换器(DA1)。
12.如权利要求2所述的多级Σ-Δ模数转换器(200；300)，其中，所述第二反馈路径(f2)包括另一数模转换器(DA2)。
13.一种数字音频设备(400)，包括如权利要求1至12中任一项所述的多级Σ-Δ模数转换器(200；300)。
CN201280050525.5A 2011-10-13 2012-10-08 具有减少的量化级的多级σ‑δ模数转换器 Active CN103875184B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
EP11185107.7A EP2582050B1 (en) 2011-10-13 2011-10-13 Multi-level sigma-delta ADC with reduced quantization levels
EP11185107.7 2011-10-13
US201161549462P 2011-10-20 2011-10-20
US61/549,462 2011-10-20
PCT/EP2012/069818 WO2013053659A1 (en) 2011-10-13 2012-10-08 Multi-level sigma-delta adc with reduced quantization levels.

Publications (2)

Publication Number Publication Date
CN103875184A CN103875184A (zh) 2014-06-18
CN103875184B true CN103875184B (zh) 2017-03-22

Family

ID=44785620

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280050525.5A Active CN103875184B (zh) 2011-10-13 2012-10-08 具有减少的量化级的多级σ‑δ模数转换器

Country Status (4)

Country Link
US (1) US8890735B2 (zh)
EP (1) EP2582050B1 (zh)
CN (1) CN103875184B (zh)
WO (1) WO2013053659A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015002864A1 (en) * 2013-07-02 2015-01-08 Enphase Energy, Inc. Delta conversion analog to digital converter providing direct and quadrature output
US10075181B2 (en) 2015-06-10 2018-09-11 Mediatek Inc. ΔΣ modulator with excess loop delay compensation
US9634687B2 (en) * 2015-06-10 2017-04-25 Mediatek Inc. VCO-based continuous-time sigma delta modulator equipped with truncation circuit and phase-domain excess loop delay compensation
EP4040682A1 (en) * 2021-02-05 2022-08-10 Imec VZW An analog-to-digital converter circuitry, an integrated circuit device, a photoplethysmogram detector, a wearable device and a method for analog-to-digital conversion

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2141814A1 (en) * 2008-07-01 2010-01-06 Telefonaktiebolaget LM Ericsson (publ) Delta-sigma analog-to-digital converter, radio receiver, communication apparatus, method, and computer program
CN101640539A (zh) * 2009-06-19 2010-02-03 浙江大学 Sigma-Delta模数转换器

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5627536A (en) 1994-12-27 1997-05-06 Advanced Micro Devices, Inc. Multiplexed delta-sigma modulator
US6304608B1 (en) * 1998-11-04 2001-10-16 Tai-Haur Kuo Multibit sigma-delta converters employing dynamic element matching with reduced baseband tones
TW513861B (en) * 2001-12-27 2002-12-11 Ind Tech Res Inst Improved third order sigma-delta modulator
JP4270998B2 (ja) * 2003-10-08 2009-06-03 Ｎｅｃエレクトロニクス株式会社 アナログ信号出力回路及び該アナログ信号出力回路を用いたマルチレベルδς変調器
US6891488B1 (en) * 2003-10-30 2005-05-10 Intel Corporation Sigma-delta conversion with analog, nonvolatile trimmed quantized feedback
US7548178B2 (en) * 2006-03-10 2009-06-16 Nvidia Corporation Method and apparatus for ADC size and performance optimization
US7538705B2 (en) * 2006-07-25 2009-05-26 Microchip Technology Incorporated Offset cancellation and reduced source induced 1/f noise of voltage reference by using bit stream from over-sampling analog-to-digital converter
US7423567B2 (en) 2006-09-12 2008-09-09 Cirrus Logic, Inc. Analog-to-digital converter (ADC) having a reduced number of quantizer output levels
US7786912B2 (en) * 2006-12-01 2010-08-31 Intersil Americas Inc. Sigma delta converter system and method
TWI369861B (en) * 2008-12-30 2012-08-01 Nat Univ Chung Cheng An automatic adaptive method and structure for improving dynamic range of sigma-delta modulators
US7948414B2 (en) 2009-08-09 2011-05-24 Mediatek, Inc. Delta-sigma analog-to-digital conversion apparatus and method thereof
US8736473B2 (en) 2010-08-16 2014-05-27 Nxp, B.V. Low power high dynamic range sigma-delta modulator

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2141814A1 (en) * 2008-07-01 2010-01-06 Telefonaktiebolaget LM Ericsson (publ) Delta-sigma analog-to-digital converter, radio receiver, communication apparatus, method, and computer program
CN101640539A (zh) * 2009-06-19 2010-02-03 浙江大学 Sigma-Delta模数转换器

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
"Third-Order ΣΔ Modulator with 61-db SNR and 6-MHZ Bandwidth Consuming 6 mW";Edoardo Bonizzoni 等;《ESSCIRC 2008，34TH EUROPEAN SOLID-STATE CIRCUITS CONFERENCE》;20080901;第218-221页 *

Also Published As

Publication number Publication date
EP2582050A1 (en) 2013-04-17
EP2582050B1 (en) 2017-08-09
US20140247169A1 (en) 2014-09-04
WO2013053659A1 (en) 2013-04-18
CN103875184A (zh) 2014-06-18
US8890735B2 (en) 2014-11-18

Similar Documents

Publication Publication Date Title
JP4890503B2 (ja) デルタシグマ変調器
US7460046B2 (en) Sigma-delta modulators
US20080272944A1 (en) Feed-forward circuitry and corresponding error cancellation circuit for cascaded delta-sigma modulator
US7405687B2 (en) Continuous-time delta-sigma analog digital converter
US10536161B1 (en) Noise shaping pipeline analog to digital converters
US7786912B2 (en) Sigma delta converter system and method
CN106899302A (zh) Mads adcs的自适应数字量化噪声消除滤波器
US7365668B2 (en) Continuous-time delta-sigma analog digital converter having operational amplifiers
US20080100486A1 (en) Method and apparatus to reduce internal circuit errors in a multi-bit delta-sigma modualtor
US8314727B2 (en) Converter
JP3407871B2 (ja) アナログデジタル混在δς変調器
US9019136B2 (en) Sigma-delta modulators with high speed feed-forward architecture
CN103875184B (zh) 具有减少的量化级的多级σ‑δ模数转换器
US9716514B2 (en) Delta sigma modulator with modified DWA block
US20050083220A1 (en) Pipelined delta sigma modulator analog to digital converter
CN103875185A (zh) 具有减少的量化级的多级σ-δ模数转换器
US10404270B2 (en) Semiconductor device and operating method thereof
US20170317685A1 (en) Delta-sigma analog-to-digital converter topology with improved distortion performance
Tortosa et al. A new high-level synthesis methodology of cascaded continuous-time $ SigmaDelta $ modulators
CN101145785A (zh) 一种过采样增量调制方法和装置
JP3438018B2 (ja) Ａ／ｄ変換装置及びｄ／ａ変換装置
JP7466126B2 (ja) Ａｄコンバータ、センサ処理回路、及びセンサシステム
US20240063812A1 (en) Excess Loop Delay Compensation for a Delta-Sigma Modulator
JP2017112610A (ja) マルチステージデルタシグマアナログ・デジタル変換器における信号伝達関数等化
Davis et al. Digital correction of non-ideal amplifier effects in the MASH modulator

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20190617

Address after: Stockholm

Patentee after: Telefonaktiebolaget LM Ericsson (publ)

Address before: Dublin, Ireland

Patentee before: OCT Circuit Technology International Co.,Ltd.

Effective date of registration: 20190617

Address after: Dublin, Ireland

Patentee after: OCT Circuit Technology International Co.,Ltd.

Address before: Planet, Geneva, Switzerland

Patentee before: Italian-French Ericsson Limited (in liquidation)

Effective date of registration: 20190617

Address after: Planet, Geneva, Switzerland

Patentee after: Italian-French Ericsson Limited (in liquidation)

Address before: Swiss Prang Eli Ute Jean Deferre at No. 39

Patentee before: St-Ericsson S.A.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20190716

Address after: No. 18, Wu Sha seashore road, Changan Town, Dongguan, Guangdong

Patentee after: GUANGDONG OPPO MOBILE TELECOMMUNICATIONS Corp.,Ltd.

Address before: Stockholm

Patentee before: Telefonaktiebolaget LM Ericsson (publ)

TR01 Transfer of patent right