CN103873102B - 射频芯片、射频电路以及电子设备 - Google Patents

Abstract

本申请公开了射频芯片、射频电路以及电子设备，其中，所述射频芯片包括：阻抗调整单元，所述阻抗调整单元用于调整所述射频芯片的输入阻抗和/或输出阻抗。

Description

射频芯片、射频电路以及电子设备

技术领域

本发明涉及电路板设计领域，特别涉及射频芯片、射频电路以及电子设备。

背景技术

目前，随着电子技术的发展，电子设备也具有越来越多的功能，使得电子设备成为人们的生活或工作中不可或缺的一部分，比如手机，PAD，一体机，笔记本电脑等。

而在设计电子设备的过程中，会涉及到射频芯片，在射频芯片中，都是通过射频阻抗线进行各个器件之间的连接，在设计中，由于芯片输入输出阻抗固定，因此射频阻抗线具有一定的标准，比如50欧姆，而由于射频阻抗线的阻抗并不是都能够做到标准值，因此，业界规定偏差在一定范围之内属于业界规定的正常范围之内，满足基本要求。

而在实际情况中，所有的射频阻抗线都满足业界规定的正常范围要求，比如，射频阻抗线从45欧变为55欧，满足阻抗变化50±10％的范围，但是由于射频芯片的容差性能不足，会出现射频性能下降的情况，导致射频指标无法满足要求。

因此，如何使得射频芯片满足射频阻抗线的偏差，还能保证良好的射频性能是电子设备的设计中需要解决的问题。

在现有技术中，为了解决这一问题，则是通过修改匹配电路的值进行调整，比如调整匹配电路的某一个器件的值，用其他的器件进行替换，使得射频芯片的性能满足要求。

而本申请人在实现本申请的过程中，发现在现有技术中，使用上述技术方案至少具有以下技术问题：

现有技术在调整射频阻抗线的阻抗时，需要用其他器件来替换匹配电路中的器件，导致产品可生产性有问题，每次生产前需要修改匹配电路，很难满足批量生产的要求。而不修改又可能导致系统接受灵敏度低，或信号质量不满足要求。

发明内容

本发明提供射频芯片、射频电路以及电子设备，用以解决现有技术存在由于射频阻抗传输线阻抗偏差引进的射频性能恶化的技术问题。

一方面，本发明通过本申请的一个实施例，提供如下技术方案：

一种射频芯片，所述射频芯片包括：阻抗调整单元，所述阻抗调整单元用于调整所述射频芯片的输入阻抗和/或输出阻抗；寄存器，所述寄存器用于接收一控制器的控制信号并进行存储，以使所述阻抗调整单元通过读取所述控制信号并基于所述控制信号调节所述输入阻抗和/或输出阻抗。

优选的，所述阻抗调整单元具体包括：第一电感，包括第一引脚和第二引脚，所述第一电感的第一引脚和所述射频芯片的第一芯片装置连接；第二电感，所述第二电感的第一引脚连接所述第一电感的第二引脚，所述第二电感的第二引脚和所述射频芯片的第二芯片装置连接；第一电容，所述第一电容的第一引脚连接在第一电感的第二引脚与所述第二电感的第一引脚之间，所述第一电容的第二引脚接地；第二电容，所述第二电容的第一引脚连接在所述第二电感与所述第二芯片装置之间，所述第二电容的第二引脚接地。

优选的，所述第一电容具体由M个第一子电容以及对应的M个第一开关构成，在所述M个第一子电容中，每一个第一子电容的第二引脚接地，每一个第一子电容的第一引脚和对应的第一开关的第一端串联，所述对应的第一开关的第二端连接在第一电感的第二引脚与所述第二电感的第一引脚之间，所述M≥1。

优选的，所述第二电容具体由N个第二子电容以及N个第二开关构成，在所述N个第二子电容中，每一个第二子电容的第一引脚接地，每一个第二子电容的第二引脚和对应的第二开关的第一端串联，所述对应的第二开关的第二端连接在第二电感的第二引脚与所述第二芯片装置之间，所述N≥1。

另一方面，本申请通过本申请另一个实施例提供：

一种射频电路，所述射频电路包括如上述实施例所述的射频芯片；所述射频电路还包括：配置总线，所述配置总线连接在控制器与寄存器之间，用于传送所述控制器控制信号给所述寄存器。

优选的，所述射频电路还包括：射频前端，和所述射频芯片连接。

优选的，所述射频电路还包括：天线，和所述射频前端连接。

另一方面，本申请通过本申请另一个实施例提供：

一种电子设备，所述电子设备包括如上述实施例中所述的射频电路；所述电子设备还包括控制器，所述控制器通过配置总线和所述射频芯片连接，用于发送控制信号控制寄存器。

上述技术方案中的一个或多个技术方案，具有如下技术效果或优点：

本申请中的射频芯片，通过在射频芯片中使用阻抗调整单元代替匹配电路，调整所述射频芯片的输入阻抗和/或输出阻抗，进而能够解决现有技术存在由于射频阻抗传输线阻抗偏差引进的射频性能恶化的技术问题。

进一步的，本申请中的射频电路，通过使用配置总线连接控制器和射频芯片中的寄存器，能够传送控制器的控制信号给寄存器，用以调整射频芯片的输入阻抗和/或输出阻抗，进而能够解决现有技术存在由于射频阻抗传输线阻抗偏差引进的射频性能恶化的技术问题。

进一步的，在本申请中的电子设备，具有控制器，通过配置总线和射频芯片连接，用于发送控制信号控制寄存器，用以调整射频芯片的输入阻抗和/或输出阻抗，进而能够解决现有技术存在由于射频阻抗传输线阻抗偏差引进的射频性能恶化，以及重新需要调整匹配电路，整加调试工作量，影响产品的可量产性的技术问题。

附图说明

图1为本申请实施例中射频芯片的示意图；

图2为本申请实施例中阻抗调整单元的内部结构图；

图3为本申请实施例中第一电容的内部结构图；

图4为本申请实施例中射频电路的内部结构图；

图5为本申请实施例中电子设备的内部结构图；

图6为本申请实施例中调整寄存器1102需要使用的一系列器件组成的整体结构图。

具体实施方式

为了解决现有技术中存在的由于射频阻抗传输线阻抗偏差引进的射频性能恶化的技术问题，本发明提供射频芯片、射频电路以及电子设备，下面，介绍本申请的总体思路：

在本申请中，提出了射频芯片、射频电路以及电子设备，射频芯片包括：阻抗调整单元，阻抗调整单元用于调整射频芯片的输入阻抗和/或输出阻抗，进而能够解决现有技术存在由于射频阻抗传输线阻抗偏差引进的射频性能恶化的技术问题。

下面结合说明书附图对本发明实施例的主要实现原理、具体实施过程及其对应能够达到的有益效果进行详细的阐述。

实施例一：

在本申请实施例中，公开了一种射频芯片11。

如图1所示，射频芯片11包括：阻抗调整单元1101。

更为具体的，阻抗调整单元1101用于调整射频芯片11的输入阻抗和/或输出阻抗。

进一步的，射频芯片11还包括：寄存器1102。

下面具体介绍寄存器1102的功能。

寄存器1102主要用于接收一控制器12的控制信号并进行存储，以使阻抗调整单元1101通过读取控制信号并基于控制信号调节输入阻抗和/或输出阻抗。

进一步的，寄存器1102和阻抗调整单元1101具有连接关系，进一步的，寄存器1102还和控制器12具有连接关系。

即：寄存器1102连接在控制器12以及阻抗调整单元1101之间。

进一步的，在实际应用中，控制器12可以为基带控制器，还可以为具有可编程能力的单片机，当然，控制器12的具体种类本申请实施例不做限制。

请参看图2，下面具体介绍阻抗调整单元1101的内部结构。

在图2中，阻抗调整单元1101具体包括：第一电感L1，第二电感L2，第一电容C1，第一电容C2。

其中，各个器件之间的连接关系具体如下：

第一电感L1，包括第一引脚和第二引脚，第一电感L1的第一引脚和射频芯片11的第一芯片装置001连接。

第二电感L2，第二电感L2的第一引脚连接第一电感L1的第二引脚，第二电感L2的第二引脚和射频芯片11的第二芯片装置002连接。

第一电容C1，第一电容C1的第一引脚连接在第一电感L1的第二引脚与第二电感L2的第一引脚之间，第一电容C1的第二引脚接地。

第一电容C2，第一电容C2的第一引脚连接在第二电感L2与第二芯片装置之间，第一电容C2的第二引脚接地。

进一步的，第一电容C1的具体结构请参看图3。

在图3中，第一电容C1具体由M个第一子电容C11以及对应的M个第一开关K1构成，在M个第一子电容C11中，每一个第一子电容C11的第二引脚接地，每一个第一子电容C11的第一引脚和对应的第一开关K1的第一端串联。

更为具体的，对应的第一开关K1的第二端连接在第一电感L1的第二引脚与第二电感L2的第一引脚之间，M≥1。

进一步的，第一电容C2具体由N个第二子电容以及N个第二开关构成，在N个第二子电容中，每一个第二子电容的第一引脚接地，每一个第二子电容的第二引脚和对应的第二开关的第一端串联，对应的第二开关的第二端连接在第二电感L2的第二引脚与第二芯片装置002之间，N≥1。

当然，在实际情况中，不仅只有第一电容C1和第一电容C2由多个电容组成，第一电感L1和第二电感L2也可以由多个电感组成。

进一步的，第一电容C2的内部结构和第一电容C1的内部结构相类似，在此本申请不再赘述。

在上述实施例中，介绍了一种射频芯片11以及射频芯片11中的内部结构，更为具体的，该射频芯片11能够应用于电子设备的设计中，比如手机的设计或者基站的应用，都能够使用该射频芯片11。

在下面的实施例中，则会具体介绍一种射频电路40。

实施例二：

在本申请实施例中，请参看图4，提供了一种射频电路40。

进一步的，射频电路40包括实施例一中描述的射频芯片11，而射频芯片11的具体结构在实施例一中已经有详尽的描述，在此，本申请实施例不再赘述。

另外，射频电路40除了包含上述实施例中描述的射频芯片11之外，射频电路40还包括：配置总线401，配置总线401连接在控制器12与寄存器1102之间，用于传送控制器12控制信号给寄存器1102。

在实际应用中，配置总线401可以是在电子设备中新增的总线，也可以使用芯片中现有的连接线作为配置总线401，而在本申请实施例中，则以新增的总线作为配置总线401进行举例。

除此之外，射频电路40具体还包括了射频前端402以及天线403。

更为具体的，射频前端402，和射频芯片11连接。

天线403，和射频前端402连接。

下面具体介绍以下射频前端402和天线403的具体作用。

射频前端402，包括接收通路和发射通路。

进一步的，接收通路包括低噪声放大器(LNA)、滤波器等器件，包括增益、灵敏度、射频接收带宽等指标，要根据产品特点进行设计，目的是保证有用的射频信号能够完整、不失真地从空间拾取出来并输送给后级的变频、中频放大等电路进行处理。

发射通路具体用于功率放大、滤波等工作，将传送过来的信号进行调制、数模转换、功率放大等等一系列工作之后，传送给天线403进行发送。

更为具体的，图4中介绍了射频电路40的内部结构图。

其中，在图4中，射频芯片11和射频前端402连接，射频前端402和天线403连接，另外，配置总线401连接在控制器12和射频芯片11中的寄存器1102之间。

而图4中的各个器件的具体的功能在上面已经进行了介绍，因此，本申请实施例不再赘述。

上面的实施例具体描述了一种射频电路40，下面，将以具体的实施例对包含了该射频电路40的电子设备进行介绍。

实施例三：

在本申请实施例中，提供了一种电子设备。

进一步的，该电子设备包括上述实施例二中介绍的射频电路40，而更为具体的，该射频电路40还包括了上述实施例一中描述的射频芯片11。

进一步的，电子设备还包括控制器12，控制器12通过配置总线401和射频芯片11连接，用于发送控制信号控制寄存器1102。

下面请参看图5，对电子设备的内部结构进行详细的描述。

在图5中，电子设备包括了控制器12，射频芯片11，阻抗调整单元1101，寄存器1102，射频前端402，天线403。

进一步的，控制器12通过配置总线401和射频芯片11连接，更为具体的，控制器12通过配置总线401和射频芯片11中的寄存器1102连接。进一步的，射频芯片11通过射频阻抗传输线和射频前端402进行连接，并且，射频前端402和天线403进行连接。

另外，在射频芯片11中具有阻抗调整单元1101，则阻抗调整单元1101和寄存器1102连接，以使所述阻抗调整单元1101通过读取所述控制信号并基于所述控制信号调节所述输入阻抗和/或输出阻抗。

而进一步的，阻抗调整单元1101中的内部结构则如图2所示，再次本申请不做赘述。

在图5中，描述了本申请实施例的电子设备的具体结构图，下面使用具体的示例对电子设备中，射频芯片11中的阻抗调整单元1101调整所述射频芯片11的输入阻抗和/或输出阻抗进行说明。

进一步的，上述电子设备是可以用到射频电路的所有设备，如手机、PDA、笔记本电脑、平板电脑、一体机电脑、台式电脑等等。

以第一电容C1接受寄存器1102的控制进行举例。

在射频阻抗传输线发生变化时，控制器12首先会通过配置总线401修改寄存器1102。

此时，寄存器1102每一位都控制与每一个第一子电容C11连接的第一开关K1，通过调整第一开关K1的开关或者闭合，来获得需要的电容值。

比如，控制器12需要调整1.6pF的电容与射频阻抗传输线进行匹配，而每一个第一子电容C11的Cp＝0.2pF，因此，控制器12通过配置总线401控制寄存器1102，将连接第一开关K1的每一个接口设置为11111111，控制8个第一开关K1闭合，则会获得1.6pF的电容，进而能够与射频阻抗传输线进行匹配，因此，则避免了射频传输线阻抗偏差带来的系统射频性能恶化的技术问题。

进一步的，在实际应用中，请参看图6，为调整寄存器1102的具体过程：

在图6中，首先描述调整寄存器1102需要使用的一系列器件组成的整体结构。

首先，具有待测件601，该待测件601则为可以用到射频电路的设备。

其次，还具有和待测件601连接的控制器，如测试计算机602，更为具体的，测试计算机602可以通过USB连接线和待测件601进行连接。

进一步的，测试计算机602和射频测试仪器连接，更为具体的，测试计算机602通过GBIP仪器控制线和射频测试仪器603连接。

进一步的，射频测试仪器603和待测件601连接，更为具体的，射频测试仪器603通过射频连接线和待测件601连接。

下面对图6中的调节结构进行具体的描述。

首先，测试计算机602通过GBIP仪器控制线读取射频测试仪器603显示的测量值。

该测量值具有两种情况。

第一种情况：显示的测量值表示待测件601的射频指标合格。

若合格，则进一步表明了上述实施例中的射频电路40满足要求，因此保留寄存器现有的值，不对其进行调整。

第二种情况：显示的测量值表示待测件601的射频指标不合格。

如果射频指标不合格，则测试计算机602通过USB连接线控制待测件601调整寄存器1102的值，修改射频芯片11内部的阻抗调整单元1101。

修改之后，测试计算机602通过GBIP仪器控制线再一次读取射频测试仪器603显示的测量值。

并根据这一次测量出的测量值判断待测件601的射频指标是否合格。

若合格，保留当前寄存器的值。

若不合格，则测试计算机602继续按照前面的方法调整寄存器，直到测量出射频指标合格为止。

通过本发明的一个或多个实施例，可以实现如下技术效果：

在本申请的一个或者多个实施例中，提供了射频芯片，通过在射频芯片中使用阻抗调整单元代替匹配电路，调整所述射频芯片的输入阻抗和/或输出阻抗，进而能够解决现有技术存在由于射频阻抗传输线阻抗偏差引进的射频性能恶化的技术问题。

在本申请的一个或者多个实施例中，提供了射频电路，通过使用配置总线连接控制器和射频芯片中的寄存器，能够传送控制器的控制信号给寄存器，用以调整射频芯片的输入阻抗和/或输出阻抗，进而能够解决现有技术存在由于射频阻抗传输线阻抗偏差引进的射频性能恶化的技术问题。

在本申请的一个或者多个实施例中，提供了电子设备，具有控制器，通过配置总线和射频芯片连接，用于发送控制信号控制寄存器，用以调整射频芯片的输入阻抗和/或输出阻抗，进而能够解决现有技术存在由于射频阻抗传输线阻抗偏差引进的射频性能恶化，以及重新需要调整匹配电路，整加调试工作量，影响产品的可量产性的技术问题。

显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (8)

1.一种射频芯片，其特征在于，所述射频芯片包括：

阻抗调整单元，所述阻抗调整单元用于调整所述射频芯片的输入阻抗和/或输出阻抗；

寄存器，所述寄存器用于接收一控制器的控制信号并进行存储，以使所述阻抗调整单元通过读取所述控制信号并基于所述控制信号调节所述输入阻抗和/或输出阻抗。

2.如权利要求1所述的射频芯片，其特征在于，所述阻抗调整单元具体包括：

第一电感，包括第一引脚和第二引脚，所述第一电感的第一引脚和所述射频芯片的第一芯片装置连接；

第二电感，所述第二电感的第一引脚连接所述第一电感的第二引脚，所述第二电感的第二引脚和所述射频芯片的第二芯片装置连接；

第一电容，所述第一电容的第一引脚连接在第一电感的第二引脚与所述第二电感的第一引脚之间，所述第一电容的第二引脚接地；

第二电容，所述第二电容的第一引脚连接在所述第二电感与所述第二芯片装置之间，所述第二电容的第二引脚接地。

3.如权利要求2所述的射频芯片，其特征在于，所述第一电容具体由M个第一子电容以及对应的M个第一开关构成，在所述M个第一子电容中，每一个第一子电容的第二引脚接地，每一个第一子电容的第一引脚和对应的第一开关的第一端串联，所述对应的第一开关的第二端连接在第一电感的第二引脚与所述第二电感的第一引脚之间，所述M≥1。

4.如权利要求2所述的射频芯片，其特征在于，所述第二电容具体由N个第二子电容以及N个第二开关构成，在所述N个第二子电容中，每一个第二子电容的第一引脚接地，每一个第二子电容的第二引脚和对应的第二开关的第一端串联，所述对应的第二开关的第二端连接在第二电感的第二引脚与所述第二芯片装置之间，所述N≥1。

5.一种射频电路，其特征在于，所述射频电路包括如权利要求1-4任一权项所述的射频芯片；

所述射频电路还包括：

配置总线，所述配置总线连接在控制器与寄存器之间，用于传送所述控制器控制信号给所述寄存器。

6.如权利要求5所述的射频电路，其特征在于，所述射频电路还包括：

射频前端，和所述射频芯片连接。

7.如权利要求6所述的射频电路，其特征在于，所述射频电路还包括：

天线，和所述射频前端连接。

8.一种电子设备，其特征在于，所述电子设备包括如权利要求5-7中任一权项所述的射频电路；

所述电子设备还包括控制器，所述控制器通过配置总线和所述射频芯片连接，用于发送控制信号控制寄存器。