CN103871974B - 半导体器件及其产生方法 - Google Patents

Abstract

本发明涉及一种半导体器件和及其产生方法。半导体器件包括半导体芯片，所述半导体芯片包括第一主面和第二主面。所述第二主面是所述半导体芯片的背侧。所述第二主面包括第一区域和第二区域。所述第二区域是所述第二主面的外围区域，并且所述第一区域的水平面与第二区域的水平面不同。所述第一区域可以被填充有金属并且可以被平面化为与所述第二区域相同的水平面。

Description

半导体器件及其产生方法

技术领域

本发明涉及一种半导体器件及其制造方法，并且在更具体的实施例中，涉及将诸如例如晶片的半导体衬底分离成诸如例如芯片的半导体单元的技术。本发明进一步涉及具有改进的散热特性的半导体器件。

背景技术

半导体器件制造商一直致力于提高他们产品的性能，同时降低他们的制造成本。在半导体器件的制造中的成本密集区是封装半导体芯片。正如本领域技术人员所意识到的，在晶片上制备集成电路，然后该晶片被单颗化以生产半导体芯片。随后，半导体芯片可以被安装在导电载体诸如引线框上。期望以低费用提供高产出的封装方法。

为了这些和其他原因，存在对本发明的需要。

附图说明

附图被包括用于提供对实施例的进一步理解，并且被合并于本说明书中且构成本说明书的一部分。附图图示了实施例，并且与描述一起用于解释实施例的原理。其他实施例和实施例的许多预期的优点将被容易地意识到，因为通过参考以下详细描述它们变得更好理解。

图1A-1F示意性图示了制造半导体器件的方法的一个实施例的截面图；

图2A-2E示意性图示了制造半导体器件的方法的一个实施例的截面图；

图3A-3E示意性图示了制造半导体器件的方法的一个实施例的截面图；

图4A-4E示意性图示了制造半导体器件的方法的一个实施例的截面图；

图5A-5E示意性图示了制造半导体器件的方法的一个实施例的截面图；

图6示意性图示了半导体器件的一个实施例的截面图；

图7示意性图示了半导体器件的一个实施例的截面图；

图8示意性图示了半导体器件的一个实施例的截面图；

图9示意性图示了半导体器件的一个实施例的底部图；

图10示意性图示了半导体器件的一个实施例的底部图；以及

图11示意性图示了具有结构化的背侧传导层的晶片的底部图。

具体实施方式

现在参考附图描述方面和实施例，其中自始至终相同的参考数字通常被用于指代相同的元件。在后面的描述中，出于解释的目的，阐述了许多具体细节以提供实施例的一个或多个方面的透彻理解。然而，对于本领域技术人员来说可以明显的是，实施例的一个或多个方面可以用具体细节的较小程度来实践。在其他实例中，以示意形式示出了已知的结构和元件，以便于描述实施例的一个或多个方面。因此，后面的描述不以限制的意义做出，并且范围由所附的权利要求限定。还应当注意，图中各种层、薄板或衬底的表示不一定是按比例的。

在后面的具体描述中参考附图，附图形成具体描述的一部分，并且在附图中通过图示的方式示出了其中可以实践本发明的具体实施例。在这一点上，方向术语，诸如“顶部”、“底部”、“前”、“背”、“前端”、“尾部”等，参考所描述的(一个或多个)图的取向来使用。因为实施例的部件可以被定位在许多不同的取向中，所以方向术语出于图示的目的使用并且决不限制。要理解的是可以利用其他实施例并且可以做结构或逻辑的变化，而不会偏离本发明的范围。因此，后面的具体描述不以限制的意义做出，并且本发明的范围由所附的权利要求限定。

要理解的是，本文中所描述的各个示例性实施例的特征可以相互结合，除非另外特别指出。

如本说明书中所采用的，词语“耦合”和/或“电耦合”并不意图表示元件必须直接耦合在一起；中间元件可以被提供在“耦合”或“电耦合”的元件之间。

下面进一步描述的半导体芯片可以是不同类型的，可以通过不同技术来制造，并且可以包括例如集成电的、光电的或机电的电路和/或无源元件。例如，半导体芯片可以被配置为功率半导体芯片。另外，半导体芯片可以包括控制电路、微处理器或微机电部件。另外，下面描述的器件可以包括逻辑集成电路以控制其他半导体芯片的集成电路，例如功率半导体芯片的集成电路。半导体芯片不需要由特定的半导体材料(例如Si、SiC、SiGe、GaAs)制造，并且另外，可以包含不是半导体的无机和/或有机材料，诸如例如绝缘体、塑料或金属。

下面描述包含这样的半导体芯片的半导体器件。具体来说，可以涉及具有垂直结构的半导体芯片，也就是说半导体芯片可以用电流可以在垂直于半导体芯片的主面的方向上流动的这样的方式制备。具有垂直结构的半导体芯片在其两个主面上(也就是说在其顶部侧和底部侧(这里底部侧还称作背侧))具有电极。

具体来说，半导体器件可以包括功率半导体芯片。功率半导体芯片可以具有垂直结构。例如，垂直功率半导体芯片可以被配置为功率MOSFET(金属氧化物半导体场效应晶体管)、IGBT(绝缘栅双极型晶体管)、JFET(结型场效应管)、功率双极晶体管或功率二极管。举例来说，功率MOSFET的源电极和栅电极可以位于一个主面上，而功率MOSFET的漏电极被布置在另一主面上。

半导体芯片可以具有允许与包括在半导体芯片中的集成电路进行电接触的接触焊盘(或电极)。电极可以包括被施加到半导体芯片的半导体材料的一个或多个电极金属层。电极金属层可以用任何期望的几何形状和任何期望的材料组成来制造。例如，电极金属层可以是覆盖一区域的层的形式。任何期望的金属，例如Cu、Ni、Sn、Au、Ag、Pt、Pd以及这些金属中的一种或多种的合金可以被用作该材料。(一个或多个)电极金属层不需要是同质的或仅由一种材料制造，也就是说包含在(一个或多个)电极金属层中的材料的各种组成和浓度是可能的。

在几个实施例中，施加一个或多个传导层，具体来说为导电层。应当意识到的是，任何这样的术语如“形成”或“施加”意图完全覆盖施加层的所有种类和技术。具体来说，它们意图覆盖其中层作为整体被一次施加的技术(像例如层压技术)以及其中以顺序方式沉积层的技术(像例如溅射、电镀、模塑、CVD(化学汽相沉积)、PVD(物理汽相沉积)、蒸发、混合物理化学汽相沉积(HPCVD)等。

施加的传导层可以尤其包括诸如Cu或Sn或其合金的金属层、导电膏层和键合材料层中的一个或多个。金属层可以是同质层。导电膏可以包含分布在可蒸发或可固化的聚合物材料中的金属粒子，其中该膏可以是液体、粘性或蜡质的。可以施加键合材料以将半导体芯片电连接且机械连接到例如载体或例如接触线夹。可以使用软焊接材料，或者具体来说，能够形成扩散焊接键合的焊接材料，例如包括Sn、SnAg、SnAu、SnCu、In、InAg、InCu和InAu中的一个或多个的焊接材料。

可以使用划片工艺来将晶片分开成个体的芯片。可以应用任何用于划片的技术，例如刀片划片(锯切)、激光划片、蚀刻等。具体来说，可以应用隐形划片(stealthdiciing)，其是使用激光划片的特定技术。隐形划片允许抑制切割废料，并且因此是用于切割易受污染的工件的适合的工艺。另外，正是干法工艺不需要清理，并且因此还适合于处理诸如例如MEMS的易受负载侵害的敏感结构。可以通过隐形划片技术完成的另外的益处是高速划片、出众的断裂强度、小切口和低运行成本。

在隐形划片技术中，能够透射通过半导体晶片的波长的激光束被聚焦在半导体晶片内部的点上。由于非线性吸收效应，仅半导体晶片内部的局部化的点可以被选择性地激光加工，由此可以避免半导体晶片的前表面和背表面的损伤。可以通过移动激光束和半导体晶片的相对位置从而根据期望的划片图案来扫描半导体晶片来划片半导体晶片。

半导体晶片可以通过以下方式来划片：将半导体晶片施加在带上特别是划片带上；例如根据上面提到的技术中的一个或多个施加划片图案特别是长方形图案至半导体晶片；以及例如沿着带的平面中的四个正交方向拉带。通过拉带，半导体晶片被分开为多个半导体管芯(芯片)。

图1A-1F示意性图示了根据一个实施例的制造半导体器件100的方法。图1A示意性图示了提供具有第一主面12和第二主面14的半导体晶片10，其中第二主面14是半导体晶片10的背侧。在图1A中，半导体晶片10的背侧被描绘为半导体晶片10的上主面。半导体晶片10可以例如具有厚度T1。半导体晶片10可以例如是具有圆形轮廓的圆盘形，并且半导体晶片10的直径可以例如等于或大于200或300mm。

在先前的步骤(图1A-1E中未示出)中，叫作先划片后研磨(DBG)的工艺可以被施加至半导体晶片10。在DBG工艺中，凹槽被加工到半导体晶片10的第一主面12中。凹槽具有小于半导体晶片10的厚度的深度，具体来说是10至20μm。例如，凹槽可以在半导体晶片10的第一主面12上在半导体晶片10没有被处理过的区域中延续。如图1F所示，凹槽可以沿着半导体晶片10将被切割以单颗化为至少一个半导体芯片24的划片道延续。

在先前的步骤(图1A-1F未示出)中可以减薄图1A中所示的半导体晶片10。减薄半导体晶片10的步骤可以例如在DBG步骤之后执行。减薄的表面可以例如是半导体晶片10的第二主面14(背侧)。

可以在前端晶片处理期间处理半导体晶片10的前侧以产生有源结构诸如例如集成电路、pn结、晶体管、微机械结构等。处理前侧可以在减薄半导体晶片10的背侧之前或之后实施。还可能的是，减薄的表面可以例如是半导体晶片10的第一主面12。在这种情况中，首先减薄晶片10的前侧，然后处理前侧以生成有源结构，并且可选地，凹槽被加工到前侧中。减薄半导体晶片10可以包括下列中的至少一个：机械减薄(具体来说为研磨)、化学机械抛光(CMP)和湿法蚀刻。减薄半导体晶片10还可以包括全部前述工艺。减薄可以例如包括机械减薄和随后损伤蚀刻工艺。半导体晶片的整个主表面可以遭受减薄。

在DBG研磨和减薄的两个(可选)步骤之后，半导体晶片10可以例如具有厚度T1，厚度T1小于100μm，特别是小于60μm，并且更特别地小于40μm或甚至30μm。在减薄之后，凹槽的深度可以例如是在减薄的半导体晶片10的厚度的15％和70％之间。

参见图1B，在半导体晶片10的第二主面14上形成多个聚合物条16。在图1B中，多个聚合物条16可以通过例如用旋涂、预烘干抗蚀剂涂覆的晶片、光刻胶的光刻图案化和硬烘干(固化)光刻胶来将聚合物施加在半导体晶片10的第二主面14(即背侧)上来形成。聚合物条16可以例如包括酰亚胺，特别是光酰亚胺(photoimide)、光刻胶、热固性材料或热塑性材料。

多个聚合物条16中的至少一个可以例如具有厚度或高度H，厚度或高度H在3和50μm之间，特别是在6和25μm之间，更特别是在9和15μm之间。多个聚合物条16中的至少一个可以例如具有5和100μm之间，特别是在10和60μm之间的底部宽度(在第二主面14)。顶部宽度(在聚合物条16的暴露顶面)可以例如等于或小于底部宽度。

多个聚合物条16中的至少一个的宽度可以例如从第二主面14在离开半导体晶片10的方向上减小。聚合物条16可以例如具有梯形或矩形截面。聚合物条16可以例如等距布置。多个聚合物条16可以例如使用平板印刷(特别是光刻)、印刷和点胶中的至少一种来形成。

多个聚合物条16可以例如在半导体晶片10的第二主面14上在半导体晶片10的与可选地形成的凹槽的位置相对的位置处形成。具体地，凹槽的间距可以例如与多个聚合物条16的间距相同。多个聚合物条16可以对应于并重叠划片道。

图1C图示了在半导体晶片10的第二主面14的暴露部分处移除晶片材料。通过这样做，在半导体晶片10的第二主面14上的聚合物条16之间的区域中，半导体晶片10被选择性减薄，而半导体晶片10的第二主面14的、布置多个聚合物条16的区域保持不变。通过移除在暴露的第二主面14处的晶片材料，第二主面14将获得从第二主面14的水平面看被结构化的(即不平坦的)表面。可以存在第一区域和第二区域，其中第一区域的水平面和第二区域的水平面是不同的。在图1C的实施例的情况中，在移除半导体晶片10的第二主面14的暴露的第一区域处的晶片材料后，第二主面14包括具有距第一主面12的距离为T2的第一区域30和具有距第一主面12的距离为T1的第二区域32。第一区域30可以基本上是平坦的。这同样适用于第二区域32。在每个第一区域30和第二区域32之间可以布置中间区域31。在图1C的实施例中，中间区域31到第一主面12的距离从邻近第一区域30的T2上升至邻近第二区域32的T1。中间区域31可以包括将第一区域30和第二区域32连接的斜坡。在第一区域30中半导体晶片10的厚度T2可以例如小于50、30、20或15μm。第一区域30和第二区域32之间的水平面的差可以大于3、5、10、20或20μm。第二区域32给半导体晶片30并且最终还给划片的芯片提供机械强度和硬度，参见图6-8。这允许制造在有源结构所处的第一区域30处具有小厚度T2的半导体晶片10。

移除半导体晶片10的暴露的第二主面14处的晶片材料可以例如通过蚀刻(特别地是干法蚀刻或湿法蚀刻)来执行。干法蚀刻可以例如使用等离子蚀刻来完成。用于选择性减薄的其他技术也是可行的。

依赖于所用的蚀刻技术，半导体晶片10的第二主面14的第一区域30的表面可以均匀或不均匀地侵蚀。特别地，所用的蚀刻可以是各向同性或各向异性的。中间区域31的表面的斜率可以例如与邻近于中间区域31的至少一个聚合物条16的表面的斜率相同。多个聚合物条16不被蚀刻工艺改变或影响。

图1D图示了在多个聚合物条16和半导体晶片10的第二主面14上形成传导层18。传导层18可以例如是第一金属化层22，即包括或由第一金属材料构成的层。第一金属材料可以例如包括或由下列材料中的一种构成：Cu、Sn、和这些金属的一种或多种的合金。第一金属化层22可以例如是同质的。通过示例，图1C的第一金属化层22可以通过溅射Cu和/或Sn材料来形成。然而，如下面将进一步结合图4A-4E所解释的那样，传导层18还可以包括或由下列材料构成：包含分散在有机材料中的金属粒子的金属膏(特别是纳米膏)、焊膏(特别地是扩散焊膏)或传导粘合剂。

在多个聚合物条16上和半导体晶片10的第二主面14上形成传导层18(例如第一金属化层22)可以例如包括溅射、CVD、PVD、电镀、无电镀和喷镀中的至少一种。如下面将进一步结合图4A-4E所解释的那样，传导层18还可以例如通过涂刷、印刷、点胶、层压和旋涂中的至少一种来形成。

在邻近的聚合物条16之间的区域中，传导层18(例如第一金属化层22)的厚度可以是H1。在多个聚合物条16中一个的顶部上的传导层18的厚度可以是H1′。H1和H1’可以例如大约相同或可以例如不同。多个聚合物条16的厚度H可以例如大于H1。可替代地，多个聚合物条16的厚度H可以例如小于或等于H1。H1可以例如大于5、10、15、20、25、30、50μm。

图1E图示了平面化传导层18。可以通过使用诸如例如研磨、铣削、切割和化学机械抛光(CMP)中的至少一个的机械平面化技术来平面化传导层18(例如第一金属化层22)。为了平面化传导层18，可以使用表面磨平机，诸如例如由日本Disco公司(DiscoCorporation)生产的表面磨平机，特别地，可以例如使用表面磨平机DFS8910。

传导层18和多个聚合物条16两者都可以例如被平面化。在这种情况中，如图1E中图示的，多个聚合物条16被暴露。也就是说，多个聚合物条16被暴露在半导体器件100的表面，并且传导层18被转换或结构化为多个分离的条或平台，其每个都被布置在邻近的聚合物条16之间。

图1E图示了在平面化之后，(结构化的)传导层18的上表面和多个聚合物条16的上(暴露的)表面齐平。另外，传导层18的下表面可以低于多个聚合物条16的下表面。(结构化的)传导层18的厚度H2可以例如大于多个聚合物条16的厚度H3。要注意的是，H3可以小于H，即图1E中的聚合物条16的暴露的表面是由平面化创建的表面。还要注意的是，H2可以小于H1，即邻近的聚合物条16之间的区域中的传导层18已通过图1E的平面化被减薄。

传导层18的厚度H2可以大于1、3、10、15、20、25或50μm。具体来说，对于功率半导体芯片，至少10μm或更大的厚度H2可以是合乎期望的。多个聚合物条16的暴露的表面和结构化的传导层18的上表面可以完全覆盖半导体晶片10的第二主面14。

根据另一种可能性(未示出)，在平面化之后，传导层18可以例如仍然是连续的，更特别地，可以例如仍然完全覆盖半导体晶片10。在这种情况中，可以存在留在多个聚合物条16的顶部上的导电材料的薄残留层，并且多个聚合物条16未暴露。留在多个聚合物条16的顶部上的导电材料的薄残留层可以薄到不过分阻碍分开工艺，即可以例如小于5、3或1μm。

图1F图示了例如通过锯切、激光划片或蚀刻将半导体晶片10分开成多个半导体芯片24或半导体器件100。为了这个目的，如图1F中所示，半导体晶片10可以例如被放置在划片带28上，其中第二主面14面对划片带28。可以从第一主面12到第二主面14并通过多个聚合物条16中的至少一个来分开半导体芯片10。分开线可以例如垂直于半导体晶片10的第一主面12和第二主面14延续。另外，分开线可以沿着条16延续，即分开线可以在条16的侧凸缘之间延伸，并可以例如对应于条16的中心轴。

因为半导体晶片10在第二区域32中的厚度可以大于在包括其有源结构的第一区域30中的厚度，所以减小了第一主面12和第二主面14之间的第一区域30中的电阻。因此，由于选择性减薄，在半导体芯片24内部可以生成较少的热，并且所生成的热可以从半导体芯片24比在当第一区域30中的电阻更大和/或半导体芯片10的厚度更大时的情况中更快地被传输离开。

半导体芯片24可以例如被从半导体晶片10的第一主面12到第二主面14的单个切割来分离。半导体芯片24可以例如被从半导体晶片10的第一主面12到第二主面14的步进切割来分离。步进切割可以例如包括用具有第一宽度的第一锯片锯切半导体晶片10，以产生凹槽(未示出)和随后用具有小于第一宽度的第二宽度的第二锯片锯切半导体晶片10以完成分开工艺。也就是说，用第二锯片的锯切可以例如直到第二锯片撞上或切入划片带28中才完成。如果先划片后研磨(DBG)工艺被施加到半导体晶片10，则通过从已在第一主面12中使用第一锯片切割的凹槽开始，半导体晶片10可以被分开，具体而言被锯切。用于完成划片的第二锯片的宽度可以小于凹槽的宽度。与执行单个切割或步进切割无关，(第二)锯片的宽度可以小于聚合物条16的宽度。

半导体晶片10还可以例如切割穿过多个聚合物条16中的至少一个并从半导体晶片10的第二主面14朝向第一主面12。在这种情况中，半导体晶片10可以例如被放置在划片带28上，其中第一主面12面对划片带28。

通过穿过多个聚合物条16中的至少一个分开半导体晶片10，该聚合物条16被分割成两个聚合物结构17，其中一个聚合物结构17与第一半导体器件100相关联，并且另一个聚合物结构17与邻近于第一半导体器件100的第二半导体器件100相关联。在图1F中，示出四个半导体器件100，其中描绘在图1F左手侧和右手侧的两个半导体器件100仅仅在图1F所描绘的它们侧面中的一个装备有聚合物结构17。

如上面提到的，在沿着多个聚合物条16的至少一个的方向上分开半导体晶片10。因此，聚合物条16可以沿着半导体芯片10的划片切口延续。与分开具有连续的、未图案化的背侧金属化部的晶片的情况相比，聚合物条16的粘弹性材料可以更加降低在分开半导体晶片10时半导体芯片24的第二主面的边缘处发生的张应力。因此，通过由聚合物结构17保护芯片切割边缘，可以避免在芯片边缘由张应力导致的芯片裂纹扩展或破片。

另外，如果在平面化期间从条16的顶表面完全移除传导层18的材料，那么在将半导体晶片10分开为芯片24时没有传导材料(例如金属)被切割。这促进芯片分离和/或器件制备的工艺。即使在平面化之后传导材料(例如金属)的薄残留层(未示出)保留聚合物条16的顶表面上，芯片分离和/或器件制备的工艺仍然可以获益于在划片切口处传导层的减少的厚度(并且，附加地，获益于聚合物芯片边缘保护)。

另外，在随后的处理(诸如例如在载体(诸如例如引线框)顶上的芯片的放置)期间，单颗化的半导体芯片24的聚合物结构17可以保护芯片边缘。通过例如聚合物条16的背侧金属化部的图案化以及移除聚合物条16上的金属的工艺使能并改进像例如晶片的锯切或激光划片(例如隐形划片)的传统划片方法的持续使用。

半导体晶片10可以例如沿着邻近的平行和/或交叉的聚合物条16被多次分开。通过这样做，半导体器件100从半导体晶片10被单颗化。半导体器件100可以例如包括作为背侧金属化部的传导层18(例如金属层)和沿着在半导体芯片24的第二主面14的两个相对的边缘布置的两个聚合物结构17。具体来说，半导体器件100可以包括作为背侧金属化部的传导层18和沿着在半导体芯片24的第二主面14的全部四个边缘布置的四个聚合物结构17。

半导体器件100的第二主面14可以例如通过胶合、焊接或烧结而附着在载体上。在通过焊接附着半导体器件100的情况中，软焊料或扩散焊料可以被用于附着半导体器件100。半导体芯片24可以例如用第二主面14附着在载体上。载体可以例如是引线框、陶瓷衬底(诸如例如DCB(直接铜键合)陶瓷衬底)和印刷电路板(PCB)中的一个。

图2A-2E示意性图示了根据一个实施例的制造半导体器件200的方法。这方法类似于图1A-1F中描述的方法；然而在第一金属化层22被形成在基底金属化层20上之前，其包括在半导体晶片10的第二主面14上和多个聚合物条16上形成基底金属化层20。

图2A示意性图示了提供具有第一主面12和第二主面14的半导体晶片10，其中第二主面14是半导体晶片10的背侧。图2A中描绘的半导体晶片10具有与图1A的半导体晶片10相同的特征。具体来说，这适用于半导体晶片10的尺寸，以及先划片后研磨和减薄半导体晶片10的两个(可选)步骤。

在图2B中，在半导体晶片10的第二主面14上形成多个聚合物条16。图2B的聚合物条16具有与图1B的聚合物条16相同的特征。具体来说，这适用于聚合物条16的材料和尺寸以及在半导体晶片10上形成聚合物条16的方法。此外，图2B图示了移除半导体晶片10的暴露的第二主面14上的晶片材料。选择性地移除晶片材料的步骤具有与图1C中描述的步骤相同的特征。具体来说，这适用于移除在半导体晶片10的暴露的第二主面14处的晶片材料的方法和在半导体晶片10移除晶片材料的位置。在移除晶片材料步骤之后的半导体晶片10具有与图1C的半导体晶片10相同的特征。

图2B和2C图示了在多个聚合物条16上和在半导体晶片10的第二主面14上形成导电层18。传导层18可以包括或由基底金属化层20和第一金属化层22构成。图2B图示了在多个聚合物条16上和在半导体晶片10的第二主面14上形成基底金属化层20。图2C图示了在基底金属化层20上形成第一金属化层22。

基底金属化层20可以例如使用溅射、CVD、PVD、电镀、无电镀和喷镀中的至少一种来形成。基底金属化层20的材料可以例如是Au、Al、Ti、W、Cr、NiCo、Co、Cu、Sn、Ni、NiV、NiSn、Au、Ag、Pt、Pd，以及这些金属的一种或多种的合金中的至少一种。

图2B的基底金属化层20可以是多层结构(未示出)。举例来说，基底金属化层20可以通过溅射Al的第一层，然后在Al层上溅射Ti层和最终在Ti层的顶部上溅射NiV层来制造。Al层的厚度可以是大约200nm，Ti层的厚度可以是大约400nm，并且Ti层的厚度可以是大约200nm。基底金属化层20的总厚度H3可以在50和2000nm之间，特别地在200和1000nm之间。

在多个聚合物条16上和在半导体晶片10的第二主面14上形成基底金属化层20之后，多个聚合物条16可以例如完全被基底金属化层20覆盖。更具体来说，基底金属化层20可以是未结构化的，并且可以例如完全覆盖半导体晶片10。

图2C图示了在基底金属化层20上形成第一金属化层22。图2C的第一金属化层22可以与图1D-1F的第一金属化层22具有相同的特征，并且可以被施加与图1D-1F的第一金属化层22相同的方法。

第一金属化层22可以通过沉积(例如溅射、电镀等)具有厚度H5的金属层而形成。H5可以例如大于5、10、15、20、25、30、50μm，并且因此可以在与图1D-1F中的第一金属化层22的厚度H1相同的范围中。类似于图1D-1F，图2C-2D中传导层18的总厚度由邻近的聚合物条16之间的区域中的H1和在聚合物条16顶部上的区域中的H1’指代。这里，H1可以等于基底金属化层20的厚度H4和第一金属化层22的厚度H5之和。H1和H1′的值可以例如与上面提到的相同或者由于基底金属化层20的附加厚度H4而稍大。

图2C中描绘的第一金属化层22可以具有与图1D的第一金属化层22相同的特征。具体来说，这适用于第一金属化层22的第一金属材料和形成第一金属化层22的方法。

在形成传导层18之后，传导层18和多个聚合物条16可以例如在厚度上是相同的，传导层18可以例如具有比多个聚合物条16的厚度H小的厚度H1，或者传导层18可以例如具有比多个聚合物条16的厚度H大的厚度H1。

图2D图示了平面化包括基底金属化层20和第一金属化层22的传导层18。图2D中所示的方法可以包括与图1E中所示的方法相同的特征。这具体来说适用于平面化传导层18的方法、传导层18的尺寸和多个聚合物条16的尺寸。这意味着在图2D中，平面化传导层18可以导致结构化基底金属化层20和第一金属化层22两者。因此，多个聚合物条16的暴露的表面和结构化的传导层18的暴露的上表面可以再次完全覆盖半导体晶片10的第二主面14。这里，结构化传导层18的暴露的上表面中的每一个可以由第一金属化层22提供的内表面区域和基底金属化层20提供的外表面区域构成。

图2E图示了将半导体晶片10分开为半导体芯片24以产生半导体器件200。图2E中所示的方法可以包括与图1E中所示的方法相同的特征。这具体来说适用于分开的方法、分开线的位置和取向以及将半导体芯片24附着在载体上的方法。

图3A-3E示意性图示了根据一个实施例的制造半导体器件300的方法。这个方法类似于图1A-1F和2A-2E中描述的方法；然而其包括在第一金属化层22的顶部上形成键合层26(例如第二金属化层)。这个键合层26可以例如包括或由键合材料(例如包括Sn和/或用于焊接的其他金属的焊接材料)构成。

图3A对应于图1A和2A，并且参考对应的公开内容。

在图3B中，在半导体晶片10的第二主面14上形成多个聚合物条16。图3B的多个聚合物条16具有与图1B或2B的多个聚合物条16相同的特征。具体来说，这适用于聚合物条16的材料和尺寸以及在半导体晶片10上形成聚合物条16的方法。

此外，图3B图示了在半导体晶片10的暴露的第二主面14上移除晶片材料。移除材料的步骤具有与图1C或2B中描述的步骤相同的特征。具体来说，这适用于移除在半导体晶片10的暴露的第二主面14处的晶片材料的方法和在半导体晶片10移除晶片材料的位置。在移除晶片材料步骤之后的半导体晶片10具有与图1C或2B的半导体晶片10相同的特征。

图3B和3C图示了在多个聚合物条16上和在半导体晶片10的第二主面14上形成传导层18。如结合图2B描述的一样，图3B图示了在多个聚合物条16上和在半导体晶片10的第二主面14上形成基底金属化层20。

图3C图示了在基底金属化层20上形成第一金属化层22以及在第一金属化层22上形成键合层26。图3C中描绘的第一金属化层22具有与图1D或2C的第一金属化层22相同的特征。具体来说，这适用于第一金属化层22的材料、尺寸和形成第一金属化层22的方法。

在形成第一金属化层22之后，键合层26被形成在第一金属化层22上。键合层26的厚度是H6。传导层18的厚度H1是基底金属化层20的厚度H4、第一金属化层22的厚度H5和键合层26的厚度H6之和。H5可以具有与上面提到的的相同的尺寸。H6可以小于H5。举例来说，H6可以小于3、5或10μm。

键合层26可以包括或由第二金属材料构成。第二金属材料可以是焊接材料，例如Sn。在特定示例中，第一金属化层22的厚度H5和键合层26的厚度H6例如分别是大约5μm和3μm。第一金属化层22和键合层26两者都可以通过如上面提到的沉积方法(例如通过溅射或电镀)来施加。键合层26可以被用作已完成半导体器件300之后的键合材料(例如焊料)沉积物。

图3D图示了平面化包括基底金属化层20、第一金属化层22和键合层26的传导层18。图3D中所示的方法可以包括与图2D和1E中所示的方法相同的特征。这具体来说适用于平面化传导层18的方法。通过平面化，键合层26可以被结构化为键合材料沉积物，例如焊料沉积物。

图3E图示了将半导体晶片10分开为单个芯片24。图3E中所示的方法包括与图1F或2E中所示的方法相同的特征。这具体来说适用于分开的方法以及分开线的位置和取向。

那种方式制造的半导体器件300可以通过使用键合层26的键合材料而附着至载体。具体来说，键合材料可以是配置为建立扩散焊接键合的键合材料。举例来说，键合材料可以包括Sn、SnAg、SnAu、SnCu、In、InAg、InCu和InAu中的一个或多个。半导体器件300可以被键合至载体，而不需要施加附加的焊接材料，即在器件安装之前不需要执行附加的焊接沉积物附着步骤。

图4A-4E示意性图示了根据一个实施例的制造半导体器件400的方法。这方法类似于图1A-1F、2A-2E和3A-3E中描述的方法。然而，与图1A-1F的实施例相比，传导层18包括金属膏层22’或是金属膏层22’。金属膏层22’可以由诸如例如刮擦、涂刷、印刷、点胶等技术形成。

图4A对应于图1A、2A、3A，并且参考对应的公开内容。

在图4B中，在半导体晶片10的第二主面14上形成多个聚合物条16。图4B的多个聚合物条16具有与图1B、2B和3B的多个聚合物条16相同的特征。具体来说，这适用于聚合物条16的材料和尺寸以及在半导体晶片10上的聚合物条16的形成方法。

另外，图4B图示了在半导体晶片10的暴露的第二主面14处移除晶片材料。移除材料的步骤具有与图1C、2B或3B中描述的步骤相同的特征。具体来说，这适用于移除半导体晶片10的暴露的第二主面14处的晶片材料的方法和半导体晶片10移除晶片材料所处的位置。在移除晶片材料的步骤之后的半导体晶片10具有与图1C、2B或3B的半导体晶片10相同的特征。

图4C图示了在多个聚合物条16上和在半导体晶片10的第二主面14上形成传导层18。在图4C的实施例中，传导层18可以例如包括或由金属膏层22’构成。图4C的金属膏层22′可以例如包括或由一个或多个金属膏层构成。金属膏可以包含分散在有机材料中的金属粒子。金属膏可以例如是纳米膏、焊膏，特别是扩散焊膏，以及导电粘合剂。

在第二主面14的没有被聚合物条16覆盖的区域上方的金属膏层22’的厚度是H7。厚度H7可以例如大于多个聚合物条16的厚度H。在另一情况中，金属膏层22’的厚度H7可以例如小于多个聚合物条16的厚度H。

图4C的金属膏层22’可以通过刮擦、涂刷、印刷、层压(特别是使用预备箔的层压)、点胶、旋涂或这些技术的组合来施加。在使用金属膏形成图4C的金属膏层22’之后，多个聚合物条16可以例如被金属膏完全覆盖。另外，金属膏层22’可以完全覆盖半导体晶片10的第二主面14。

在形成图4C的金属膏层22’之后，金属膏层22’可以例如被干燥。在干燥之后，金属膏层22’可以可选地被硬化。这可以例如通过给金属膏层22’施加热来实施。通过加热金属膏层22’，有机材料可以例如被固化、预固化或蒸发。举例来说，有机材料可以是B级聚合物材料。

图4D图示了平面化包括或由金属膏层22’构成的传导层18。图4D中所示的方法可以包括与图1E、2D和3D中所示的方法相同的特征。这具体来说适用于平面化传导层18的方法或平面化传导层18和多个聚合物条16的方法。图4D示出在平面化传导层18(例如金属膏层22’)和多个聚合物条16之后，可以暴露多个聚合物条16并且可以结构化传导层18。然而，如更早所解释的，情况还可以是薄残留金属膏层仍然覆盖聚合物条16的顶部。

在平面化之后(例如结构化的)传导层18的厚度H2大于多个聚合物条16的厚度H3。要注意的是，H3可以小于H，即图4D中聚合物条16的暴露的表面是由平面化创建的表面。还要注意的是，H2可以小于H7，即邻近的聚合物条16之间的区域中的传导层18通过图4D中的平面化而被减薄。

图4E图示了将半导体晶片10分开为单个芯片24以产生半导体器件400。图4E中所示的方法可以包括与图1F、2E和3E中所示的方法相同的特征。这具体来说适用于分开的方法和分开线的位置和取向。

然后，个体半导体器件400可以被附着至载体(例如引线框)。在一些情况中，结构化的金属膏层22’可以被用作键合材料。在这些情况中，可以不需要附加的键合材料。

图5A-5E示意性图示了根据一个实施例的制造半导体器件500的方法。这个方法类似于图1A-1F、2A-2E、3A-3E和4A-4E中描述的方法。然而，与图4A-4E的实施例相比，在施加金属膏层22’之前，基底金属化层20被施加在多个聚合物条16上和半导体晶片10的第二主面14上。

图5A对应于图1A、2A、3A和4A，并且参考对应的公开内容。

在图5B中，在半导体晶片10的第二主面14上形成多个聚合物条16。图5B的多个聚合物条16具有与图1B、2B、3B和4B的多个聚合物条16相同的特征。具体来说，这适用于聚合物条16的材料和尺寸以及在半导体晶片10上形成聚合物条16的方法。

另外，图5B图示了在半导体晶片10的暴露的第二主面14处移除晶片材料。移除材料的步骤具有与图1C、2B、3B或4B中描述的步骤相同的特征。具体来说，这适用于移除半导体晶片10的暴露的第二主面14处的晶片材料的方法和在半导体晶片10移除晶片材料的位置。在移除晶片材料步骤之后的半导体晶片10具有与图1C、2B、3B或4B的半导体晶片10相同的特征。

图5B和5C图示了在多个聚合物条16上和半导体晶片10的第二主面14上形成传导层18。图5B图示了在多个聚合物条16上和在半导体晶片10的第二主面14上形成基底金属化层20。形成基底金属化层20的方法可以包括与图2B或图3B中所示的方法相同的特征。这具体来说适用于基底金属化层20的材料和尺寸以及形成基底金属化层20的方法。

图5C图示了在基底金属化层20上形成金属膏层22’。图5C的金属膏层22’具有与图4C的金属膏层22’相同的特征。具体来说，这适用于金属膏层22’的(一种或多种)材料以及形成金属膏层22’的方法。传导层18的厚度H8是金属膏层22’的厚度H7和基底金属化层20的厚度H4之和。传导层18的厚度H8可以例如大于多个聚合物条16的厚度H。然而在另一情况中，传导层18的厚度H8可以例如小于多个聚合物条16的厚度H。厚度H8可以处于与图4C的厚度H7相同的范围中。

在形成图5C的金属膏层22’之后，可以使用与上面提到的相同的步骤，例如干燥和/或硬化金属膏层22’。

图5D图示了平面化包括基底金属化层20和金属膏层22′的传导层18。图5D中所示的方法可以包括与图1E、2D、3D和4D中所示的方法相同的特征。

图5E图示了将半导体晶片10分开为单个芯片24以产生半导体器件500。图5E中所示的方法可以包括与图1F、2E、3E和4E中所示的方法相同的特征。这具体来说适用于分开的方法、分开线的位置和取向以及将半导体芯片24附着在载体上的方法。

图6示意性图示了半导体器件100和400的截面图。半导体器件100、400包括具有第一主面12和第二主面14的半导体芯片24。

半导体芯片24可以例如是逻辑集成电路，并且传导层18可以例如是背侧热沉。背侧热沉不可以电耦合至逻辑集成电路，即不可以构成芯片电极。在其他情况中，传导层18可以通过延续穿过芯片的贯通孔而电耦合至逻辑集成电路。

半导体芯片24可以例如是在第二主面14具有背侧电极40的功率半导体芯片。背侧电极40电连接至在半导体芯片24中实施的有源结构。举例来说，背侧电极40可以是功率半导体芯片24的电极。背侧电极40可以例如是MOSFET或JFET的漏电极、IGBT或双极型晶体管的集电极电极或二极管的阳极。在工作期间，高于5、50、100、500或甚至1000V的电压可以被施加在这样的功率半导体芯片24的背侧电极40和前侧电极(未示出)之间。

半导体器件100、400可以例如包括布置在半导体芯片24的第二主面14的第一区域30上的结构化传导层18。人们应当注意的是，半导体芯片24的第二主面14不是平坦的，而是具有升高的第二区域32(诸如例如升高的缘)。半导体芯片24的第一主面12可以例如是基本平坦的。传导层18可以例如被耦合至功率晶体管的漏电极40或功率二极管的阳极。更进一步，半导体器件100、400可以例如包括在半导体芯片24的第二主面14的第二区域32上的聚合物结构17，参见图9和10。第二区域32是半导体芯片24的第二主面14的外围区域，并且第一区域30的水平面和第二区域32的水平面是不同的。在第一区域30和第二区域32之间可以例如延伸第二主面14的中间区域31，其中中间区域31的水平面从第一区域30朝向第二区域32改变。中间区域31的斜率可以例如与聚合物结构17的凸缘的斜率不同或相同。第二主面14的面积可以例如是第一区域30、第二区域32和中间区域31的面积之和。

第一区域30可以例如具有矩形或正方形形状。中间区域31可以例如具有环绕第一区域30的形状的封闭框的形状，其中与第一区域30的水平面和第二区域32的水平面相比，该框的个体侧是倾斜的。第二区域32可以例如具有环绕第一区域30和中间区域31的轮廓的封闭框的形状。

半导体芯片24的厚度D1对应于晶片10在第二区域32中的厚度T1，并且可以例如小于100μm，特别是小于60μm，并更特别是小于40μm或甚至30μm。半导体芯片在第一区域30中的厚度D3可以例如小于50μm，特别是小于30μm，并更特别是小于20μm或甚至15μm。

聚合物结构17的侧面34可以例如与半导体芯片24的侧面36平齐，参见例如图6-8。这意味着聚合物结构17的侧面34位于与半导体芯片24的侧面36相同的平面中。侧面34和36位于半导体器件100、400的同一侧。也就是说，在如前面结合图1F和4E所描述的那样，当在第二主面14上包括聚合物条16的半导体晶片10被单颗化为单个半导体芯片24或半导体器件100、400时，可以生成半导体芯片24和聚合物结构17的共同侧面34、36。

聚合物结构17可以例如包括或由酰亚胺(特别是光酰亚胺、光刻胶、热固性材料或热塑性材料)构成。聚合物结构17可以例如具有对应于厚度H2的厚度D2(在3和20μm之间，特别是在9和15μm之间)和宽度W(在2和50μm之间，特别是在5和30μm之间)。聚合物结构17的宽度W可以例如从第二主面14开始在离开半导体芯片24的方向上减小。聚合物结构17的宽度W还可以例如从第二主面14开始在离开半导体芯片24的方向上为恒定的。

图6的传导层18可以例如包括或由用于半导体器件100的第一金属的第一金属化层22构成。在这种情况中，图6的半导体器件100可以例如通过图1A-1F中所示的方法来制造。

图6的传导层18可以例如包括或由用于半导体器件400的金属膏的金属膏层22’构成。在这种情况中，图6的半导体器件400可以例如通过图4A-4E中所示的方法来制造。

传导层18可以例如具有在0.5和50μm之间或0.5和25μm之间，特别是在1和10μm之间，更特别是在2和7μm之间的厚度。进一步，传导层18的厚度可以大于1、3、10、15、20、25或50μm。

如图6中所示，聚合体结构17的背对半导体芯片24的表面和传导层18的背对半导体芯片24的表面可以例如位于同一平面中。如图6中所示，传导层18的厚度可以例如大于聚合物结构17的厚度D2。半导体芯片24的侧面36在侧面36的上部区域中可以例如具有凹口38。这个凹口38的原因可以例如是步进切口，该步进切口通过以下方式引起：使用更大宽度的锯片部分地锯切半导体晶片10，以及然后使用更小宽度的锯片完成单颗化。

图7示意性图示了半导体器件200和500的截面。图7的半导体器件200、500类似于图6的半导体器件100、400，并且参考上面的公开内容以避免重复；然而传导层18具有不同的组成。

图7的半导体芯片24包括与图6的半导体芯片24相同的特征。这具体来说适用于类型、尺寸、取向、布置和部件。图7的半导体器件100的聚合物结构17包括与图6的半导体器件100的聚合物结构17相同的特征。这具体来说适用于尺寸、取向和布置。图7中半导体芯片24和聚合物结构17相对于传导层18的布置示出了与图6中这些部件的布置相同的特征。

根据半导体器件200(或者半导体器件500)的图7的传导层18可以例如包括基底金属化层20和第一金属化层22(或金属膏层22’)，其中基底金属化层20被布置在一侧的聚合物结构17与半导体芯片24的第二主面14和在另一侧的第一金属化层22(或金属膏层22’)之间。第一金属化层22包括与图6的第一金属化层22相同的特征，并且金属膏层22’包括与图6的金属膏层22’相同的特征。这具体来说适用于尺寸、取向、布置和部件。基底金属化层20可以例如具有在50和2000nm之间，特别是在200和1000nm之间的厚度。

图7的半导体器件200可以通过在图2A-2E中例示的方法来制造，并且图7的半导体器件500可以通过图5A-5E中例示的方法来制造。参考对应的描述以避免重复。

图8示意性图示了半导体器件300的截面。图8的半导体器件300类似于图6的半导体器件100和图7的半导体器件200；然而传导层18具有不同的组成。与半导体器件100、200相比，图8的半导体器件300进一步包括键合层26。

至于在半导体器件100或200的上下文中已经描述的半导体器件300的部件，参考对应的公开内容。图8的传导层18可以例如包括第二材料的键合层26。键合层26可以例如覆盖第一金属化层22。第二材料可以例如是诸如例如焊接材料或导电粘合剂的键合材料。图8的半导体器件300可以例如通过图3A-3E中所示的方法来制造。

半导体器件100至500仅仅是示例，并且这些示例性器件100至500的几个修改例以及由器件100至500例示的具体特征的组合是可能的。举例来说，如图8中所图示的半导体器件300还可以被设计为不具有类似于半导体器件100、400的基底金属化层20。在这种情况中，半导体器件300的传导层18具有第一金属化层22和键合层26。另外，使用金属膏层22’的半导体器件400、500还可以配备有类似于图8的键合层26的附加键合材料层。

图9示意性图示了根据一个实施例的半导体器件100至500的底部图(印迹)。图9示出了传导层18和聚合物结构17的平面化表面。第一区域30被限定为半导体芯片24的第二主面14的、布置有传导层18的区域。第二区域32被限定为半导体芯片24的第二主面14的、布置有聚合物结构17的区域。中间区域31将被发现为第二主面14的在第一区域30和第二区域32之间的区域。

第二区域32可以例如是半导体芯片24的第二主面14的外围区域，并且第一区域30可以例如在第二区域32的部分之间。中间区域31被布置在第一区域30和第二区域32之间。虚线图示了中间区域31(的部分)和第二区域32(的部分)之间的分离线。点线图示了第一区域30和中间区域31(的部分)之间的分离线。

在图9中，示出了第二区域32的沿着半导体芯片24的两个相对边缘延续的两个部分。如图9中可以看见的，因为聚合物结构17的宽度可以从第二主面14开始在离开半导体芯片24的方向上减少，所以第二区域32大于聚合物结构17在半导体器件100至500的底部侧上的面积。

半导体芯片24的第二主面14可以例如具有矩形，特别是正方形的形状。第二区域32可以例如具有包括半导体芯片24的第二主面14的至少一个直边缘的至少一个条的形状。在图9的实施例中，第二区域32包括在半导体芯片24的第二主面14的两个相对边缘上互相平行布置的两个条。如图9的实施例中所示，第二区域32可以例如完全覆盖半导体芯片24的第二主面14的两个相对边缘。

第一区域30位于半导体芯片24的第二主面14的中间。第一区域30可以例如具有正方形或矩形的形状，其中后者被示出在图9的实施例中。中间区域31被布置在第一区域30和第二区域32之间，并且在图9的实施例中可以例如包括在图9的图中的两个平行条。在图9的实施例中，中间区域31的每个条都相对于第一区域30的水平面和第二区域32的水平面倾斜。第一区域30的面积可以例如是半导体芯片24的第二主面14的面积的至少80％，特别是至少90％，更特别是至少95％。

图10示意性图示了根据一个实施例的半导体器件100至500的底面图(印迹)。图10的实施例类似于图9的实施例；然而，第一区域30、中间区域31和第二区域32的设计不同于图9的实施例。中间区域31可以例如部分或完全环绕第一区域30，其中后者情况被示出在图10的实施例中。因此，第二区域32可以例如部分或完全环绕中间区域31。在图10中，第一区域30可以例如具有可以例如放置在半导体芯片24的第二主面14的中心上的矩形或正方形形状，中间区域31可以例如具有封闭框的形状，其中框的每侧相对于第一区域30的水平面倾斜，并且第二区域32可以例如具有完全环绕第一区域30的封闭框的形状，封闭框具有例如基本上为恒定的宽度。再次，第一区域30的面积可以例如是半导体芯片24的第二主面14的面积的至少80％，特别是至少90％，更特别是至少95％。

图11示意性图示了半导体布置的一个实施例的底部图。图11示出从底部(即背侧)观察的半导体晶片10。多个聚合物条16被布置在半导体晶片10上。多个聚合物条16包括第一多个平行聚合物条16和第二多个平行聚合物条16，其中第一多个的每个聚合物条16都正交于第二多个的每个聚合物条16。第一多个和第二多个聚合物条16可以被等距布置，其中第一多个的邻近聚合物条16之间的距离与第二多个的邻近聚合物条16之间的距离可以不同或可以相同。在多个聚合物条16之间，存在至少一个要被单颗化的半导体芯片24。聚合物条16被布置在晶片背侧(即晶片10的第二主面14)的第二区域32上。聚合物条16之间的区域是布置(结构化或未结构化的)传导层18(未示出)的第一区域30和中间区域31。如果被结构化，则传导层18被分割成被聚合物条16相互分离的隔离平台(未示出)，也参见图10。通过如上面所描述的沿着第一多个聚合物条16和/或沿着第二多个聚合物条16分离或分开，特别通过锯切或激光划片(例如隐形划片)半导体晶片10来单颗化半导体芯片24。

虽然本文中已经图示和描述了具体实施例，但本领域普通技术人员将意识到，在不离开本发明的范围的情况下，各种替换和/或等同实施方式可以替代所示出和描述的具体实施例。本申请意图覆盖本文中所论述的具体实施例的任何改变或变型。因此，本发明意图仅由权利要求及其等同物限制。

Claims (32)

1.一种半导体器件，包括：

半导体芯片，包括第一主面和第二主面，其中

所述第二主面包括第一区域和第二区域，所述第二区域是所述第二主面的外围区域，并且所述第一区域的水平面与第二区域的水平面不同，以使得从所述第一主面到所述第二主面测得的所述第二区域比所述第一区域更厚，以及

布置在所述半导体芯片的所述第二主面的所述第二区域上的聚合物结构，其中所述聚合物结构的外侧面与所述半导体芯片的侧面齐平。

2.根据权利要求1所述的半导体器件，其中所述半导体芯片的所述第一主面是平坦的。

3.根据权利要求1所述的半导体器件，其中所述半导体芯片在所述第二区域中的厚度小于100µm。

4.根据权利要求1所述的半导体器件，其中所述半导体芯片在所述第一区域中的厚度小于50µm。

5.根据权利要求1所述的半导体器件，其中所述第二区域完全环绕所述第一区域。

6.根据权利要求1所述的半导体器件，其中所述第二主面的中间区域被布置在所述第一区域和所述第二区域之间，其中所述中间区域的水平面从所述第一区域朝向所述第二区域改变。

7.根据权利要求1所述的半导体器件，其中所述第一区域的面积是所述半导体芯片的所述第二主面的总面积的至少80%。

8.根据权利要求1所述的半导体器件，其中所述第二区域具有包括所述半导体芯片的所述第二主面的至少一个直边缘的至少一个条的形状。

9.根据权利要求1所述的半导体器件，其中所述聚合物结构包括从由光酰亚胺、光刻胶、热固性材料或热塑性材料构成的组中选择的酰亚胺。

10.根据权利要求1所述的半导体器件，其中所述聚合物结构具有在3µm和50µm之间的厚度。

11.根据权利要求1所述的半导体器件，其中所述聚合物结构包括具有在2µm和50µm之间的宽度的条。

12.根据权利要求1所述的半导体器件，其中所述聚合物结构的宽度从所述第二主面在离开所述半导体芯片的方向上减小。

13.根据权利要求1所述的半导体器件，进一步包括布置在所述半导体芯片的所述第二主面的所述第一区域上的导电层。

14.根据权利要求13所述的半导体器件，进一步包括布置在所述半导体芯片的所述第二主面的所述第二区域上的聚合物结构，其中所述导电层的厚度大于所述聚合物结构的厚度。

15.根据权利要求13所述的半导体器件，进一步包括布置在所述半导体芯片的所述第二主面的所述第二区域上的聚合物结构，其中所述聚合物结构的背对所述半导体芯片的表面和所述导电层的背对所述半导体芯片的表面彼此齐平。

16.根据权利要求13所述的半导体器件，其中所述导电层包括第一材料的第一金属化层，所述第一材料包括Cu或Sn的一种，或者这些金属的一种或多种的合金。

17.根据权利要求16所述的半导体器件，其中所述导电层进一步包括第二材料的键合层，所述键合层覆盖所述第一金属化层，其中所述第二材料是焊接材料或传导粘合剂。

18.根据权利要求13所述的半导体器件，其中所述导电层包括从由纳米膏层、焊膏层和传导粘合剂构成的组中选择的金属膏层。

19.根据权利要求13所述的半导体器件，其中所述导电层包括基底金属化层，所述基底金属化层包括下列中的至少一种：Au、Al、Ti、W、Cr、NiCo、Co、Cu、Sn、Ni、NiV、NiSn、Au、Ag、Pt、Pd，以及这些金属中的一种或多种的合金。

20.根据权利要求13所述的半导体器件，其中所述半导体芯片是功率半导体芯片，并且所述导电层电耦合至所述功率半导体芯片的电极。

21.根据权利要求13所述的半导体器件，其中所述半导体芯片是逻辑集成电路，并且所述导电层是背侧热沉。

22.一种半导体器件，包括：

半导体芯片，包括第一主面和第二主面，其中

所述第二主面是所述半导体芯片的背侧，所述第二主面包括第一区域和第二区域，所述第二区域是所述第二主面的外围区域，并且所述第一区域的水平面与第二区域的水平面不同，以及

布置在所述半导体芯片的所述第二主面的所述第二区域上的聚合物结构，其中所述聚合物结构的宽度从所述第二主面在离开所述半导体芯片的方向上减小。

23.根据权利要求22所述的半导体器件，其中所述第二区域完全环绕所述第一区域。

24.根据权利要求22所述的半导体器件，其中所述第二主面的中间区域被布置在所述第一区域和所述第二区域之间，其中所述中间区域的水平面从所述第一区域朝向所述第二区域改变。

25.根据权利要求22所述的半导体器件，其中所述第二区域具有包括所述半导体芯片的所述第二主面的至少一个直边缘的至少一个条的形状。

26.根据权利要求22所述的半导体器件，其中所述聚合物结构包括从由光酰亚胺、光刻胶、热固性材料或热塑性材料构成的组中选择的酰亚胺。

27.根据权利要求22所述的半导体器件，进一步包括布置在所述半导体芯片的所述第二主面的所述第一区域上的导电层。

28.根据权利要求27所述的半导体器件，进一步包括布置在所述半导体芯片的所述第二主面的所述第二区域上的聚合物结构，其中所述导电层的厚度大于所述聚合物结构的厚度。

29.根据权利要求27所述的半导体器件，进一步包括布置在所述半导体芯片的所述第二主面的所述第二区域上的聚合物结构，其中所述聚合物结构的背对所述半导体芯片的表面和所述导电层的背对所述半导体芯片的表面彼此齐平。

30.根据权利要求27所述的半导体器件，其中所述导电层包括第一材料的第一金属化层，所述第一材料包括Cu或Sn的一种，或者这些金属的一种或多种的合金。

31.根据权利要求30所述的半导体器件，其中所述导电层进一步包括第二材料的键合层，所述键合层覆盖所述第一金属化层，其中所述第二材料是焊接材料或传导粘合剂。

32.根据权利要求27所述的半导体器件，其中所述导电层包括从由纳米膏层、焊膏层和传导粘合剂构成的组中选择的金属膏层。