CN103871911A - 器件晶片的加工方法 - Google Patents

器件晶片的加工方法 Download PDF

Info

Publication number
CN103871911A
CN103871911A CN201210530080.2A CN201210530080A CN103871911A CN 103871911 A CN103871911 A CN 103871911A CN 201210530080 A CN201210530080 A CN 201210530080A CN 103871911 A CN103871911 A CN 103871911A
Authority
CN
China
Prior art keywords
wafer
carrier
bonding agent
device wafer
recess
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201210530080.2A
Other languages
English (en)
Other versions
CN103871911B (zh
Inventor
D·马丁
M·布朗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Corp filed Critical Disco Corp
Priority to CN201210530080.2A priority Critical patent/CN103871911B/zh
Publication of CN103871911A publication Critical patent/CN103871911A/zh
Application granted granted Critical
Publication of CN103871911B publication Critical patent/CN103871911B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02016—Backside treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • H01L21/7813—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate leaving a reusable substrate, e.g. epitaxial lift off
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

本发明提供一种器件晶片的加工方法，其用于防止因粘接剂的附着而发生器件不合格。所述器件晶片的加工方法的特征在于具备下述步骤：载体晶片准备步骤，准备在与器件晶片的外周剩余区域对应的位置具有载体剩余区域的载体晶片；凹部形成步骤，在载体剩余区域形成凹部；粘接剂配设步骤，在凹部形成步骤实施后，将粘接剂以从载体晶片的表面突出的方式配设在凹部；晶片贴合步骤，在粘接剂配设步骤实施后，将载体晶片的表面侧与器件晶片的表面侧贴合，通过粘接剂将器件晶片固定在载体晶片；以及薄化步骤，在晶片贴合步骤实施后，对器件晶片的背面侧进行磨削或研磨以将器件晶片薄化至预定厚度。

Description

器件晶片的加工方法
技术领域
本发明涉及一种半导体器件晶片的加工方法，具体来讲，涉及使薄化后的半导体器件晶片的操作更加容易的技术。
背景技术
在对半导体器件晶片、光器件晶片等在表面具有多个器件的晶片的加工中，例如以使晶片的厚度达到50μm以下的方式进行磨削晶片的背面的薄化。
对于晶片的厚度达到50μm以下的晶片来说，与相对较厚的晶片相比，操作（处理）变得非常困难。例如，产生晶片的外周发生缺损、刚性显著降低的问题。
由此，已知下述技术：在将晶片的表面（器件面）用粘接剂贴附在由玻璃或硅构成的载体晶片（也称为辅助晶片、辅助板）上的状态下，实施晶片的背面磨削（参照专利文献1）。
专利文献1：日本特开2004-207606号公报
然而，一般来说，在半导体晶片的表面存在构成器件的微小的凹凸，在将晶片从载体晶片剥离后，存在着将进入这些微小的凹凸中的粘接剂完全除去非常耗费工时的问题。
特别是对于配置着包含可动部、细微的脆弱结构的MEMS（Micro ElectroMechanical Systems，微电子机械系统）器件的晶片，或配置着若在器件表面附着异物就会导致图像品质下降而使得器件不合格的CMOS（Complementary Metal OxideSemiconductor，互补金属氧化物半导体）、CCD（Charge Coupled Device，电荷耦合器件）等器件的光器件晶片，还会产生不能在器件面配置粘接剂的问题。
而且，对于通过磨削实现薄化后形成贯通电极的TSV晶片（Through-Silicon Via晶片，硅穿孔晶片），要实施与形成贯通电极相配的绝缘膜形成工序、回焊工序等高温处理。由此，若在高温处理后粘接剂的糊残留在器件面，则会造成器件不合格的问题。
发明内容
本发明的目的在于解决上述问题，提供一种防止因粘接剂的附着而导致发生器件不合格的晶片的加工方法。
根据技术方案1记载的发明，提供一种器件晶片的加工方法，所述器件晶片具有器件区域和外周剩余区域，在所述器件区域，在由形成于所述器件晶片的表面的多条交叉的分割预定线划分出的各区域内分别形成有器件，所述外周剩余区域围绕所述器件区域，所述器件晶片的加工方法具备下述步骤：载体晶片准备步骤，在所述载体晶片准备步骤中，准备载体晶片，所述载体晶片为供所述器件晶片贴附的载体晶片，所述载体晶片在与所述器件晶片的所述外周剩余区域对应的位置具有载体剩余区域；凹部形成步骤，在所述凹部形成步骤中，在所述载体晶片的表面的所述载体剩余区域形成凹部；粘接剂配设步骤，在所述粘接剂配设步骤中，在所述凹部形成步骤实施后，将粘接剂以从所述载体晶片的表面突出的方式配设在所述凹部；晶片贴合步骤，在所述晶片贴合步骤中，在所述粘接剂配设步骤实施后，将所述载体晶片的表面侧与所述器件晶片的表面侧贴合，通过所述粘接剂将所述器件晶片固定在所述载体晶片；以及薄化步骤，在所述薄化步骤中，在所述晶片贴合步骤实施后，对所述器件晶片的背面侧进行磨削或研磨以薄化至预定厚度。
根据技术方案2记载的发明，在所述粘接剂配设步骤中，将配设在所述凹部的所述粘接剂的量设定为在所述晶片贴合步骤实施后所述粘接剂不会到达所述器件区域的量。
根据技术方案3记载的发明，还具备剥离步骤，在所述剥离步骤中，在所述薄化步骤实施后，将所述载体晶片从所述器件晶片剥离。
根据技术方案4记载的发明，还具备追加处理步骤，在所述追加处理步骤中，在所述薄化步骤实施后、所述剥离步骤实施前，对贴附在所述载体晶片的所述器件晶片进行追加处理。
根据本发明，由于配设在载体晶片的凹部的粘接剂与晶片的外周剩余区域粘接，因此能够防止粘接剂附着到器件区域。由此，能够防止因粘接剂附着到器件表面而导致器件不合格。
附图说明
图1是晶片的立体图。
图2是说明晶片贴合步骤的立体图。
图3是切削装置的外观的立体图。
图4是示出切削装置的环状槽形成步骤的立体图。
图5是示出切削装置的环状槽形成步骤的局部剖面侧视图。
图6是粘接剂配设步骤实施后的载体晶片的剖视图。
图7是说明晶片贴合步骤的剖视图。
图8是贴合后的晶片和载体晶片的剖视图。
图9是示出薄化步骤的立体图。
图10是薄化步骤后的贴合于载体晶片的晶片的剖视图。
图11是说明剥离步骤的剖视图。
图12的（A）是说明追加处理步骤的剖视图，（B）是说明实施了追加处理后的晶片的剥离步骤的剖视图。
标号说明
11：晶片；
11a：表面；
11b：背面；
15：器件；
17：器件区域；
19：外周剩余区域；
61：载体晶片；
61a：表面；
63：环状槽；
64：粘接剂；
67：器件收纳区域；
69：载体剩余区域。
具体实施方式
下面，参照附图对于本发明的实施方式进行详细说明。图1所示的器件晶片11（下面，简记作“晶片11”）由厚度例如为700μm的硅晶片构成，所述晶片11在表面11a呈格子状地形成有多条分割预定线（间隔道）13，并且，在由所述多条分割预定线13划分的多个区域分别形成器件15。器件15并不特别限定，假定为例如包含可动部、细微的脆弱结构的MEMS、COMS、CCD之类的各种器件。
如此构成的晶片11具备形成有器件15的器件区域17和围绕器件区域17的外周剩余区域19。在晶片11的外周形成有凹口12，所述凹口12作为指示硅晶片的结晶方位的标识。
在本发明的器件晶片的加工方法中，为了防止在后续要说明的薄化步骤中薄化至例如50μm以下的晶片11的缺损、由刚性降低导致的不合格发生，实施载体晶片准备步骤，在所述载体晶片准备步骤中，准备如图2所示的载体晶片61。
载体晶片61由圆盘状的部件构成，翻转后的晶片11的表面11a相对于载体晶片61的表面61a粘贴在一起。在载体晶片61的表面61a具备：器件收纳区域67，其与晶片11的器件区域17相对应，成为能够放置器件区域17的区域；和载体剩余区域69，其围绕器件收纳区域67。载体剩余区域69形成为当使晶片11与载体晶片61相对时所述载体剩余区域69与晶片11的外周剩余区域19对应。
载体晶片61由例如硅、玻璃、陶瓷、金属（如不锈钢）、合成树脂等材料形成，并且构成为即使是对于在后继要说明的薄化步骤中薄化至例如50μm以下的晶片11也能够稳定地进行支承。
如上所述，实施载体晶片准备步骤，在所述载体晶片准备步骤中，准备载体晶片61，所述载体晶片61是贴附有晶片11的载体晶片61，所述载体晶片61在与晶片11的外周剩余区域对应的位置具有载体剩余区域69。
然后，实施凹部形成步骤，在所述凹部形成步骤中，对于如上所述地准备的载体晶片61的载体剩余区域69，例如使用如图3所示的切削装置30在载体晶片61的表面61a的载体剩余区域69形成作为凹部的环状槽63。
所述切削装置30具备：卡盘工作台31，其构成为能够旋转且能够在X轴方向往复运动；和切削单元32，其构成为能够在Y轴方向及Z轴方向往复运动。
切削单元32具备如图4所示地安装在主轴34的末端的切削刃36，切削刃36借助未图示的马达沿箭头A方向高速旋转。另一方面，卡盘工作台31抽吸保持载体晶片61，并且借助未图示的马达而沿箭头B方向旋转。
然后，如图5所示，使切削刃36在载体剩余区域69的位置向下移动，使切削刃36到达载体晶片61的表面61a，并且使卡盘工作台31至少旋转一周。由此，在载体剩余区域69形成呈环状地连续的环状槽63。
而且，图3所示的切削装置30设有：校准机构37，其具备摄像单元35；显示器38，其用于显示由摄像单元35取得的图像；及操作面板39，其供操作员输入必要的信息，所述切削装置30构成为能够沿图1所示的分割预定线13进行晶片11的切削加工。
另外，在本实施方式中，作为在载体剩余区域69设置的凹部的形态，采用了利用图3所示的切削装置30形成环状槽63的方式，但除此之外也可以考虑通过例如蚀刻或其他类型的装置等在载体剩余区域69的多个部位形成带有底部的纵向孔部的形态。这样，凹部的具体的形态不限于本实施方式中的形态。
如上所述，实施用于形成环状槽63的凹部形成步骤，然后，实施粘接剂配设步骤，在所述粘接剂配设步骤中，如图6所示，以从载体晶片61的表面61a突出的方式将粘接剂64配置在环状槽63。
粘接剂64是对应载体晶片61的材质而适当选择的，并不特别限定，例如可以考虑使用环氧粘接剂等热硬化性树脂。而且，粘接剂64除了通过涂覆而配设在环状槽63的形态外，也可以考虑将预先构成为圆环状的结构插入环状槽63等来进行配设，具体的方法并不特别限定。
并且，以粘接剂64的上端部从载体晶片61的表面61a突出的方式在环状槽63内配设粘接剂64。由此，如图7所示，在将晶片11翻转并使表面11a与载体晶片61的表面61a接近时，首先，晶片11的外周剩余区域19与从载体晶片61的表面61a突出的粘接剂64接触。接着，如图8所示，通过粘接剂64将晶片11的外周剩余区域19与载体晶片61的载体剩余区域69结合在一起。
如上所述，实施晶片贴合步骤，在所述晶片贴合步骤中，使载体晶片61的表面61a侧与晶片11的表面11a侧贴合，通过粘接剂64将晶片11固定在载体晶片61，从而成为图8所示的状态。
此处，在粘接剂配设步骤中，优选将配设在环状槽63的粘接剂64的量设定为下述的量：在实施晶片贴合步骤后，也就是在图8所示的状态下，使得粘接剂64不会到达晶片11的器件区域17（或者器件收纳区域67）。换言之，优选将粘接剂64的量设定为使得粘接剂64容纳在晶片11的外周剩余区域19（或者载体剩余区域69）。更为优选的是，将粘接剂64的量设定为使得粘接剂64不从环状槽63溢出。
根据这样的粘接剂64的量的设定，防止了粘接剂64到达器件区域17，能够防止粘接剂64附着到器件15。换言之，能够将粘接剂64留在外周剩余区域19（或载体剩余区域69）。另外，通过将粘接剂64的量设定为不从环状槽63溢出的量，能够可靠地防止粘接剂64附着到器件15。
并且，由于在载体晶片61的环状槽63配设的粘接剂64与晶片11的外周剩余区域19接触，因而能够防止粘接剂64附着到器件区域17。由此，能够防止因器件面附着粘接剂而导致的器件不合格的发生。
在如上所述实施完晶片贴合步骤后，实施薄化步骤，在所述薄化步骤中，对与载体晶片61成为一体的晶片11的背面11b进行磨削或研磨来薄化至预定厚度。
所述薄化步骤可以通过使用图9所示的磨削装置2来进行。在主轴22的末端部固定有轮架24，在所述轮架24通过螺钉27安装磨削轮26。磨削轮26是通过在环状基台28的自由端部固定连接多个磨具29而构成的，所述磨具29是利用陶瓷结合剂等将粒径为0.3μm～1.0μm的金刚石磨粒固定而成的。
并且，在所述薄化步骤中，由于晶片11是在由呈现刚性的载体晶片61所支承的状态下进行磨削的，因此能够防止例如翘曲的发生或晶片11的外周部发生缺损等不良情况的发生。另外，为了去除由薄化步骤的磨削所产生的磨削偏斜，可以在薄化步骤后对晶片11的背面实施研磨。
接下来，如图11所示，实施剥离步骤，在所述剥离步骤中，将通过薄化步骤薄化后的晶片11从载体晶片61剥离。由此，晶片11成为与载体晶片61分离的状态。由于分离后的晶片11处于器件15没有附着有粘接剂64的状态，因此能够防止粘接剂64成为异物附着在器件上，能够防止因粘接剂64附着而导致的器件不合格。另外，在剥离步骤中，根据粘接剂64的种类或根据需要使用适当剥离剂。
并且，在薄化步骤实施后、剥离步骤实施前，还可实施追加处理步骤，在所述追加处理步骤中，如图12的（A）的实施方式所示，对贴附于载体晶片61的晶片11实施贯通电极的形成等追加处理。
在所述形成贯通电极的追加处理步骤中，首先在晶片11的背面11b利用光刻而形成贯通电极形成用掩模，通过干式蚀刻或激光光束的照射形成贯通孔50。在所述贯通孔50的内表面形成绝缘膜和势垒金属（Barrier Metal），在除去光致抗蚀剂后，在贯通孔50填充构成贯通电极51的铜。
然后，通过CMP（Chemical Mechanical Polishing，化学机械抛光）工艺，使晶片11的背面侧平坦化，以湿式或干式蚀刻使贯通电极51的接头端面从晶片11的背面11b突出。接着，在贯通电极51的端面通过回焊形成球状的凸点52。
然后，如图12的（B）所示，实施将载体晶片61从晶片11剥离的剥离步骤，使晶片11从载体晶片61分离。
这样，在晶片（例如，TSV晶片）形成贯通电极的过程中，即使实施绝缘膜形成工序、回焊工序等高温处理，也不存在在器件15附着有粘接剂64的情况，因此能够防止粘接剂64成为异物附着在器件上，能够避免因粘接剂64的附着而导致的器件不合格。

Claims (4)

1.一种器件晶片的加工方法，所述器件晶片具有器件区域和外周剩余区域，在所述器件区域，在由形成于所述器件晶片的表面的多条交叉的分割预定线划分出的各区域内分别形成有器件，所述外周剩余区域围绕所述器件区域，所述器件晶片的加工方法的特征在于，
所述器件晶片的加工方法具备下述步骤：
载体晶片准备步骤，在所述载体晶片准备步骤中，准备载体晶片，所述载体晶片为供所述器件晶片贴附的载体晶片，所述载体晶片在与所述器件晶片的所述外周剩余区域对应的位置具有载体剩余区域；
凹部形成步骤，在所述凹部形成步骤中，在所述载体晶片的表面的所述载体剩余区域形成凹部；
粘接剂配设步骤，在所述粘接剂配设步骤中，在所述凹部形成步骤实施后，将粘接剂以从所述载体晶片的表面突出的方式配设在所述凹部；
晶片贴合步骤，在所述晶片贴合步骤中，在所述粘接剂配设步骤实施后，将所述载体晶片的表面侧与所述器件晶片的表面侧贴合，通过所述粘接剂将所述器件晶片固定在所述载体晶片；以及
薄化步骤，在所述薄化步骤中，在所述晶片贴合步骤实施后，对所述器件晶片的背面侧进行磨削或研磨以将所述器件晶片薄化至预定厚度。
2.如权利要求1所述的器件晶片的加工方法，其特征在于，
在所述粘接剂配设步骤中，将配设在所述凹部的所述粘接剂的量设定为在所述晶片贴合步骤实施后所述粘接剂不会到达所述器件区域的量。
3.如权利要求1或2所述的器件晶片的加工方法，其特征在于，
所述器件晶片的加工方法还具备剥离步骤，在所述剥离步骤中，在所述薄化步骤实施后，将所述载体晶片从所述器件晶片剥离。
4.如权利要求3所述的器件晶片的加工方法，其特征在于，
所述器件晶片的加工方法还具备追加处理步骤，在所述追加处理步骤中，在所述薄化步骤实施后、所述剥离步骤实施前，对贴附在所述载体晶片的所述器件晶片进行追加处理。
CN201210530080.2A 2012-12-10 2012-12-10 器件晶片的加工方法 Active CN103871911B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210530080.2A CN103871911B (zh) 2012-12-10 2012-12-10 器件晶片的加工方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210530080.2A CN103871911B (zh) 2012-12-10 2012-12-10 器件晶片的加工方法

Publications (2)

Publication Number Publication Date
CN103871911A true CN103871911A (zh) 2014-06-18
CN103871911B CN103871911B (zh) 2018-01-23

Family

ID=50910323

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210530080.2A Active CN103871911B (zh) 2012-12-10 2012-12-10 器件晶片的加工方法

Country Status (1)

Country Link
CN (1) CN103871911B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106252279A (zh) * 2015-06-12 2016-12-21 台湾积体电路制造股份有限公司 半导体结构及其制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1601704A (zh) * 2003-09-26 2005-03-30 株式会社迪思科 晶片的加工方法
JP2008114336A (ja) * 2006-11-06 2008-05-22 Disco Abrasive Syst Ltd チャックテーブルのセルフグラインディング方法
JP2011023659A (ja) * 2009-07-17 2011-02-03 Disco Abrasive Syst Ltd ウェーハの加工方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1601704A (zh) * 2003-09-26 2005-03-30 株式会社迪思科 晶片的加工方法
JP2008114336A (ja) * 2006-11-06 2008-05-22 Disco Abrasive Syst Ltd チャックテーブルのセルフグラインディング方法
JP2011023659A (ja) * 2009-07-17 2011-02-03 Disco Abrasive Syst Ltd ウェーハの加工方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106252279A (zh) * 2015-06-12 2016-12-21 台湾积体电路制造股份有限公司 半导体结构及其制造方法

Also Published As

Publication number Publication date
CN103871911B (zh) 2018-01-23

Similar Documents

Publication Publication Date Title
JP5939810B2 (ja) デバイスウェーハの加工方法
KR100481658B1 (ko) 밀봉재를 이용하여 픽업시의 칩의 보강을 행하는 반도체장치의 제조 방법
KR100640112B1 (ko) 적층형 ｍｃｐ 및 그 제조 방법
JP4927484B2 (ja) 積層用デバイスの製造方法
JP2007123362A (ja) デバイスの製造方法
JP2009010178A (ja) ウェーハの加工方法
CN105990208A (zh) 层叠器件的制造方法
JP2009021462A (ja) ウェーハの加工方法
CN103295948A (zh) 带凸块的器件晶片的加工方法
JPWO2019009123A1 (ja) 基板処理方法及び基板処理システム
JP2005123653A (ja) テープ貼付・剥離装置及びテープ貼付システム
US11538710B2 (en) Carrier plate removing method
CN108231567A (zh) 一种晶背减薄方法及所使用的圆形治具
JP2012216565A (ja) 半導体ウエーハの加工方法
JP5508108B2 (ja) 半導体装置の製造方法
CN103871911A (zh) 器件晶片的加工方法
JP2014053351A (ja) ウエーハの加工方法
JP2008120947A (ja) 転写テープ及びこの転写テープを用いた半導体装置の製造方法
CN115223931A (zh) 层叠器件芯片的制造方法
JP2014053352A (ja) ウエーハの加工方法
CN111276397B (zh) 晶片的加工方法
JP2011228474A (ja) 半導体装置の製造方法
JP2021068744A (ja) ウェーハの加工方法
JP2014053357A (ja) ウエーハの加工方法
JP2014053354A (ja) ウエーハの加工方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant