CN103871906B - 通过组合工艺形成的电互连 - Google Patents

通过组合工艺形成的电互连 Download PDF

Info

Publication number
CN103871906B
CN103871906B CN201310757420.XA CN201310757420A CN103871906B CN 103871906 B CN103871906 B CN 103871906B CN 201310757420 A CN201310757420 A CN 201310757420A CN 103871906 B CN103871906 B CN 103871906B
Authority
CN
China
Prior art keywords
layer
metal layer
insulator
conductive layer
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310757420.XA
Other languages
English (en)
Other versions
CN103871906A (zh
Inventor
M·K·罗伊
M·J·马努沙罗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN103871906A publication Critical patent/CN103871906A/zh
Application granted granted Critical
Publication of CN103871906B publication Critical patent/CN103871906B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4647—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0733—Method for plating stud vias, i.e. massive vias formed by plating the bottom of a hole without plating on the walls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/465—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer having channels for the next circuit layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Geometry (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

本公开大体涉及一种电子芯片封装，该封装可包括管芯和大体上包围该管芯的堆积层。电互连可电耦合到管芯，并且至少部分穿过堆积层。可采用电互连中的第一个将光发射器电耦合到管芯，且将该光发射器构造为从电子芯片封装的第一主表面发射光。可采用电互连中的第二个将焊接凸点电耦合到管芯，且将该焊接凸点定位在电子芯片封装中的不同于第一主表面的第二主表面上。

Description

通过组合工艺形成的电互连
技术领域
本公开大体涉及电互连的形成及其方法。
背景技术
电子芯片封装、印刷电路板以及其它本领域已知的电子封装已合并了各种类型材料的多个层。某些层可利用金属或其它传导材料来制作用于将电信号从板上的一个地方路由到另一地方的导线，或建立接地层等等。其它层可利用绝缘体(例如电介质)用于物理分开电传导层并向板提供机械稳定性。为了在传导层之间提供电通信，可以贯穿绝缘体层在导线之间建立电传导结构(例如通孔)。依据本领域已知的各种方法，通过钻通绝缘体层并在通孔中施加与导线电通信的导体，来常规地建立通孔。
附图说明
图1A和图1B是电子封装的示意性剖面图。
图2A-2H示出用于制作电子封装的示意性的顺序工艺流程。
图3A-3H示出用于制作电子封装的示意性的顺序工艺流程。
图4是电子封装的顶视图。
图5是用于制作电子封装的流程图。
图6是合并了至少一个电子封装的电子设备的框图。
具体实施方式
以下的描述和附图充分地阐述了具体实施例，以使本领域技术人员能够实践它们。另外的实施例可合并结构的、逻辑的、电气的工艺和其它改变。某些实施例的部分和特征可被包含在，或替代其它实施例的部分和特征。权利要求中列举的实施例包含了那些权利要求的所有可获得的等同形式。
常规的电互连钻孔(例如使用激光钻孔、机械钻孔以及等等)在互连之间可具有相对高的变化，甚至在同一板内也是如此。这样的变化可将其显现在位置变化、x-y平面变化、尺寸变化、形状变化以及等等。常规钻孔工艺可包括误差幅度，随着部件尺寸和板的迹线减小，这个误差幅度可变得越来越显著。在一示例中，各种钻孔和通孔形成技术可具有十五(15)微米的对准容差，同时板制造工艺可提供在九(9)到十二(12)微米之间的最小迹线尺寸。所以，在各种环境中，例如通孔被放置为紧邻另一个的那些环境(例如，在输入／输出区域)中，迹线尺寸的进一步减小的效用会被降低(因为通孔的尺寸没有被因此类似地减小)，从而减小板上的密度的可能增大。
本公开涉及通过形成通孔，例如通过半加成工艺(SAP)，而不是通过在绝缘体中钻孔，来建立通孔。换句话说，通孔可被在绝缘体层之前或可能与绝缘体层并行地形成，而绝缘体然后可能形成在通孔的周围，而不是先形成绝缘体层，然后切除绝缘体材料并在已经建立的绝缘体上形成通孔。因为可依据例如与可用于在板中迹线的工艺同样的、类似的或相关的工艺来建成这样的通孔，所以通孔可被构建为与轨道具有相同或类似的容差。进一步的，因为这样的通孔是不依赖于去除绝缘的工艺，通孔可以具有可配置和可选择的形状和尺寸。在各种实施例中，通孔可被尺寸调节为与电子封装内的输入／输出焊盘和电传导迹线相同或类似的尺寸。
图1A和图1B分别是电子封装100A、100B(例如印刷电路板或芯片封装)的示意性剖面图。每个封装100A、100B在绝缘体104内包括管芯101和电互连(例如通孔102A、102B)。管芯101可电耦合到通孔102A、102B(没有示出)。通孔102A可利用划线工艺(例如激光划线工艺)形成，同时通孔10213可根据干膜抗蚀剂工艺形成。
每个通孔102(总体涉及通孔102A、102B)和绝缘体104可在多阶段和／或多层中形成。每个封装100(总体涉及封装100A、100B)包括第一金属层106、包含通孔102的第二金属层108、以及第三金属层110。应当注意，封装通常可被视为仅仅具有两层金属，例如可形成两条迹线或导电线，而通孔在金属层之间。但是，因为通孔102可以在SAP金属应用的三个阶段中形成，所以为了描述的目的可以理解通孔102包括三个金属层106、108、110。但是，这种通孔102仍然可以仅仅包含第一层和第三层106、110中的两个焊盘和它们之间的第二层108中的通孔导体。
在各种示例中，通孔102可与常规通孔(例如由钻孔及相关技术形成的通孔)区别在于：与可能具有实质上锥形或不规则的边缘(例如来自激光钻孔中的激光焦点变化、或机械钻孔中的振动或其它不规则性)的常规钻孔通孔相比较，通孔102的第二金属层108具有边缘111，其大体上关于彼此平行和／或正交于由金属层106、110形成的主平面。由于本文描述的工艺的缘故，通孔102可在第二金属层108的顶部具有与底部本质上相同的尺寸。此外，至少部分由于本文描述的工艺的缘故，通孔102可根据期望被成形为在所利用的制造工艺的容限之内，并且可包含根据期望的多个金属层106、108、110。
电子封装100可包括导电线112。导电线112可电耦合电子封装100的各种部件。在特定示例中，这种导电线112可被限定为存在于封装100中的单个层中(例如在说明性示例中，在层110中)，同时通孔102在单独层106、110之间延伸。在各种示例中，导电线112由与通孔102相同的导电材料制成，同时在各种替代示例中，通孔102和导电线112可由不同材料制成。在特定示例中，电管芯的电气互连、输入／输出端口、和测试点可利用导电线112和通孔102来关于彼此电耦合。
图2A-2H示出用于制造电子封装100A的示意性顺序工艺流程。工艺流程可进一步用于制造各种电子封装，同时电子封装100A自身可根据任何合适的特定工艺来制造。
在图2A中，在绝缘体104的第一堆积(buildup)层202上施加沉积层200。在各种示例中，将第一金属层106预先嵌入到堆积层202中。在各种示例中，第一金属层106被施加有沉积层200。在各种示例中，利用无电镀沉积工艺施加沉积层200。在各种示例中，第一金属层106和沉积层200是各种示例性传导材料和金属中的铜。
在图2B中，在沉积层200的顶部上施加掩模层204。在各种示例中，掩模层204是干膜抗蚀剂层。在特定示例中，在沉积层200的顶部上层叠干膜抗蚀剂层。在这样的示例中，干膜抗蚀剂层被曝光和显影(develop)。
如所示出的，掩模层204的施加留下了具有合适尺寸以接纳第二金属层108的凹部206。如本文所讨论的，可施加掩模层204来以多种形状和构造形成凹部206。可通过在干膜抗蚀剂中图案化来形成凹部206。
在图2C中，在掩模层204中的凹部206之内施加第二金属层108。在各种示例中，采用电解沉积施加第二金属层108。可选地，通过层压或其它应用工艺来施加第二金属层108。在各种示例中，第二金属层108由铜形成。
在图2D中，去除掩模层204。在其中掩模层204是干膜抗蚀剂的各种示例中，通过剥离来去除掩模层204。和干膜抗蚀剂剥离一样，可以应用蚀刻工艺(例如在干膜抗蚀剂剥离之后)来去除例如沉积层200。去除掩模层204的结果是，形成通孔102A的第二金属层108大体上没有被覆盖。应当注意，如本文公开的，部分由于掩模层204的构造性，不同通孔102A的物理尺寸，以及在各种具体示例中的金属层108的物理尺寸，可改变。
在图2E中，施加绝缘体104的第二堆积层208以大体上围绕且隔绝第二金属层108。在各种示例中，第二堆积层208是电介质，与绝缘体104的剩余部分一样。在各种示例中，可将第二金属层108的顶表面210暴露出来。
在图2F中，在第二堆积层208覆盖第二金属层108的顶表面210的情况下，通过去除第二堆积层208中在顶表面之上的部分而将顶表面210暴露。在各种示例中，通过激光划线工艺来去除第二堆积层208的该部分。在各种示例中，通过与暴露顶表面210相同的工艺，任选地建立一个或多个凹部212用于第二堆积层208中额外的导电线112。在各种示例中，第二金属层108可在第一金属层106和第三金属层110之间充当连续传导路径的提供者。
在图2G中，施加第三金属层110，从而第三金属层110经由第二金属层108而电耦合到第一金属层106。在各种示例中，通过无电镀沉积施加第三金属层110。在各种示例中，将迹线112施加到凹部212中(例如通过电解镀)。在各种示例中，例如通过研磨和／或抛光，对第三金属层110和迹线112进行平面化。
在图2H中，在第三金属层110的顶部施加绝缘体104的第三堆积层214。在多种示例中，第三堆积层214是电介质，与绝缘体104的剩余部分相同。
图3A-3H示出用于制造电子封装100B的示意性顺序工艺流程。该工艺流程可进一步用于制造各种电子封装，同时电子封装100B自身可根据任何合适的特定工艺来制造。
在图3A中，在绝缘体104的第一堆积层302上施加沉积层300。在各种示例中，将第一金属层106预先嵌入到堆积层302中。在各种示例中，第一金属层106被施加有沉积层300。在各种示例中，利用无电镀沉积工艺施加沉积层200。在各种示例中，第一金属层106和沉积层300是各种示例性传导材料和金属中的铜。
在图3B中，在沉积层200的顶部施加第一掩模层304。在各种示例中，第一掩模层304是干膜抗蚀剂层。在特定示例中，干膜抗蚀剂被层叠在沉积层300的顶部。在这样的示例中，干膜抗蚀剂层被曝光和显影。
如所示出的，掩模层304的施加留下了具有合适尺寸来接纳第二金属层108的凹部306。如本文所讨论的，可施加掩模层304来以各种形状和构造形成凹部306。
在图3C中，在第一掩模层304中的凹部306之内施加第二金属层108。在各种示例中，采用电解沉积施加第二金属层108。在各种示例中，第二金属层108由铜形成。
在图3D中，去除第一掩模层304。在其中掩模层304是干膜抗蚀剂的各种示例中，通过剥离去除第一掩模层304。和干膜抗蚀剂剥离一样，可以应用蚀刻工艺(例如在干膜抗蚀剂剥离之后)来去除，例如沉积层300。去除第一掩模层304的结果是，形成通孔102B的第二金属层大体上没有被覆盖。应当注意，如本文公开的，部分由于掩模层304的构造性，不同通孔102A的物理尺寸，以及在各种特定示例中的金属层108的物理尺寸，可改变。
在图3E中，施加绝缘体104的第二堆积层308以大体围绕且隔绝第二金属层108。在各种示例中，第二堆积层308是电介质，与绝缘体104的剩余部分相同。如所示出的，将第二金属层108的顶表面310暴露出来。在各种示例中，可覆盖顶表面310且然后通过例如本文中应用于其它工艺步骤的工艺来将其显露。在各种示例中，芯片封装108B的第二堆积层308比电子封装100A的第二堆积层208更薄。
在图3F中，在顶表面310和第二堆积层308的顶部上施加第二掩模层312。在各种示例中，第二掩模层312和第一掩模层304是相同的材料。在多种示例中，第二掩模层312是干膜抗蚀剂层。在特定示例中，在顶表面310和第二堆积层308的顶部上层叠干膜抗蚀剂。在这样的示例中，干膜抗蚀剂被曝光和显影。
如所示出的，第二掩模层312的应用留下了具有合适尺寸来接纳第三金属层110的凹部314和具有合适尺寸来接纳导电线112的凹部316。如本文所讨论的，可以施加第二掩模层312来以各种形状和构造形成凹部314、316。
在图3G中，在凹部314、316中分别施加第三金属层110和导电线112，且去除第二掩模层312。在各种示例中，通过电解镀来施加第三金属层110和导电线。在各种示例中，第三金属层110由铜形成。
在图3H中，施加第三堆积层318(例如以第二堆积层308的方式)。在各种示例中，第三堆积层318是电介质，与绝缘体104的剩余部分相同。
图4是电子封装100的顶视图，电子封装100可利用本文描述的任何方法来形成且可包含上文关于图1A、1B、2A-2H以及3A-3H描述的电子封装100A、100B中的任何一个。
大体从通孔102和电子封装100的顶部轮廓来看，电子封装100包括具有不同形状和尺寸的多个通孔102。通孔102通过导电线112不同地连接。根据本文描述的各种掩模层204、304、312的应用以及各种绝缘体104去除工艺的使用，可以以各种形状和尺寸来形成通孔102。由于掩模层204、304、312和绝缘体104去除工艺是可配置的，凹部206、304、314、316等等可类似地具有不同的尺寸和形状，且结果是，布置在其内的金属可以具有不同的尺寸和形状。此外，在具有多个层106、110的封装100中，通孔102可延伸通过多个层。
如所示出的，通孔102的轮廓(例如由第三金属层110确定)是规则的形状(例如圆形102’或正方形102”)，以及不规则的形状102”’。在说明性示例中，输入／输出组件402的焊盘400通过迹线或导电线112可变地连接到通孔102，电耦合到通孔102的金属层110，或是通孔102的金属层110自身。在各种示例中，通孔102的金属层110的尺寸可以是与导电线112或焊盘400相同的或大体上类似的长度和／或宽度尺寸，其中通孔102连接到该导电线或焊盘，或在特定焊盘400的情况下，通孔102形成该导电线或焊盘。
图5是用于制造电子封装100的流程图，电子封装100包括电子封装100A、100B中的任何一个。流程图可应用于创建各种芯片封装或除了电子封装100A、100B之外的其它电子设备。此外，电子封装100A、100B可替代地根据各种合适的方法中的任意来制造。
在500，针对嵌入到第一绝缘体层202、302中的第一导电层106建立掩模层204、304，掩模层形成凹部206、306。在各种示例中，第一导电层106可以是用于通孔102的金属焊盘和／或可以是导电线112。在各种示例中，该导电层包括金属焊盘和导电线112。在各种示例中，掩模层204、304是干膜抗蚀剂，且采用层叠工艺形成。
在502，在凹部206、306之内形成金属层108，至少一部分金属层108在金属层108的第一端部与第一导电层106电耦合。在各种示例中，金属层108具有侧边或边缘111，侧边或边缘111大体上正交于第一导电层106和第二导电线110(例如正交于第一导电层106和第二导电线110的主平面)。在各种示例中，采用电解沉积工艺(例如采用铜电解沉积工艺)形成金属层108。
在504，如本文所描述的，去除掩模层204、304。
在506，在之前被掩模层204、304至少部分占据的空间中形成第二绝缘体层208、308，以将金属层108大体上嵌入到第二绝缘体层208、308之内。
在508，在形成电子封装100A的各种示例中，去除一部分第二绝缘体层208以形成第二凹部212。在一示例中，可在第二凹部212之内形成第二导电层110。在各种示例中，通过划线工艺去除该部分第二绝缘体层208。
在510，形成电子封装100B的各种示例中，在金属层108和第二绝缘体层308的第一主表面310上形成第二掩模层312。在这样的示例中，第二掩模层312形成第二凹部314，并且可在第二凹部314之内形成第二导电层110。在各种示例中，第二掩模层312是干膜抗蚀剂。
在512，在凹部212、314中形成第二导电层110。在各种示例中，第二导电层110在金属层108的第二端部与金属层108电耦合。在各种示例中，第二导电层110是用于通孔102A的第二金属焊盘和／或是导电线112。在各种示例中，该导电层包括第二金属焊盘和导电线112。在各种示例中，第二掩模层312形成第三凹部316，并且在第三凹部316之内形成导电线112。
在514，形成第三绝缘体层214、318使得其大体上包围第二导电层110。在各种示例中，第一导电层106、金属层108、以及第二导电层110形成通孔102A、102B。在这样的示例中，通孔102A、102B在第一导电层106之内电耦合第一导电线112，并且在第二导电层110之内电耦合第二导电线112。
在特定示例中，通孔102A、102B具有大体上非圆形的轮廓。在特定示例中，通孔102A、102B具有大体上不规则的轮廓。在电子封装100的各种示例中，通孔102包括圆形、非圆形以及不规则的轮廓中的任意一种。
包括使用如在本公开中所描述的半导体芯片和细长结构的电子设备的示例，用以示出本发明的更高水平设备应用的示例。图6是合并至少一个芯片封装100、200的电子设备600的框图。电子设备600仅仅是其中可以使用本发明的实施例的电子系统的一个示例。电子设备600的示例包括但不限于个人电脑、台式计算机、移动电话、个人数据助理、MP3或其它数字音乐播放器、汽车应用、嵌入式应用等等。在这个示例中，电子设备600包括数据处理系统，该数据处理系统包括系统总线602来耦合该系统的各种部件。系统总线602在电子设备600的各种部件之间提供通信链接，并且可能以单个总线、总线的组合或任何其它合适的方式来实施。
电子组件610耦合到系统总线602。电子组件610可包括任何电路或电路组合。在一个实施例中，电子组件610包括可以是任何类型的处理器612。如本文使用的“处理器”意思是任何类型的计算电路，例如但不限于微处理器、微控制器、复杂指令集计算(CISC)微处理器、精简指令集计算(RISC)微处理器、超长指令字(VLIW)微处理器、图形处理器、数字信号处理器(DSP)、多核处理器、或任何其它类型的处理器或处理电路。
可包括在电子组件610中的其它类型电路是定制电路、专用集成电路(ASIC)等等，例如举例来说，在无线设备中使用的一个或多个电路(例如通信电路614)，其中无线设备是例如移动电话、寻呼机、个人数据助理、便携式计算机、双向无线电设备、以及类似的电子系统。该集成电路(IC)可执行任何其它类型的功能。
电子设备600还可包括外部存储器620，外部存储器620转而可包括适于特殊应用的一个或多个存储器元件，例如，以随机存取存储器(RAM)的形式的主存储器622、一个或多个硬盘驱动器624、和／或处理可移动介质626(例如光盘(CD)、数字视频光盘(DVD)等等)的一个或多个驱动器。
电子设备600还可包括显示设备616、一个或多个扬声器618、以及键盘和／或控制器630，其可包括鼠标、轨迹球、触摸屏、语音识别设备、或允许系统用户输入信息到电子设备600和从电子设备600接收信息的任何其它设备。
附加示例
示例1可包括如下的主题(例如装置、方法、执行动作的模块)，该主题可包括制造电子封装的方法。所述方法可包括针对嵌入在第一绝缘体层中的第一导电层建立掩模层，该掩模层形成凹部，在凹部之内形成金属层，至少部分的第二金属层在金属层的第一端部与第一导电层电耦合，去除掩模层，在之前被掩模层至少部分占据的空间中形成第二绝缘体层，将第二金属层大体上嵌入到第二绝缘体层之内，以及形成第二导电层，第二导电层在金属层的第二端部与金属层电耦合。
在示例2中，示例1的方法可任选地进一步包括，去除部分的第二绝缘体层以形成第二凹部，且其中在第二凹部之内形成第二导电层。
在示例3中，示例1和示例2中的任一或多个的方法可任选地进一步包括，通过划线工艺去除该部分的第二绝缘体层。
在示例4中，示例1-3中的任一或多个的方法可任选地进一步包括，在金属层和第二绝缘体层的第一主表面上形成第二掩模层，该第二掩模层形成第二凹部，并且其中在第二凹部之内形成第二导电层。
在示例5中，示例1-4中的任一或多个的方法可任选地进一步包括掩模层，并且第二掩模层是干膜抗蚀剂。
在示例6中，示例1-5中的任一或多个的方法可任选地进一步包括，形成第三绝缘体层，第三绝缘体层大体上包围第二导电层。
在示例7中，示例1-6中的任一或多个的方法可任选地进一步包括，第一导电层、金属层和第二导电层形成通孔，其中该通孔电耦合第一导电线和第二导电线。
在示例8中，示例1-7中的任一或多个的方法可任选地进一步包括，通孔具有大体上非圆形的轮廓。
在示例9中，示例1-8中的任一或多个的方法可任选地进一步包括，通孔具有大体上不规则的轮廓。
在示例10中，示例1-9中的任一或多个的方法可任选地进一步包括，金属层具有大体上正交于第一导电层和第二导电层的侧边。
在示例11中，示例1-10中的任一或多个的方法可任选地进一步包括，采用电解沉积工艺形成金属层。
在示例12中，示例1-11中的任一或多个的方法可任选地进一步包括，采用铜电解沉积工艺形成金属层。
在示例13中，示例1-12中的任一或多个的方法可任选地进一步包括，采用层叠工艺建立掩模层。
示例14可包括如下的主题(例如装置、方法、执行动作的模块)，该主题可包括一种电子封装，所述电子封装包括：嵌入到第一绝缘体层中的第一导电层，嵌入到第二绝缘体层中的第二导电层，以及嵌入到第三绝缘体层中的金属层，且该金属层具有大体上正交于第一导电层和第二导电层的侧边，该金属层将第一导电层电耦合到第二导电层。
在示例15中，示例14的设备可任选地进一步包括，第一导电层、第二导电层和金属层形成通孔，其中该通孔具有大体上非圆形的轮廓。
在示例16中，示例14和15中的任一或多个的设备可任选地进一步包括，该通孔具有大体上规则的轮廓。
在示例17中，示例14-16中的任一或多个的设备可任选地进一步包括，该通孔具有大体上不规则的轮廓。
示例18可包括如下的主题(例如装置、方法、执行动作的模块)，该主题可包括一种电子封装组件，该电子封装组件包括，嵌入到第一绝缘体层中的导电层，针对第一导电层形成的掩模层，该掩模层形成凹部，并且在凹部之内形成金属层，至少部分的第二金属层在金属层的第一端部与第一导电层电耦合，金属层具有大体上正交于导电层的侧边。
在示例19中，示例18的设备可任选地进一步包括，掩模层是干膜抗蚀剂层。
在示例20中，示例18和19中的任一或多个的设备可任选地进一步包括，导电层和金属层中的至少一个具有非圆形的轮廓。
这些非限制性的示例中的每一个可独立存在，或可与一个或多个其它示例以任意置换或组合的方式结合。
上文的详细描述包括了对附图的参考，该附图形成详细描述的一部分。附图以说明的方式示出了在其中可实践本发明的具体实施例。在本文中这些实施例还称作“示例”。这样的示例可包括除了那些示出的或描述的元件之外的元件。但是，本发明人同样设想在其中仅仅提供那些示出的或描述的元件的示例。而且，本发明人还设想关于特殊示例(或其一个或多个方面)、或关于本文示出的或描述的其它示例(或其一个或多个方面)的、使用示出的或描述的那些元件(或其一个或多个方面)的任何组合或置换的示例。
在本文件中，如专利文件中常见的，使用术语“一”或“一个”以包括一个或多于一个，其独立于“至少一个”或“一个或多个”的任何其它例子或用法。在本文件中，使用术语“或”表示非排它的意思，例如“A或B”包括“A但不是B”、“B但不是A”以及“A和B”的意思，除非另有说明。在本文件中，使用术语“包括”和“其中”分别作为相应术语“包含”和“其中”的通俗英语等价物。同样，在下文的权利要求中，术语“包括”和“包含”是开放式的，也就是说，包括除了在权利要求中在这样的术语之后列举的那些元件之外的元件的系统、设备、制品、组成、配方或工艺也同样视为落入该权利要求的保护范围之内。而且，在下文权利要求中，术语“第一”、“第二”以及“第三”等等仅仅用作标记，且并不旨在对它们的对象施加数值要求。
上文的描述旨在说明性而不是限制性。例如上文描述的示例(或其一个或多个方面)可以彼此结合使用。例如由本领域普通技术人员通过回顾上文的描述可以使用其它的实施例。提供摘要以符合37C.F.R§1.72(b)的规定，以允许读者快速查明技术公开的本质。其在其将不用于解释或限制权利要求的范围或含义的理解下被提交。同样，在上文的详细描述中，各种特征可组合在一起以使该公开合理化。这不应解释为一个未要求保护的公开特征对于任何权利要求都是必须的。相反，发明的主题可在于比具体公开实施例的所有特征要少。因此，下文的权利要求因此被合并到详细描述中，其中每一项权利要求自身可作为独立的实施例，且预想到，这些实施例可以各种组合或置换的方式彼此结合。本发明的范围应由所附权利要求以及被称作这样的权利要求的等价物的全部范围所确定。

Claims (18)

1.一种制造电气封装的方法，包括：
针对嵌入到第一绝缘体层中的第一导电层建立掩模层，所述掩模层形成凹部；
在所述凹部之内形成金属层，所述金属层的至少一部分在所述金属层的第一端部与所述第一导电层电耦合；
去除所述掩模层；
在之前至少部分由所述掩模层所占据的空间中形成第二绝缘体层，将所述金属层嵌入到所述第二绝缘体层之内；
在所述金属层和所述第二绝缘体层的第一主表面上形成第二掩模层，所述第二掩模层与所述金属层的所述第一主表面直接接触并且形成第二凹部；
在所述第二凹部之内形成第二导电层，所述第二导电层在所述金属层的第二端部与所述金属层电耦合；以及
形成第三绝缘体层，所述第三绝缘体层与所述第二导电层直接接触并且包围所述第二导电层。
2.如权利要求1所述的制造电气封装的方法，进一步包括，去除所述第二绝缘体层的一部分以形成第二凹部，并且其中，在所述第二凹部之内形成所述第二导电层。
3.如权利要求1-2中的任一项所述的制造电气封装的方法，其中，通过划线工艺去除所述第二绝缘体层的所述部分。
4.如权利要求1-2中的任一项所述的制造电气封装的方法，其中，所述掩模层和所述第二掩模层是干膜抗蚀剂。
5.如权利要求1-2中的任一项所述的制造电气封装的方法，其中，所述第一导电层、所述金属层和所述第二导电层形成通孔，其中，所述通孔电耦合第一导电线和第二导电线。
6.如权利要求5所述的制造电气封装的方法，其中，所述通孔具有非圆形的轮廓。
7.如权利要求5所述的制造电气封装的方法，其中，所述通孔具有不规则的轮廓。
8.如权利要求1-2中的任一项所述的制造电气封装的方法，其中，所述金属层具有正交于所述第一导电层和所述第二导电层的侧边。
9.如权利要求1-2中的任一项所述的制造电气封装的方法，其中，采用电解沉积工艺形成所述金属层。
10.如权利要求1-2中的任一项所述的制造电气封装的方法，其中，采用铜电解沉积工艺形成所述金属层。
11.如权利要求1-2中的任一项所述的制造电气封装的方法，其中，采用层叠工艺建立所述掩模层。
12.一种电子封装，包括：
至少部分嵌入到绝缘体中的管芯；
嵌入到所述绝缘体的第一绝缘体层中的第一导电层；
嵌入到所述绝缘体的第二绝缘体层中的金属层，所述金属层具有正交于所述第一导电层的侧边，所述金属层的至少一部分在所述金属层的第一端部与所述第一导电层电耦合；以及
在所述金属层的第二端部与所述金属层电耦合的第二导电层，所述绝缘体的第三绝缘体层与所述第二导电层直接接触并且包围所述第二导电层，
其中在所述金属层和所述第二绝缘体层的第一主表面上形成掩模层，所述掩模层与所述金属层的所述第一主表面直接接触并且形成凹部，并且其中在所述凹部之内形成所述第二导电层。
13.如权利要求12所述的电子封装，其中，所述第一导电层、所述第二导电层和所述金属层形成通孔，其中，所述通孔具有非圆形的轮廓。
14.如权利要求13所述的电子封装，其中，所述通孔具有规则的轮廓。
15.如权利要求13所述的电子封装，其中，所述通孔具有不规则的轮廓。
16.一种电子封装组件，包括：
嵌入到第一绝缘体层中的第一导电层；
嵌入到第二绝缘体层中的金属层，所述金属层的至少一部分在所述金属层的第一端部与所述第一导电层电耦合，所述金属层具有正交于所述第一导电层的侧边；
第二导电层，所述第二导电层在所述金属层的第二端部与所述金属层电耦合；以及
第三绝缘体层，所述第三绝缘体层与所述第二导电层直接接触并且包围所述第二导电层，
其中在所述金属层和所述第二绝缘体层的第一主表面上形成掩模层，所述掩模层与所述金属层的所述第一主表面直接接触并且形成凹部，并且其中在所述凹部之内形成所述第二导电层。
17.如权利要求16所述的电子封装组件，其中，所述掩模层是干膜抗蚀剂层。
18.如权利要求16-17中的任一项所述的电子封装组件，其中，所述导电层和该金属层中的至少一个具有非圆形的轮廓。
CN201310757420.XA 2012-12-17 2013-12-17 通过组合工艺形成的电互连 Active CN103871906B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/717,048 2012-12-17
US13/717,048 US10028394B2 (en) 2012-12-17 2012-12-17 Electrical interconnect formed through buildup process

Publications (2)

Publication Number Publication Date
CN103871906A CN103871906A (zh) 2014-06-18
CN103871906B true CN103871906B (zh) 2018-11-09

Family

ID=50910319

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310757420.XA Active CN103871906B (zh) 2012-12-17 2013-12-17 通过组合工艺形成的电互连

Country Status (4)

Country Link
US (2) US10028394B2 (zh)
KR (2) KR101555531B1 (zh)
CN (1) CN103871906B (zh)
TW (1) TWI522020B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10028394B2 (en) 2012-12-17 2018-07-17 Intel Corporation Electrical interconnect formed through buildup process
US10373901B1 (en) * 2018-09-26 2019-08-06 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4159222A (en) * 1977-01-11 1979-06-26 Pactel Corporation Method of manufacturing high density fine line printed circuitry
FR2650471B1 (fr) * 1989-07-27 1991-10-11 Bull Sa Procede de formation de piliers du reseau multicouche d'une carte de connexion d'au moins un circuit integre de haute densite
US5745333A (en) * 1994-11-21 1998-04-28 International Business Machines Corporation Laminar stackable circuit board structure with capacitor
EP1843649A3 (en) * 1998-09-03 2007-10-31 Ibiden Co., Ltd. Multilayered printed circuit board and manufacturing method therefor
US6828510B1 (en) * 1999-06-02 2004-12-07 Ibiden Co., Ltd. Multilayer printed wiring board and method of manufacturing multilayer printed wiring board
JP2003209366A (ja) * 2002-01-15 2003-07-25 Sony Corp フレキシブル多層配線基板およびその製造方法
JP3956204B2 (ja) * 2002-06-27 2007-08-08 日本特殊陶業株式会社 積層樹脂配線基板及びその製造方法、積層樹脂配線基板用金属板
GB2420912B (en) * 2002-12-11 2006-07-26 Dainippon Printing Co Ltd Multilayer wiring board and manufacture method thereof
US7238610B2 (en) * 2003-03-31 2007-07-03 Intel Corporation Method and apparatus for selective deposition
TWI221667B (en) * 2003-05-29 2004-10-01 Advanced Semiconductor Eng Substrate and process for fabricating the same
JP2005285849A (ja) * 2004-03-26 2005-10-13 North:Kk 多層配線基板製造用層間部材とその製造方法
JP4361826B2 (ja) 2004-04-20 2009-11-11 新光電気工業株式会社 半導体装置
KR100619367B1 (ko) * 2004-08-26 2006-09-08 삼성전기주식회사 고유전율을 갖는 커패시터를 내장한 인쇄회로기판 및 그제조 방법
JP2006216713A (ja) * 2005-02-02 2006-08-17 Ibiden Co Ltd 多層プリント配線板
JP2007051336A (ja) 2005-08-18 2007-03-01 Shinko Electric Ind Co Ltd 金属板パターン及び回路基板の形成方法
CN1794425A (zh) 2005-11-17 2006-06-28 金芃 改进的侧向外延法
IL175011A (en) * 2006-04-20 2011-09-27 Amitech Ltd Coreless cavity substrates for chip packaging and their fabrication
US7557444B2 (en) 2006-09-20 2009-07-07 Infineon Technologies Ag Power-via structure for integration in advanced logic/smart-power technologies
TWI335785B (en) 2006-10-19 2011-01-01 Unimicron Technology Corp Circuit board structure and fabrication method thereof
US20080148561A1 (en) * 2006-12-22 2008-06-26 Motorola, Inc. Methods for making printed wiring boards
JP2008282842A (ja) * 2007-05-08 2008-11-20 Shinko Electric Ind Co Ltd 配線基板及びその製造方法
KR101499651B1 (ko) 2008-08-01 2015-03-06 주식회사 무한 박막 트랜지스터 어레이 기판의 제조방법 및 제조장치
JP5306789B2 (ja) * 2008-12-03 2013-10-02 日本特殊陶業株式会社 多層配線基板及びその製造方法
JP5602584B2 (ja) * 2010-10-28 2014-10-08 新光電気工業株式会社 配線基板及びその製造方法
US8816218B2 (en) 2012-05-29 2014-08-26 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Multilayer electronic structures with vias having different dimensions
US10028394B2 (en) 2012-12-17 2018-07-17 Intel Corporation Electrical interconnect formed through buildup process

Also Published As

Publication number Publication date
CN103871906A (zh) 2014-06-18
US20140166353A1 (en) 2014-06-19
US10028394B2 (en) 2018-07-17
TWI522020B (zh) 2016-02-11
US20180213655A1 (en) 2018-07-26
TW201436663A (zh) 2014-09-16
KR101555531B1 (ko) 2015-09-25
KR20150073895A (ko) 2015-07-01
KR20140078561A (ko) 2014-06-25

Similar Documents

Publication Publication Date Title
US11984396B2 (en) Localized high density substrate routing
JP6306743B2 (ja) 基板および基板を形成する方法
US11251113B2 (en) Methods of embedding magnetic structures in substrates
US10321560B2 (en) Dummy core plus plating resist restrict resin process and structure
CN115939112A (zh) 用于多芯片封装的无机中介件
TWI550822B (zh) 具有局部化高密度基板繞線的設備與封裝及其製造方法
US10010001B1 (en) Circuit board and method for making the same
CN103871906B (zh) 通过组合工艺形成的电互连
CN105830213A (zh) 包括凸块区域中的改善型通孔焊盘放置的基板
CN103681586B (zh) 无核心封装基板及其制法
CN116314103A (zh) 多层玻璃衬底
CN117642851A (zh) 包括具有不同数量的层的堆积的玻璃芯衬底
CN101472399A (zh) 内埋式线路板及其制作方法
US10026691B2 (en) Package substrate having noncircular interconnects
US10856424B2 (en) Electronic assembly that includes void free holes
KR20150107527A (ko) 로컬화된 고밀도 기판 라우팅

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant