CN103855218B - 自对准双栅石墨烯晶体管及其制造方法 - Google Patents

自对准双栅石墨烯晶体管及其制造方法 Download PDF

Info

Publication number
CN103855218B
CN103855218B CN201310627769.1A CN201310627769A CN103855218B CN 103855218 B CN103855218 B CN 103855218B CN 201310627769 A CN201310627769 A CN 201310627769A CN 103855218 B CN103855218 B CN 103855218B
Authority
CN
China
Prior art keywords
contact
graphene film
slit
graphene
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310627769.1A
Other languages
English (en)
Other versions
CN103855218A (zh
Inventor
D·B·法默
A·D·富兰克林
J·T·史密斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN103855218A publication Critical patent/CN103855218A/zh
Application granted granted Critical
Publication of CN103855218B publication Critical patent/CN103855218B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1606—Graphene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66015—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66015—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene
    • H01L29/66037—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66045—Field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02527—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78684—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/70—Nanostructure
    • Y10S977/734—Fullerenes, i.e. graphene-based structures, such as nanohorns, nanococoons, nanoscrolls or fullerene-like structures, e.g. WS2 or MoS2 chalcogenide nanotubes, planar C3N4, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明涉及自对准双栅石墨烯晶体管及其制造方法。公开了一种制造半导电器件的方法。在衬底上形成石墨烯片。在所述石墨烯片中形成至少一个狭槽，其中所述至少一个狭槽具有允许蚀刻剂穿过所述石墨烯片的宽度。穿过形成在所述石墨烯片中的所述至少一个狭槽向所述衬底施加蚀刻剂以蚀刻所述衬底。

Description

自对准双栅石墨烯晶体管及其制造方法
技术领域
本发明涉及半导体器件，具体而言涉及石墨烯晶体管和制造石墨烯晶体管的方法。
背景技术
石墨烯场效应晶体管（GFET）适合在高频RF应用中使用。它们的高载流子迁移率和跨导使得它们能够提供用于高达太赫频率的应用的性能。典型的GFET包括电连接源极接触和漏极接触的石墨烯片（sheet）。在高度集成的数字应用中，GFET的自对准栅结构对于确保诸如寄生电容的关键参数的一致性是有用的。当前的形成自对准GFET的方法通常不可调节用于制造目的或者需要薄的源极接触和漏极接触。
发明内容
根据一个实施例，一种制造半导电器件的方法包括：在衬底上形成石墨烯片；在所述石墨烯片中形成至少一个狭槽（slot），所述至少一个狭槽具有允许蚀刻剂穿过所述石墨烯片的宽度；以及穿过形成在所述石墨烯片中的所述至少一个狭槽向所述衬底施加蚀刻剂以蚀刻所述衬底。
根据另一个实施例，一种制造晶体管的方法包括：在衬底上形成石墨烯片；在所述石墨烯片上形成一个或多个接触以界定所述一个或多个接触之间的间隙；在所述石墨烯片中形成至少一个狭槽，所述至少一个狭槽具有允许蚀刻剂穿过所述石墨烯片的宽度；以及通过使蚀刻剂穿过所述至少一个狭槽，去除所述衬底的在所述间隙中的部分。
根据另一个实施例，一种制造自对准石墨烯晶体管的方法包括：在衬底上形成石墨烯片；在所述石墨烯片上形成源极接触；在所述石墨烯片上形成漏极接触，其中所述漏极接触与所述源极接触分隔开一间隙；在所述石墨烯片中形成至少一个狭槽，所述至少一个狭槽具有允许蚀刻剂穿过所述石墨烯片的宽度；以及通过使蚀刻剂穿过所述至少一个狭槽，去除所述衬底的在所述源极接触与所述漏极接触之间的所述间隙中的部分。
通过本发明的技术实现另外的特征和优点。本文中详细描述了本发明的其它实施例和方面，这些实施例和方面被认为是要求保护的发明的一部分。为了更好地理解本发明的优点和特征，参考说明书和附图。
附图说明
在说明书的结尾处的权利要求书中特别指出并且清楚地要求保护被认为是本公开的主题。从以下结合附图进行的详细描述，本发明的前述及其它特征和优点是显而易见的，在附图中：
图1示例出本发明的示例性石墨烯场效应晶体管的初始制造阶段，其中石墨烯片被置于衬底上；
图2示出了在示例性石墨烯场效应晶体管的第二制造阶段中形成在衬底上的第一接触和第二接触；
图3示例出衬底蚀刻阶段；
图4示例出其中沉积隔离物（spacer）材料的涂敷阶段；
图5示出了高k栅极电介质沉积阶段；
图6示例出用于构建双栅晶体管结构的导电栅极沉积阶段；
图7示出了使用本文中公开的示例性方法制造的示例性石墨烯场效应晶体管；
图8示出了使用本文中公开的示例性方法制造的石墨烯场效应晶体管的备选实施例；
图9示出了石墨烯片的俯视图，该石墨烯片具有用于允许分子穿过该石墨烯片的示例性狭槽；以及
图10示出了流程图，示例出本文中公开的示例性石墨烯场效应晶体管的示例性制造方法。
具体实施方式
图1-6示出了根据本发明实施例的生产或制造示例性半导体器件的各个阶段。在一个示例性实施例中，所述半导体器件是具有双栅结构的石墨烯场效应晶体管（GFET）。本文中公开的GFET的示例性制造方法由于在栅极形成之前沉积源极接触和漏极接触并且相对于所沉积的源极接触和漏极接触形成所述栅极，可以制造自对准的GFET。所述源极接触和漏极接触相对于在栅极形成时使用的蚀刻剂提供了掩膜。所述衬底相对于所述源极接触和所述漏极接触被取向为使得所述衬底可以在界定所述栅极区域的至少一个维度的选定方向上被各向异性地蚀刻。此外，栅极区域包括在源极接触和漏极接触之间延伸的石墨烯桥。石墨烯片中的切口（cut）或狭槽（slot）使得能够蚀刻石墨烯下方的衬底。在制造过程期间，栅极材料被沉积在石墨烯桥的相反面上。
图1示出了在示例性GFET的初始制造阶段中被置于衬底上的选定位置处的示例性石墨烯片102。在该示例性实施例中，衬底可以是绝缘体上硅（SOI）晶片，其包括在诸如BOX（掩埋氧化物）层106的绝缘层的顶上的顶层或硅衬底104，所述BOX层106可以包括二氧化硅。在GFET完成时用作晶体管器件沟道的石墨烯片102被沉积在硅层104的表面130上。在各种实施例中，石墨烯102是半导电材料。在一个示例性实施例中，所述衬底被形成为使得该衬底的结晶轴沿着选定方向对准，如下文中所解释的。
图2示出了在第二制造阶段中形成在硅衬底104上的第一接触108和第二接触110。第一接触108和第二接触110中的每一者可以沉积在硅衬底104上以覆盖石墨烯片102的位于该接触与硅衬底104之间的部分。第一接触108和第二接触110分隔开一选定的距离或间隙，所述距离或间隙界定完成的GFET的栅极区域。可以使用以选定距离或间隙对准晶体管接触的各种技术将第一接触108和第二接触110形成在硅衬底104上。形成第一接触108和第二接触110的示例性方法可以包括使用光刻和剥离技术。或者，可以沉积并且选择性蚀刻接触材料的毯式层（blanket layer）。在一个示例性实施例中，第一接触108和第二接触110中的一者是完成的GFET的源极接触，并且第一接触108和第二接触110中的另一者是完成的GFET的漏极接触。在一个实施例中，第一接触108和第二接触110中的至少一者包括诸如钯（Pd）的导电材料。
图3示出了在由第一接触108和第二接触110界定的栅极区域中形成在硅衬底104中的凹部112。在各种实施例中，衬底104的表面130是可以使用湿法蚀刻剂被有效蚀刻的表面。对于硅层，示例性表面可以是（110）表面，其中（110）代表表示晶面或结晶表面的方向的密勒指数。也示出了垂直于（110）表面的表面132（例如（111）表面）。湿法蚀刻剂通常相对有效地溶解表面130，而表面132通常抗湿法蚀刻。因此，在栅极区域中施加的蚀刻剂各向异性地蚀刻硅衬底104，从而产生具有相对垂直壁的凹部。为了实现该各向异性蚀刻，硅衬底104可以被取向为使得快速蚀刻方向（即，110表面）被定向为远离衬底的表面，并且慢速蚀刻方向（即，111表面）被定向为与硅衬底104的表面垂直。示例性湿法蚀刻剂包括氢氧化钾（KOH）、四甲基氢氧化铵（TMAH）等。第一接触108和第二接触110在蚀刻期间提供保护所述接触下方的硅衬底104的蚀刻掩膜。在湿法蚀刻之前施加接触108和110允许所述接触通过接触108和110的选定分隔距离而界定所得到的晶体管的栅极区域并且产生自对准栅极。因此湿法蚀刻在所述接触之间的体积中产生了凹部112。在一个示例性实施例中，凹部112被蚀刻到绝缘体层106的表面134。蚀刻凹部112产生了在栅极区域中石墨烯片的悬置部分，本文中称为从第一接触108延伸到第二接触110的石墨烯桥或石墨烯沟道。
为了允许湿法蚀刻剂到达位于石墨烯片下方的衬底，可以在石墨烯片102中制作狭槽或切口。图9示出了石墨烯片102的俯视图，该石墨烯片102具有用于允许分子穿过该石墨烯片102的示例性切口（狭槽）901。在一个示例性实施例中，狭槽901的宽度允许蚀刻剂分子穿过狭槽，由此从石墨烯片102的顶面传送到石墨烯片102下方的衬底。在示例性实施例中，狭槽901的宽度为约5纳米（nm）到约100nm并且所述狭槽可以分隔开约1微米。可以通过在石墨烯上沉积抗蚀剂层、使用光刻在所述抗蚀剂层中产生狭槽并且然后使用氧等离子体蚀刻掉在抗蚀剂层中开口的狭槽中的石墨烯，来在石墨烯片102中产生狭槽。然后可以去除所述抗蚀剂层。在所述湿法蚀刻工艺期间，蚀刻剂穿过狭槽901到达硅衬底104并且从石墨烯片102下方蚀刻硅衬底104。在随后的制造阶段中，狭槽901允许其它金属和材料穿过石墨烯片102，以便沉积在石墨烯片102下方的表面处。
图4示例出其中沉积隔离物材料120的涂敷阶段。隔离物材料120被沉积在暴露的表面上以在随后形成的栅极材料与第一和第二接触108和110之间提供绝缘层。隔离物材料120可以穿过狭槽901以涂敷石墨烯桥102下方的表面。隔离物材料120可以是低k电介质材料，其中k是介电常数。示例性隔离物材料120尤其可以包括SiO2和SiCOH。通常，隔离物材料120粘附于接触108和110以及粘附到衬底104和BOX层106，但是在沉积期间不粘附到石墨烯桥。隔离物120可以使用例如原子层沉积（ALD）或化学气相沉积（CVD）形成。
图5示出了其中沉积高k电介质材料122的阶段。高k电介质材料122被沉积为与隔离物102和石墨烯桥102的暴露表面共形（conform）。高k电介质材料122可以穿过狭槽901以涂敷石墨烯桥102下方的表面。高k电介质材料122可以在第一接触108和第二接触110之间的栅极区域中的石墨烯桥102的底面上以及石墨烯桥102的顶面上成核，由此提供用于控制石墨烯桥的操作的双栅结构。高k电介质材料122将随后沉积的栅极金属（见图6）与石墨烯桥分隔开。高k电介质材料122可以使用例如ALD沉积。示例性高k电介质材料122尤其可以包括HfO2和Al2O3。
图6示例出栅极沉积阶段。栅极金属124在高k电介质材料122沉积阶段之后沉积。栅极金属124可以是例如钯（Pd）、钨（W）或其它适当的栅极金属。栅极金属124可以使用原子层沉积、溅射技术或其它已知的技术或技术组合沉积。栅极金属124可以穿过狭槽901以填充石墨烯桥102下方的凹部。在沉积栅极金属124之后，栅极金属124的一部分被设置在第一接触108和第二接触112之间的包括蚀刻的凹部112的体积中。因此栅极金属124全面包围石墨烯桥102，形成了双栅晶体管。在悬置的石墨烯桥102中狭槽901的存在使得能够形成双栅结构。双栅结构减小了杂散电荷和/或吸附的分子的影响。
在栅极沉积阶段期间，所沉积的栅极金属124的某些部分可以过填充并且留在涂敷第一接触108和第二接触110的高k电介质表面的顶上。在沉积了栅极金属之后，可以通过化学机械平面化/抛光（CMP）来抛光栅极过填充金属，如图7中所示，以便去除过填充金属，从而暴露第一接触（源极）108、栅极124和第二接触（漏极）110的顶面。在一个示例性实施例中，在CMP处理之后所述顶面是共面的。
图7由此描绘了使用本文中公开的示例性方法制造的示例性石墨烯场效应晶体管。该示例性GFET包括位于绝缘（BOX）层106上并且其上直接布置有石墨烯片102的硅衬底104。第一（源极）接触108和第二（漏极）接触110被设置在衬底104上，使得每个接触覆盖石墨烯片102的位于该接触与硅衬底104之间的部分。第一接触和第二接触被分隔开具有选定距离的一间隙。在各种实施例中，所述选定距离可以是约30纳米。石墨烯片102的一部分跨过第一接触108和第二接触110之间的距离以形成石墨烯桥或石墨烯沟道。栅极金属124被沉积在第一接触108与第二接触110之间的蚀刻凹部中以便包围石墨烯桥102，由此提供双栅石墨烯晶体管。由于栅极区域的形成由源极108和漏极110界定，因此该晶体管是自对准的。在各种实施例中，栅极金属124延伸到绝缘层106。另外，石墨烯桥102可以在两面都被高k电介质材料122包围，所述高k电介质材料122形成在石墨烯桥102与栅极金属124之间。在示例性实施例中，源极接触108、栅极金属124和漏极接触110的表面基本共面。在备选实施例中，可以蚀刻部分栅极金属124，以便栅极金属的顶面140在由源极108和漏极110界定的顶面下方凹陷，如图8所示。使顶面140凹陷可以减小与栅极相关联的寄生电容。
在各种备选实施例中，所述接触可以在它们沉积时被制作为很薄。然后所述接触可以被低k电介质材料层覆盖，所述低k电介质材料然后在对栅极金属过填充的抛光期间被抛光掉。在另一备选实施例中，可以跳过沉积低k隔离物材料的步骤。替代地，高k电介质可以沉积在其位置以既用作隔离物金属又用作栅极电介质。在该备选实施例中，高k电介质因此可以涂敷石墨烯桥以与石墨烯桥共形。
图10示出了流程图1000，其示例出本文中公开的GFET的示例性制造方法。在框1001中，在衬底上沉积石墨烯片。所述衬底通常位于绝缘层（BOX层）上。在框1003中，在所述衬底上形成源极接触和漏极接触。源极接触和漏极接触形成在石墨烯的一些部分的顶上并且彼此分隔开一选定的距离，以便提供用于沉积栅极金属的间隙。在框1005中，在石墨烯片中制作狭槽。在框1007中，湿法蚀刻源极接触与漏极接触之间的衬底以在源极接触与漏极接触之间产生凹部。通过允许蚀刻剂流过形成在石墨烯片中的狭槽到达石墨烯片下方的衬底，促进该湿法蚀刻过程。该蚀刻过程蚀刻栅极区域中石墨烯片下方的衬底并且留下石墨烯片，从而形成源极与漏极之间的石墨烯桥。在一个示例性实施例中，所述衬底被蚀刻到BOX层。在框1009中，将低k材料沉积在暴露表面上以提供栅极与源极接触和漏极接触中每一者之间的隔离物。所述低k材料可以通过石墨烯片中的狭槽而沉积在石墨烯片下方。在框1011中，将高k材料沉积在暴露表面和石墨烯桥上以形成包围石墨烯桥的双栅结构。所述高k电介质材料可以通过石墨烯片中的狭槽而沉积在石墨烯片下方。在栅极处施加电压时所述高k电介质材料向石墨烯桥提供电场。在框1013中，向晶体管上沉积（溅射）栅极金属以填充衬底中的凹部以及源极接触与漏极接触之间的体积。所沉积的栅极金属在石墨烯桥处形成双栅结构。所述栅极金属可以通过石墨烯片中的狭槽而位于所述凹陷中。
本文中所用的术语，仅仅是为了描述特定的实施例，而不意图限制本发明。本文中所用的单数形式的“一”和“该”，旨在也包括复数形式，除非上下文中明确地另行指出。还要知道，术语“包含”和/或“包含”在本说明书中使用时，说明存在所指出的特征、整体、步骤、操作、单元和/或组件，但是并不排除存在或增加一个或多个其它特征、整体、步骤、操作、单元和/或组件，以及/或者它们的组合。
在下面的权利要求中的所有装置或步骤加功能要素的对应结构、材料、动作和等价物旨在包括用于与具体地要求保护的其他要求保护的要素组合地执行功能的任何结构、材料或动作。本发明的说明书是为了示例和说明的目的而给出的，而不旨在以所公开的形式穷举或限制本发明。只要不脱离本发明的范围和精神，多种修改和变化对于本领域的普通技术人员而言是显而易见的。为了最好地解释本发明的原理和实际应用，且为了使本领域的其他普通技术人员能够理解本发明的具有适于所预期的特定用途的各种修改的各种实施例，选择和描述了实施例。
本文中描绘的流程图仅仅是一个例子。在不脱离本发明的精神的情况下，可以存在对该流程图或其中描述的步骤的很多变型。例如，所述步骤可以以不同的顺序进行或者可以添加、删除或修改步骤。所有这些变型都被认为是所要求保护的方面的一部分。
尽管已经描述了本发明的示例性实施例，但是应当理解，现在以及将来，本领域技术人员可以进行落入后附权利要求的范围内的各种改进和增强。这些权利要求应当被认为保持对被首先描述的本发明的适当保护。

Claims (40)

1.一种制造半导电器件的方法，包括：
在衬底上形成石墨烯片；
将第一接触和第二接触耦合到所述石墨烯片，所述第一接触与所述第二接触间隔开一间隙；
在所述石墨烯片中形成至少一个狭槽，所述至少一个狭槽具有允许蚀刻剂穿过所述石墨烯片的宽度；以及
穿过形成在所述石墨烯片中的所述至少一个狭槽向所述衬底施加蚀刻剂以蚀刻所述石墨烯片下方的所述衬底。
2.权利要求1所述的方法，其中，蚀刻所述衬底在所述第一接触与所述第二接触之间的所述间隙中由所述石墨烯片形成石墨烯桥。
3.权利要求2所述的方法，还包括通过所述石墨烯片中的所述至少一个狭槽在所述石墨烯片的顶面和底面上沉积高k电介质材料。
4.权利要求3所述的方法，还包括通过所述石墨烯片中的所述至少一个狭槽在所述石墨烯片的顶面和底面上沉积栅极金属以界定所述半导电器件的栅极。
5.权利要求4所述的方法，还包括使所述栅极金属的位于所述石墨烯桥上方的部分凹陷到所述第一接触和所述第二接触的顶面下方的高度。
6.权利要求2所述的方法，还包括对准所述第一接触和所述第二接触以提供所述半导电器件的自对准栅极结构。
7.权利要求1所述的方法，其中，蚀刻所述衬底还包括各向异性蚀刻所述衬底。
8.一种制造晶体管的方法，包括：
在衬底上形成石墨烯片；
在所述石墨烯片上形成两个或更多个接触以界定所述两个或更多个接触之间的间隙；
在所述石墨烯片中形成至少一个狭槽，所述至少一个狭槽具有允许蚀刻剂穿过所述石墨烯片的宽度；以及
通过使蚀刻剂穿过所述至少一个狭槽，去除所述衬底的在所述间隙中的部分。
9.权利要求8所述的方法，还包括去除所述衬底的在所述间隙中的部分以在所述间隙中形成石墨烯桥。
10.权利要求9所述的方法，还包括通过所述至少一个狭槽在所述石墨烯桥的顶面和底面上沉积电介质栅极材料。
11.权利要求10所述的方法，还包括在沉积所述栅极材料之前通过所述至少一个狭槽在所述石墨烯桥的顶面和底面上沉积电介质材料。
12.权利要求11所述的方法，还包括使所述栅极金属的位于所述石墨烯桥上方的部分凹陷到所述两个或更多个接触的顶面下方的高度。
13.权利要求8所述的方法，还包括形成所述两个或更多个接触以提供所述晶体管的自对准栅极结构。
14.权利要求8所述的方法，其中，去除所述衬底还包括各向异性蚀刻所述衬底。
15.一种制造自对准石墨烯晶体管的方法，包括：
在衬底上形成石墨烯片；
在所述石墨烯片上形成源极接触；
在所述石墨烯片上形成漏极接触，其中所述漏极接触与所述源极接触分隔开一间隙；
在所述石墨烯片中形成至少一个狭槽，所述至少一个狭槽具有允许蚀刻剂穿过所述石墨烯片的宽度；以及
通过使蚀刻剂穿过所述至少一个狭槽，去除所述衬底的在所述源极接触与所述漏极接触之间的所述间隙中的部分。
16.权利要求15所述的方法，其中，去除所述衬底的在所述源极接触与所述漏极接触之间的所述间隙中的所述部分在所述间隙中形成了石墨烯桥。
17.权利要求16所述的方法，还包括通过所述至少一个狭槽在所述石墨烯桥的顶面和底面上沉积电介质栅极材料。
18.权利要求17所述的方法，还包括通过所述至少一个狭槽在所述石墨烯桥上环状地沉积共形高k电介质材料。
19.权利要求15所述的方法，其中，形成所述源极接触和所述漏极接触提供了所述晶体管的自对准栅极结构。
20.权利要求15所述的方法，其中，去除所述衬底的所述部分还包括各向异性蚀刻所述衬底。
21.一种半导电器件，包括：
形成在衬底上的石墨烯片；
被耦合到所述石墨烯片的第一接触以及被耦合到所述石墨烯片且与所述第一接触分隔开一间隙的第二接触；
形成在所述石墨烯片中的至少一个狭槽，所述至少一个狭槽具有允许蚀刻剂穿过所述石墨烯片的宽度；以及
通过穿过所述石墨烯片的蚀刻剂而形成在所述石墨烯片下方的所述衬底中的凹部。
22.权利要求21所述的半导电器件，其中所述石墨烯片形成跨过在所述第一接触与所述第二接触之间的所述间隙的石墨烯桥。
23.权利要求22所述的半导电器件，还包括在所述间隙中被设置在所述石墨烯桥的顶面和底面上的栅极材料。
24.权利要求23所述的半导电器件，还包括被设置在所述石墨烯桥与所述栅极材料之间的所述石墨烯桥的顶面和底面上的高k电介质材料。
25.权利要求23所述的半导电器件，其中，所沉积的栅极材料的顶面与所述第一接触和所述第二接触的顶面共面。
26.权利要求23所述的半导电器件，其中，所沉积的栅极材料的顶面相对于所述第一接触和所述第二接触的顶面凹陷。
27.权利要求21所述的半导电器件，其中，所述第一接触和所述第二接触提供所述半导电器件的自对准栅极结构。
28.权利要求21所述的半导电器件，其中，所述凹部还包括各向异性蚀刻出的凹部。
29.一种晶体管，包括：
直接设置在衬底上的石墨烯片；
两个或更多个接触，其形成在所述石墨烯片上以界定所述两个或更多个接触之间的间隙；以及
所述石墨烯片中的至少一个狭槽，所述至少一个狭槽具有允许蚀刻剂在所述间隙中穿过所述石墨烯片的宽度；以及
由所述两个或更多个接触界定的所述间隙中的栅极材料，其中所述栅极材料填充所述间隙中的凹部。
30.权利要求29所述的晶体管，还包括跨过所述两个或更多个接触之间的所述间隙的石墨烯桥。
31.权利要求30所述的晶体管，其中，所述栅极材料提供相对于所述石墨烯桥的双栅结构。
32.权利要求31所述的晶体管，还包括被设置在所述石墨烯桥的顶面和底面上并且位于所述石墨烯桥与所述栅极材料之间的电介质材料。
33.权利要求31所述的晶体管，其中，所述栅极材料的顶面与所述两个或更多个接触的顶面共面。
34.权利要求31所述的晶体管，其中，所述栅极材料的顶面相对于所述两个或更多个接触的顶面凹陷。
35.权利要求29所述的晶体管，其中，所述两个或更多个接触提供了所述晶体管的自对准栅极结构。
36.一种自对准石墨烯晶体管，包括：
被设置在所述石墨烯晶体管的衬底上的石墨烯片；
在所述石墨烯片之上的位于所述衬底上的源极接触；
在所述石墨烯片之上的位于所述衬底上的漏极接触，其中所述漏极接触与所述源极接触分隔开一间隙；
所述石墨烯片中的至少一个狭槽，所述至少一个狭槽具有允许蚀刻剂穿过所述石墨烯片的宽度；以及
所述间隙中的栅极区域，所述栅极区域包括通过使蚀刻剂穿过所述石墨烯片以去除所述衬底的在所述间隙中的部分而形成的凹部。
37.权利要求36所述的自对准石墨烯晶体管，还包括跨过所述源极接触与所述漏极接触之间的所述间隙的石墨烯桥。
38.权利要求37所述的自对准石墨烯晶体管，其中，所述栅极区域包括填充所述间隙以包围所述石墨烯桥的栅极材料。
39.权利要求38所述的自对准石墨烯晶体管，还包括位于所述石墨烯桥与所述栅极材料之间、在所述石墨烯桥的顶面和底面上的形成双栅结构的电介质材料。
40.权利要求36所述的自对准石墨烯晶体管，其中，所述栅极区域通过所述间隙中的所述衬底的各向异性蚀刻而被界定。
CN201310627769.1A 2012-12-04 2013-11-29 自对准双栅石墨烯晶体管及其制造方法 Active CN103855218B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/693,700 US8796096B2 (en) 2012-12-04 2012-12-04 Self-aligned double-gate graphene transistor
US13/693,700 2012-12-04

Publications (2)

Publication Number Publication Date
CN103855218A CN103855218A (zh) 2014-06-11
CN103855218B true CN103855218B (zh) 2016-09-28

Family

ID=50824555

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310627769.1A Active CN103855218B (zh) 2012-12-04 2013-11-29 自对准双栅石墨烯晶体管及其制造方法

Country Status (2)

Country Link
US (2) US8796096B2 (zh)
CN (1) CN103855218B (zh)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9209136B2 (en) * 2013-04-01 2015-12-08 Intel Corporation Hybrid carbon-metal interconnect structures
US9379327B1 (en) 2014-12-16 2016-06-28 Carbonics Inc. Photolithography based fabrication of 3D structures
US10020300B2 (en) 2014-12-18 2018-07-10 Agilome, Inc. Graphene FET devices, systems, and methods of using the same for sequencing nucleic acids
US10429342B2 (en) 2014-12-18 2019-10-01 Edico Genome Corporation Chemically-sensitive field effect transistor
US10006910B2 (en) 2014-12-18 2018-06-26 Agilome, Inc. Chemically-sensitive field effect transistors, systems, and methods for manufacturing and using the same
US9618474B2 (en) 2014-12-18 2017-04-11 Edico Genome, Inc. Graphene FET devices, systems, and methods of using the same for sequencing nucleic acids
US9857328B2 (en) 2014-12-18 2018-01-02 Agilome, Inc. Chemically-sensitive field effect transistors, systems and methods for manufacturing and using the same
US9859394B2 (en) 2014-12-18 2018-01-02 Agilome, Inc. Graphene FET devices, systems, and methods of using the same for sequencing nucleic acids
CN105990429A (zh) * 2015-02-17 2016-10-05 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制备方法、电子装置
CN104787754B (zh) * 2015-03-19 2017-08-01 中国科学院物理研究所 一种悬空石墨烯的制备方法
CN106571389B (zh) * 2015-10-10 2020-08-07 中芯国际集成电路制造(上海)有限公司 晶体管及其形成方法
CN105609539B (zh) * 2015-12-22 2019-01-04 电子科技大学 自对准二维晶体材料场效应半导体器件及其制备方法
CN105914158B (zh) * 2016-05-10 2018-09-11 中国科学院微电子研究所 金属石墨烯双面接触结构的制备方法及石墨烯晶体管
WO2017201081A1 (en) 2016-05-16 2017-11-23 Agilome, Inc. Graphene fet devices, systems, and methods of using the same for sequencing nucleic acids
US10665799B2 (en) 2016-07-14 2020-05-26 International Business Machines Corporation N-type end-bonded metal contacts for carbon nanotube transistors
US10665798B2 (en) 2016-07-14 2020-05-26 International Business Machines Corporation Carbon nanotube transistor and logic with end-bonded metal contacts
CN109196651B (zh) * 2016-10-28 2022-05-10 华为技术有限公司 场效应晶体管结构及其制作方法
JP6851804B2 (ja) * 2016-12-14 2021-03-31 住友電気工業株式会社 半導体装置
US10490673B2 (en) 2018-03-02 2019-11-26 Texas Instruments Incorporated Integration of graphene and boron nitride hetero-structure device
US10756205B1 (en) 2019-02-13 2020-08-25 International Business Machines Corporation Double gate two-dimensional material transistor

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101834206A (zh) * 2010-04-12 2010-09-15 清华大学 半导体器件结构及其形成方法
CN102339735A (zh) * 2011-10-12 2012-02-01 北京大学 一种石墨烯晶体管的制备方法

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6894359B2 (en) 2002-09-04 2005-05-17 Nanomix, Inc. Sensitivity control for nanotube sensors
US6891227B2 (en) 2002-03-20 2005-05-10 International Business Machines Corporation Self-aligned nanotube field effect transistor and method of fabricating same
US7253434B2 (en) 2002-10-29 2007-08-07 President And Fellows Of Harvard College Suspended carbon nanotube field effect transistor
US7037770B2 (en) * 2003-10-20 2006-05-02 International Business Machines Corporation Method of manufacturing strained dislocation-free channels for CMOS
DE102004001340A1 (de) 2004-01-08 2005-08-04 Infineon Technologies Ag Verfahren zum Herstellen eines Nanoelement-Feldeffektransistors, Nanoelement-Feldeffekttransistor und Nanoelement-Anordnung
US20060022264A1 (en) * 2004-07-30 2006-02-02 Leo Mathew Method of making a double gate semiconductor device with self-aligned gates and structure thereof
US7361958B2 (en) 2004-09-30 2008-04-22 Intel Corporation Nonplanar transistors with metal gate electrodes
US7582534B2 (en) 2004-11-18 2009-09-01 International Business Machines Corporation Chemical doping of nano-components
US7598516B2 (en) 2005-01-07 2009-10-06 International Business Machines Corporation Self-aligned process for nanotube/nanowire FETs
DE102005046624B3 (de) 2005-09-29 2007-03-22 Atmel Germany Gmbh Verfahren zur Herstellung einer Halbleiteranordnung
US7714386B2 (en) 2006-06-09 2010-05-11 Northrop Grumman Systems Corporation Carbon nanotube field effect transistor
EP2158623A1 (en) 2007-02-20 2010-03-03 University Of Florida Research Foundation, Inc. Coupled charge transfer nanotube dopants
US8008160B2 (en) 2008-01-21 2011-08-30 International Business Machines Corporation Method and structure for forming trench DRAM with asymmetric strap
US7952088B2 (en) 2008-07-11 2011-05-31 International Business Machines Corporation Semiconducting device having graphene channel
KR101634753B1 (ko) 2008-11-28 2016-06-30 삼성전자주식회사 탄소나노튜브 엔 도핑 물질 및 이를 이용한 엔 도핑 방법
US8106383B2 (en) 2009-11-13 2012-01-31 International Business Machines Corporation Self-aligned graphene transistor
US8097515B2 (en) 2009-12-04 2012-01-17 International Business Machines Corporation Self-aligned contacts for nanowire field effect transistors
US8173993B2 (en) 2009-12-04 2012-05-08 International Business Machines Corporation Gate-all-around nanowire tunnel field effect transistors
US9368599B2 (en) 2010-06-22 2016-06-14 International Business Machines Corporation Graphene/nanostructure FET with self-aligned contact and gate
US8404539B2 (en) 2010-07-08 2013-03-26 International Business Machines Corporation Self-aligned contacts in carbon devices
US8288759B2 (en) 2010-08-04 2012-10-16 Zhihong Chen Vertical stacking of carbon nanotube arrays for current enhancement and control
US8877430B2 (en) * 2010-08-05 2014-11-04 Brewer Science Inc. Methods of producing structures using a developer-soluble layer with multilayer technology
US8344358B2 (en) 2010-09-07 2013-01-01 International Business Machines Corporation Graphene transistor with a self-aligned gate
US9076873B2 (en) 2011-01-07 2015-07-07 International Business Machines Corporation Graphene devices with local dual gates
US8455365B2 (en) 2011-05-19 2013-06-04 Dechao Guo Self-aligned carbon electronics with embedded gate electrode
US8785911B2 (en) 2011-06-23 2014-07-22 International Business Machines Corporation Graphene or carbon nanotube devices with localized bottom gates and gate dielectric
CN103378238B (zh) * 2012-04-25 2016-01-20 清华大学 发光二极管

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101834206A (zh) * 2010-04-12 2010-09-15 清华大学 半导体器件结构及其形成方法
CN102339735A (zh) * 2011-10-12 2012-02-01 北京大学 一种石墨烯晶体管的制备方法

Also Published As

Publication number Publication date
CN103855218A (zh) 2014-06-11
US20140151643A1 (en) 2014-06-05
US20140151640A1 (en) 2014-06-05
US8803132B2 (en) 2014-08-12
US8796096B2 (en) 2014-08-05

Similar Documents

Publication Publication Date Title
CN103855218B (zh) 自对准双栅石墨烯晶体管及其制造方法
CN104969335B (zh) 具有选择性掺杂间隔的全包围栅极碳纳米管晶体管
US8741756B2 (en) Contacts-first self-aligned carbon nanotube transistor with gate-all-around
US8455365B2 (en) Self-aligned carbon electronics with embedded gate electrode
US9853124B2 (en) Method for fabricating a nanowire semiconductor transistor having an auto-aligned gate and spacers
CN104718612B (zh) 用于形成在半导体衬底的鳍部件上的晶体管的隔离组件
CN103855091A (zh) 半导体结构及其形成方法
US20150091089A1 (en) Air-spacer mos transistor
CN104051527B (zh) 半导体器件结构及其形成方法
US8742508B2 (en) Three dimensional FET devices having different device widths
CN103503147A (zh) 由SiC鳍或纳米线模板制造的石墨烯纳米带和碳纳米管
CN106920771A (zh) 金属栅晶体管源漏区接触塞的制作方法
US20140210004A1 (en) Self-adjusting gate hard mask
US20150187909A1 (en) Methods for fabricating multiple-gate integrated circuits
CN105428417B (zh) 自对准石墨烯/黑磷晶体管结构的制备方法
US11239374B2 (en) Method of fabricating a field effect transistor
WO2015116310A1 (en) Carbon nanotube transistor having extended contacts
CN108695382B (zh) 半导体装置及其制造方法
TWI559383B (zh) 閘極結構的接觸窗結構及其形成方法
CN103377927B (zh) 悬浮纳米线场效应晶体管及其形成方法
US10083865B2 (en) Partial spacer for increasing self aligned contact process margins
CN103730367B (zh) 半导体器件制造方法
WO2013000197A1 (zh) 一种半导体结构及其制造方法
CN109841524A (zh) 半导体结构及其形成方法
WO2023108789A1 (zh) 一种半导体器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant