CN103855003A - 半导体器件制造方法 - Google Patents
半导体器件制造方法 Download PDFInfo
- Publication number
- CN103855003A CN103855003A CN201210495187.8A CN201210495187A CN103855003A CN 103855003 A CN103855003 A CN 103855003A CN 201210495187 A CN201210495187 A CN 201210495187A CN 103855003 A CN103855003 A CN 103855003A
- Authority
- CN
- China
- Prior art keywords
- interlayer dielectric
- dielectric layer
- side wall
- semi
- device manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 38
- 239000004065 semiconductor Substances 0.000 title claims abstract description 34
- 239000010410 layer Substances 0.000 claims abstract description 61
- 239000011229 interlayer Substances 0.000 claims abstract description 36
- 239000000758 substrate Substances 0.000 claims abstract description 29
- 239000000463 material Substances 0.000 claims description 82
- 238000000034 method Methods 0.000 claims description 58
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 30
- 229910003481 amorphous carbon Inorganic materials 0.000 claims description 16
- 239000000377 silicon dioxide Substances 0.000 claims description 14
- 229910052751 metal Inorganic materials 0.000 claims description 13
- 239000002184 metal Substances 0.000 claims description 13
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 10
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 10
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 9
- 229910052710 silicon Inorganic materials 0.000 claims description 9
- 239000010703 silicon Substances 0.000 claims description 9
- 229910052799 carbon Inorganic materials 0.000 claims description 7
- 229910003460 diamond Inorganic materials 0.000 claims description 7
- 239000010432 diamond Substances 0.000 claims description 7
- 239000012212 insulator Substances 0.000 claims description 6
- 150000004767 nitrides Chemical class 0.000 claims description 6
- 125000001475 halogen functional group Chemical group 0.000 claims description 4
- 238000002347 injection Methods 0.000 claims description 4
- 239000007924 injection Substances 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 208000002173 dizziness Diseases 0.000 claims description 3
- 238000011065 in-situ storage Methods 0.000 claims description 3
- 229910001092 metal group alloy Inorganic materials 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 11
- 238000005530 etching Methods 0.000 description 10
- 238000000231 atomic layer deposition Methods 0.000 description 6
- 230000004888 barrier function Effects 0.000 description 6
- 238000001451 molecular beam epitaxy Methods 0.000 description 6
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 6
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 5
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 5
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 5
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 229910052731 fluorine Inorganic materials 0.000 description 4
- 239000011737 fluorine Substances 0.000 description 4
- 238000001020 plasma etching Methods 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 4
- 229910020684 PbZr Inorganic materials 0.000 description 3
- 229910010413 TiO 2 Inorganic materials 0.000 description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 229910052747 lanthanoid Inorganic materials 0.000 description 3
- 150000002602 lanthanoids Chemical class 0.000 description 3
- 229910044991 metal oxide Inorganic materials 0.000 description 3
- 150000004706 metal oxides Chemical class 0.000 description 3
- 238000007650 screen-printing Methods 0.000 description 3
- 238000004528 spin coating Methods 0.000 description 3
- 238000005507 spraying Methods 0.000 description 3
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- 239000000460 chlorine Substances 0.000 description 2
- 229910052801 chlorine Inorganic materials 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 239000012895 dilution Substances 0.000 description 2
- 238000010790 dilution Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000001704 evaporation Methods 0.000 description 2
- 230000008020 evaporation Effects 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- -1 oxygen alkane Chemical class 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 1
- TZHYBRCGYCPGBQ-UHFFFAOYSA-N [B].[N] Chemical compound [B].[N] TZHYBRCGYCPGBQ-UHFFFAOYSA-N 0.000 description 1
- CKUAXEQHGKSLHN-UHFFFAOYSA-N [C].[N] Chemical compound [C].[N] CKUAXEQHGKSLHN-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 239000002194 amorphous carbon material Substances 0.000 description 1
- 125000003118 aryl group Chemical group 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 239000002041 carbon nanotube Substances 0.000 description 1
- 229910021393 carbon nanotube Inorganic materials 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 229910021389 graphene Inorganic materials 0.000 description 1
- WPYVAWXEWQSOGY-UHFFFAOYSA-N indium antimonide Chemical compound [Sb]#[In] WPYVAWXEWQSOGY-UHFFFAOYSA-N 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 229910003465 moissanite Inorganic materials 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 125000000962 organic group Chemical group 0.000 description 1
- 229920000620 organic polymer Polymers 0.000 description 1
- 239000007800 oxidant agent Substances 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明公开了一种半导体器件制造方法,包括:在衬底上形成多个假栅极堆叠、每个假栅极堆叠两侧的多个第一侧墙、以及多个第一侧墙之间的第一层间介质层;去除假栅极堆叠以及第一层间介质层,在衬底上留下多个第一侧墙;在每个第一侧墙两侧的衬底上形成多个第二侧墙;在多个第二侧墙之间形成第二层间介质层;去除第一侧墙和第二侧墙,形成多个源漏沟槽;在每个源漏沟槽中形成第三层间介质层;去除第二层间介质层,形成栅极沟槽;在栅极沟槽中形成栅极堆叠。依照本发明的半导体器件制造方法,采用多个侧墙和层间介质层的组合,多次分步形成栅极沟槽,减小了最终栅极堆叠的线宽,提高了器件的性能和可靠性。
Description
技术领域
本发明涉及一种半导体器件制造方法,特别是涉及一种能有效控制线条精细度的半导体器件制造方法。
背景技术
MOSFET器件等比例缩减至45nm之后,器件需要高介电常数(高k)作为栅极绝缘层以及金属作为栅极导电层的堆叠结构以抑制由于多晶硅栅极耗尽问题带来的高栅极泄漏以及栅极电容减小。为了更有效控制栅极堆叠的形貌(profile),业界目前普遍采用后栅工艺,也即通常先在衬底上沉积多晶硅等材质的假栅极,沉积层间介质层(ILD)之后去除假栅极,随后在留下的栅极沟槽中填充高k/金属栅(HK/MG)膜层的堆叠。
然而在上述后栅工艺中,由于光刻/刻蚀工艺的发展限制,采用传统的单次刻蚀-填充已经难以精确控制小尺寸器件的线宽,特别是当前特征尺寸已经缩减到22nm以下、甚至10nm阶段。在这些小尺寸器件制造过程中,假栅极层往往难以实现完全的竖直形貌,并且栅极线条自身以及多个线条之间的宽度/间距也难以均匀化,使得线宽存在较大误差,降低了器件的可靠性。
发明内容
由上所述,本发明的目的在于克服上述技术困难,提出一种新的半导体器件制造方法,能有效控制线条精细度,同时大幅降低了器件之间的pitch(pitch可以看为一个栅极+2个侧墙+一个源极或者漏极的宽度),从附图中可以看出该专利的器件的pi tch大约是在常规工艺中器件pitch的一半。这就大大提高了器件的集成度。
为此,本发明提供了一种半导体器件制造方法,包括:在衬底上形成多个假栅极堆叠、每个假栅极堆叠两侧的多个第一侧墙、以及多个第一侧墙之间的第一层间介质层;去除假栅极堆叠以及第一层间介质层,在衬底上留下多个第一侧墙;在每个第一侧墙两侧的衬底上形成多个第二侧墙;在多个第二侧墙之间形成第二层间介质层;去除第一侧墙和第二侧墙,形成多个源漏沟槽;在每个源漏沟槽中形成第三层间介质层;去除第二层间介质层,形成栅极沟槽;在栅极沟槽中形成栅极堆叠。
其中,第一层间介质层的材料与第一侧墙的材料的不同。
其中,第二侧墙的材料与第一侧墙的材料相同。
其中,第二层间介质层的材料与第二侧墙的材料不同。
其中,第二层间介质层的材料与第一侧墙的材料不同。
其中,第三层间介质层的材料与第二层间介质层的材料不同。
其中,第一侧墙、第一层间介质层、第二侧墙、第二层间介质层、第三层间介质层的材料选自氧化硅、氮化硅、氮氧化硅、非晶碳、类金刚石无定形碳(DLC)、高k材料、低k材料及其组合。
其中,形成多个源漏沟槽之后进一步包括:在源漏沟槽暴露的衬底中注入形成源漏区,或者在源漏沟槽暴露的衬底上外延生长并原位掺杂形成源漏区。
其中,栅极堆叠包括栅极绝缘层和栅极导电层。
其中,栅极绝缘层包括高k材料,栅极导电层包括金属、所述金属的合金、所述金属的氮化物及其组合。
其中,在形成源漏区之前,执行轻掺杂的注入,形成轻掺杂的源漏区(LDD结构)和/或晕状(Halo)源漏掺杂区。
依照本发明的半导体器件制造方法,采用多个侧墙和层间介质层的组合,多次分步形成栅极沟槽,减小了最终栅极堆叠的线宽,提高了器件的性能和可靠性。
附图说明
以下参照附图来详细说明本发明的技术方案,其中:
图1A和图1B为依照本发明的半导体器件制造方法步骤的示意图;
图2A和图2B为依照本发明的半导体器件制造方法步骤的示意图;
图3A和图3B为依照本发明的半导体器件制造方法步骤的示意图;
图4A和图4B为依照本发明的半导体器件制造方法步骤的示意图;
图5A和图5B为依照本发明的半导体器件制造方法步骤的示意图;
图6A和图6B为依照本发明的半导体器件制造方法步骤的示意图;
图7A和图7B为依照本发明的半导体器件制造方法步骤的示意图;
图8A和图8B为依照本发明的半导体器件制造方法步骤的示意图;
图9A和图9B为依照本发明的半导体器件制造方法步骤的示意图;以及
图10A和图10B为依照本发明的半导体器件制造方法步骤的示意图。
具体实施方式
以下参照附图并结合示意性的实施例来详细说明本发明技术方案的特征及其技术效果,公开了能有效控制线条精细度的半导体器件制造方法。需要指出的是,类似的附图标记表示类似的结构,本申请中所用的术语“第一”、“第二”、“上”、“下”等等可用于修饰各种器件结构或制造工序。这些修饰除非特别说明并非暗示所修饰器件结构或制造工序的空间、次序或层级关系。
以下参照图1~图10各个步骤的示意图,来详细描述本发明的技术方案,其中图A是剖面图,图B是顶视图。
参照图1,在衬底上形成假栅极堆叠。
提供衬底1,衬底1依照器件用途需要而合理选择,可包括单晶体硅(Si)、单晶体锗(Ge)、应变硅(Strained Si)、锗硅(SiGe),或是化合物半导体材料,例如氮化镓(GaN)、砷化镓(GaAs)、磷化铟(InP)、锑化铟(InSb),以及碳基半导体例如石墨烯、SiC、碳纳管等等。出于与CMOS工艺兼容的考虑,衬底1优选地为体Si。在形成假栅极绝缘层之前,优选地,采用氟基溶液-诸如稀释HF(dHF)溶液或者稀释缓释刻蚀剂(dBOE)进行短时间的表面清洁,去除衬底表面原生存在的氧化物,例如氧化硅薄层。优选地,在衬底中刻蚀形成沟槽,在沟槽中沉积氧化硅等绝缘材料,形成浅沟槽隔离(STI,图中未示出)。
随后,采用CVD工艺,例如LPCVD、PECVD、HDPCVD等,在衬底1上沉积假栅极绝缘层2,其材质可以是氧化硅、氮化硅、高k材料、非晶碳及其组合。高k材料包括但不限于氮化物(例如SiN、AlN、TiN)、金属氧化物(主要为副族和镧系金属元素氧化物,例如MgO、Al2O3、Ta2O5、TiO2、ZnO、ZrO2、HfO2、CeO2、Y2O3、La2O3)、钙钛矿相氧化物(例如PbZrxTi1-xO3(PZT)、BaxSr1-xTiO3(BST))。假栅极绝缘层2的厚度不能太厚,避免影响栅极形貌,优选地为1~5nm。
之后,采用CVD、PVD等常用工艺,例如LPCVD、PECVD、HDPCVD、MBE、ALD、蒸发、溅射等工艺,形成假栅极层3,其材质可以是多晶硅、非晶硅、SiGe、Si:C、非晶锗、非晶碳等,优选地为多晶硅、非晶硅。
随后采用常用的光刻/刻蚀工艺来图案化假栅极层3和假栅极绝缘层2,形成假栅极堆叠3/2。优选地,可以利用形成在假栅极层3之上的氧化硅、氮化硅等材质的硬掩模层(未示出)来图案化假栅极堆叠。
通过LPCVD、PECVD、HDPCVD、MOCVD、MBE、ALD等工艺,在整个器件上沉积第一材料层,并刻蚀形成了第一侧墙4,位于栅极堆叠结构两侧。第一侧墙4的第一材料可以选自氧化硅、氮化硅、氮氧化硅、非晶碳、类金刚石无定形碳(DLC)、高k材料及其组合,其中高k材料包括但不限于氮化物(例如SiN、AlN、TiN)、金属氧化物(主要为副族和镧系金属元素氧化物,例如MgO、Al2O3、Ta2O5、TiO2、ZnO、ZrO2、HfO2、CeO2、Y2O3、La2O3)、钙钛矿相氧化物(例如PbZrxTi1-xO3(PZT)、BaxSr1-xTiO3(BST))。
通过旋涂、喷涂、丝网印刷、CVD沉积等工艺,在整个器件上形成第一层间介质层(ILD)5,其材质为不同于构成第一侧墙4的第一材料的第二材料,可以选自氮化硅、氧化硅、低k材料及其组合。其中,低k材料包括但不限于有机低k材料(例如含芳基或者多元环的有机聚合物)、无机低k材料(例如无定形碳氮薄膜、多晶硼氮薄膜、氟硅玻璃、BSG、PSG、BPSG)、多孔低k材料(例如二硅三氧烷(SSQ)基多孔低k材料、多孔二氧化硅、多孔SiOCH、掺C二氧化硅、掺F多孔无定形碳、多孔金刚石、多孔有机聚合物)。优选地,第一ILD5的材质是以TEOS为源制备的氧化硅,在本文此处以及下文中,可以将该以TEOS为源制备的氧化硅简记作TEOS。优选地,采用化学机械抛光(CMP)或者回刻(etch-back)工艺,平坦化TEOS的ILD 5直至暴露假栅极层3。
参照图2,去除假栅极堆叠,直至暴露衬底,形成第一栅极沟槽。对于硅材料(多晶硅、非晶硅)的假栅极层3,可以采用四甲基氢氧化铵(TMAH)湿法去除;对于非晶碳材料,可以采用氧等离子体刻蚀;对于其他材料,可以采用氟基或者氯基等离子体干法刻蚀或者反应离子刻蚀(RIE)。假栅极层3的刻蚀停止在材料不同的假栅极绝缘层2上。随后,刻蚀去除假栅极绝缘层2。依照层2的材料不同,可以采用dHF/dBOE去除氧化硅材质的层2,可以采用热磷酸去除氮化硅材质的层2,可以采用强酸(硫酸、硝酸)与强氧化剂(双氧水、臭氧)的组合来去除其他材料的层2,此外还可以采用氟基或者氯基等离子体干法刻蚀或者反应离子刻蚀(RIE)。对于层2的刻蚀终止在衬底1表面,留下由第一侧墙4和第一ILD 5包围的第一栅极沟槽。
参照图3,去除第一ILD,留下第一侧墙。对于TEOS材料的第一ILD,可以采用dHF/dBOE湿法腐蚀,去除了第一ILD 5,仅在衬底上留下第一材料的第一侧墙4。左侧/右侧两个第一侧墙4之间的间距为原来假栅极层3的线宽,中部两个第一侧墙4之间的间距为原来假栅极层3之间的间距。
参照图4,在第一侧墙两侧形成第二侧墙。通过LPCVD、PECVD、HDPCVD、MOCVD、MBE、ALD等工艺,在整个器件上沉积第三材料层,并刻蚀形成第二侧墙6。第二侧墙6位于每个第一侧墙4的两侧。第二侧墙6的第三材料可以与第一侧墙4的第一材料相同或者不同,均可以选自氧化硅、氮化硅、氮氧化硅、非晶碳、类金刚石无定形碳(DLC)、高k材料及其组合。
参照图5,形成第二ILD 7,填充了第二侧墙6之间的间距。采用旋涂、喷涂、丝网印刷、CVD沉积等工艺,在图4的多个第二侧墙6之间的间距空间里填充了绝缘材料构成第二ILD 7,并且采用CMP、回刻等工艺平坦化ILD 7直至暴露第二侧墙6/第一侧墙4。第二ILD 7的构成材料为第四材料,其材质与第一和/或第三材料不同,但是可以与ILD 5的第二材料相同。第四材料也可以选自氧化硅、氮化硅、氮氧化硅、非晶碳、类金刚石无定形碳(DLC)、高k材料、低k材料及其组合。
参照图6,去除第二侧墙和第一侧墙,留下源漏沟槽。针对第二侧墙6的第三材料以及第一侧墙4的第一材料,可以选用合适的湿法和/或干法刻蚀工艺,去除第二侧墙6和第一侧墙4,直至暴露衬底1,留下了源漏沟槽。执行掺杂工艺,在源漏沟槽中形成源漏区。在本发明一个实施例中,可以采用离子注入工艺,利用或者不利用掩模(未示出),在暴露的源漏沟槽中分别注入不同类型、剂量、深度的掺杂离子,形成了图6所示的源区1S和漏区1D。此外,还可以执行轻掺杂的垂直或者倾斜离子注入,以形成轻掺杂源漏结构(LDD)或者晕状的源漏掺杂区(halo结构,未示出)。在本发明的其他实施例中,可以在源漏沟槽中执行外延工艺,例如通过PECVD、MOCVD、MBE、ALD等工艺,形成抬升的源漏区,并且同时原位掺杂。抬升的源漏区(未示出)的材料可以与衬底1相同,例如均为Si,也可以不同,例如为SiGe、Si:C、SiGe:C,以便于向残留的ILD 7下方的衬底构成的沟道区施加应力,提高器件的载流子迁移率。在本发明其他实施例中,可以采用外延与注入相结合的工艺形成LDD和/或Halo结构的源漏区
参照图7,在源漏沟槽中形成第三ILD。采用旋涂、喷涂、丝网印刷、CVD沉积等工艺,在图6的多个第二ILD 7之间的间距(也即源漏沟槽)中填充了由第五材料构成的第三ILD 8。第五材料与第四材料不同,可以与第一和/或第三材料相同,也即可以选自氧化硅、氮化硅、氮氧化硅、非晶碳、类金刚石无定形碳(DLC)及其组合。随后平坦化第三ILD 8直至暴露第二ILD 7。此时,在整个器件上,第二ILD 7和第三ILD 8紧密相邻,完全覆盖了所有衬底1的表面。
参照图8,去除第二ILD,留下第二栅极沟槽。针对第二ILD 7的材质,可以选用湿法和/或干法刻蚀工艺,去除第二ILD 7,直至暴露衬底1,留下第二栅极沟槽。其中,源区1S与漏区1D之间的区域的第二栅极沟槽,用于填充高k材料(HK)/金属栅极(MG)而形成未来器件的最终栅极堆叠。
参照图9,在第二栅极沟槽中形成栅极堆叠结构。采用LPCVD、PECVD、HDPCVD、MOCVD、MBE、ALD等方法,沉积高k材料形成栅极绝缘层9,其中高k材料包括但不限于氮化物(例如SiN、AlN、TiN)、金属氧化物(主要为副族和镧系金属元素氧化物,例如MgO、Al2O3、Ta2O5、TiO2、ZnO、ZrO2、HfO2、CeO2、Y2O3、La2O3)、钙钛矿相氧化物(例如PbZrxTi1-xO3(PZT)、BaxSr1-xTiO3(BST))。随后,采用MOCVD、MBE、ALD、蒸发、溅射等工艺,形成栅极导电层10,其材质为金属、所述金属的合金、所述金属的氮化物及其组合,所述金属包括但不限于W、Mo、Al、Ti、Ta、Cu、Ag、Au、Pt、Ni、Co及其组合。
参照图10,采用CMP、回刻工艺,平坦化栅极堆叠结构10/9,直至暴露第三ILD 8。此后,可以采用常规工艺,完成器件制造,例如包括:刻蚀ILD 8形成接触孔,在接触孔中形成金属硅化物以降低接触电阻(金属硅化物也可以在形成ILD 8之前而在源漏区上形成),在接触孔中填充金属形成接触塞。
由以上附图可知,利用现有技术能制造的最小线宽(栅极宽度)为第一栅极沟槽的宽度,也即假栅极层3的宽度。而在本发明中,在该第一栅极沟槽内侧填充了两个第二侧墙6,并且在第二侧墙之间填充了第二ILD 7,使得最终第二栅极沟槽的宽度仅为第二ILD 7的宽度,大大缩减了栅极线宽,有利于形成小尺寸器件。
此外,由于第二ILD 7位于两个背靠背的第二侧墙6(通常具有上窄下宽的正梯形剖面形貌)之间,因此,第二栅极沟槽可以具有上宽下窄的倒梯形剖面形貌,有利于提高HK/MG的填充率、避免孔洞的形成,有利于提高器件可靠性。
依照本发明的半导体器件制造方法,采用多个侧墙和层间介质层的组合,多次分步形成栅极沟槽,减小了最终栅极堆叠的线宽,提高了器件的性能和可靠性。
尽管已参照一个或多个示例性实施例说明本发明,本领域技术人员可以知晓无需脱离本发明范围而对器件结构做出各种合适的改变和等价方式。此外,由所公开的教导可做出许多可能适于特定情形或材料的修改而不脱离本发明范围。因此,本发明的目的不在于限定在作为用于实现本发明的最佳实施方式而公开的特定实施例,而所公开的器件结构及其制造方法将包括落入本发明范围内的所有实施例。
Claims (11)
1.一种半导体器件制造方法,包括:
在衬底上形成多个假栅极堆叠、每个假栅极堆叠两侧的多个第一侧墙、以及多个第一侧墙之间的第一层间介质层;
去除假栅极堆叠以及第一层间介质层,在衬底上留下多个第一侧墙;
在每个第一侧墙两侧的衬底上形成多个第二侧墙;
在多个第二侧墙之间形成第二层间介质层;
去除第一侧墙和第二侧墙,形成多个源漏沟槽;
在每个源漏沟槽中形成第三层间介质层;
去除第二层间介质层,形成栅极沟槽;
在栅极沟槽中形成栅极堆叠。
2.如权利要求1的半导体器件制造方法,其中,第一层间介质层的材料与第一侧墙的材料的不同。
3.如权利要求1的半导体器件制造方法,其中,第二侧墙的材料与第一侧墙的材料相同。
4.如权利要求1的半导体器件制造方法,其中,第二层间介质层的材料与第二侧墙的材料不同。
5.如权利要求1的半导体器件制造方法,其中,第二层间介质层的材料与第一侧墙的材料不同。
6.如权利要求1的半导体器件制造方法,其中,第三层间介质层的材料与第二层间介质层的材料不同。
7.如权利要求1至5任一项所述的半导体器件制造方法,其中,第一侧墙、第一层间介质层、第二侧墙、第二层间介质层、第三层间介质层的材料选自氧化硅、氮化硅、氮氧化硅、非晶碳、类金刚石无定形碳(DLC)、高k材料、低k材料及其组合。
8.如权利要求1的半导体器件制造方法,其中,形成多个源漏沟槽之后进一步包括:在源漏沟槽暴露的衬底中注入形成源漏区,或者在源漏沟槽暴露的衬底上外延生长并原位掺杂形成源漏区。
9.如权利要求1的半导体器件制造方法,其中,栅极堆叠包括栅极绝缘层和栅极导电层。
10.如权利要求8的半导体器件制造方法,其中,栅极绝缘层包括高k材料,栅极导电层包括金属、所述金属的合金、所述金属的氮化物及其组合。
11.如权利要求8的半导体器件制造方法,其中,在形成源漏区之前,执行轻掺杂的注入,形成轻掺杂的源漏区(LDD结构)和/或晕状(Halo)源漏掺杂区。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210495187.8A CN103855003B (zh) | 2012-11-28 | 2012-11-28 | 半导体器件制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210495187.8A CN103855003B (zh) | 2012-11-28 | 2012-11-28 | 半导体器件制造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103855003A true CN103855003A (zh) | 2014-06-11 |
CN103855003B CN103855003B (zh) | 2017-11-21 |
Family
ID=50862506
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201210495187.8A Active CN103855003B (zh) | 2012-11-28 | 2012-11-28 | 半导体器件制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103855003B (zh) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4359816A (en) * | 1980-07-08 | 1982-11-23 | International Business Machines Corporation | Self-aligned metal process for field effect transistor integrated circuits |
US5786256A (en) * | 1996-07-19 | 1998-07-28 | Advanced Micro Devices, Inc. | Method of reducing MOS transistor gate beyond photolithographically patterned dimension |
US20060148226A1 (en) * | 2004-12-31 | 2006-07-06 | Dongbuanam Semiconductor Inc. | Method of forming fine patterns in semiconductor device and method of forming gate using the same |
US20090189201A1 (en) * | 2008-01-24 | 2009-07-30 | Chorng-Ping Chang | Inward dielectric spacers for replacement gate integration scheme |
-
2012
- 2012-11-28 CN CN201210495187.8A patent/CN103855003B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4359816A (en) * | 1980-07-08 | 1982-11-23 | International Business Machines Corporation | Self-aligned metal process for field effect transistor integrated circuits |
US5786256A (en) * | 1996-07-19 | 1998-07-28 | Advanced Micro Devices, Inc. | Method of reducing MOS transistor gate beyond photolithographically patterned dimension |
US20060148226A1 (en) * | 2004-12-31 | 2006-07-06 | Dongbuanam Semiconductor Inc. | Method of forming fine patterns in semiconductor device and method of forming gate using the same |
US20090189201A1 (en) * | 2008-01-24 | 2009-07-30 | Chorng-Ping Chang | Inward dielectric spacers for replacement gate integration scheme |
Also Published As
Publication number | Publication date |
---|---|
CN103855003B (zh) | 2017-11-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8779475B2 (en) | Semiconductor device and method of manufacturing the same | |
CN105470135B (zh) | 半导体器件制造方法 | |
US9461110B1 (en) | FETs and methods of forming FETs | |
CN103545188B (zh) | 半导体器件制造方法 | |
CN103035712B (zh) | 半导体器件及其制造方法 | |
CN105470133B (zh) | 半导体器件制造方法 | |
CN103839808B (zh) | 半导体器件制造方法 | |
CN104112665A (zh) | 半导体器件及其制造方法 | |
CN103545208A (zh) | 半导体器件制造方法 | |
CN103578991A (zh) | 半导体器件制造方法 | |
CN105244379A (zh) | 半导体器件及其制造方法 | |
CN103811543B (zh) | 半导体器件及其制造方法 | |
CN103839820A (zh) | 半导体器件制造方法 | |
CN103839819A (zh) | 半导体器件及其制造方法 | |
CN104167393A (zh) | 半导体器件制造方法 | |
CN104167359A (zh) | 半导体器件制造方法 | |
CN104124164A (zh) | 半导体器件及其制造方法 | |
CN104078363A (zh) | 半导体器件制造方法 | |
CN104124198B (zh) | 半导体器件及其制造方法 | |
CN104112666A (zh) | 半导体器件及其制造方法 | |
CN103839818A (zh) | 半导体器件制造方法 | |
US8703567B2 (en) | Method for manufacturing a semiconductor device | |
CN104103506A (zh) | 半导体器件制造方法 | |
CN104112668A (zh) | 半导体器件及其制造方法 | |
CN105632921A (zh) | 自对准接触制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
EXSB | Decision made by sipo to initiate substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |