CN103843160A - 用于制造光电子半导体芯片的方法和相应的光电子半导体芯片 - Google Patents

用于制造光电子半导体芯片的方法和相应的光电子半导体芯片 Download PDF

Info

Publication number
CN103843160A
CN103843160A CN201280048166.XA CN201280048166A CN103843160A CN 103843160 A CN103843160 A CN 103843160A CN 201280048166 A CN201280048166 A CN 201280048166A CN 103843160 A CN103843160 A CN 103843160A
Authority
CN
China
Prior art keywords
layer
sputter
growth
resilient coating
opto
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201280048166.XA
Other languages
English (en)
Inventor
约阿希姆·赫特功
卡尔·恩格尔
贝特霍尔德·哈恩
安德烈亚斯·魏玛
彼得·施陶斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Publication of CN103843160A publication Critical patent/CN103843160A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/0617—AIII BV compounds, where A is Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Led Devices (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

在方法的至少一个实施形式中，所述方法设计成用于制造光电子半导体芯片（10），尤其是发光二极管。该方法至少包括下述步骤：提供硅生长衬底（1）；借助于溅镀在生长衬底（1）上生成III族氮化物缓冲层（3），和在缓冲层（3）上方生长具有有源层（2a）的III族氮化物半导体层序列（2）。

Description

用于制造光电子半导体芯片的方法和相应的光电子半导体芯片
技术领域
提出一种用于制造光电子半导体芯片的方法以及一种相应的光电子半导体芯片。
背景技术
在参考文献Dadgar等著的Applied Physics Letters,2002年5月20日的第80卷,第20期中提出一种基于硅的制造发射蓝色的发光二极管的方法。
发明内容
要实现的目的在于，提出一种用于有效地制造光电子半导体芯片的方法。
根据方法的至少一个实施形式，所述方法包括提供生长衬底的步骤。生长衬底优选为硅衬底。设计成用于生长的表面优选是硅-111-表面。设置用于生长的表面尤其能够是平滑的并且具有最高10nm的粗糙度。生长衬底的厚度优选为至少50μm或至少200μm。
根据方法的至少一个实施形式，所述方法包括在生长衬底上生成III族氮化物缓冲层的步骤。借助于溅镀来进行缓冲层的生成。因此，不经由气相外延、如金属有机气相外延（英文为Metal Organic ChemicalVapor Phase Epitaxy，简称为MOPVE）来生成缓冲层。
根据方法的至少一个实施形式，在缓冲层上方生长具有有源层的III族氮化物半导体层序列。半导体层序列的有源层设计成在半导体芯片运行时用于尤其在紫外的或可见的光谱范围中产生电磁辐射。特别地，所产生的辐射的波长在430nm和680nm之间，其中包括边界值。有源层优选包括一个或多个pn结或者一个或多个量子阱结构。
半导体材料优选为氮化物化合物半导体材料，如AlnIn1-n-mGamN，其中0≤n≤1、0≤m≤1并且n+m≤1。在此，半导体层序列能够具有掺杂物质以及附加的组成成分。然而为了简单性，仅说明半导体层序列的主要组成成分，即Al、Ga、In以及N，即使这些主要组成成分能够部分地由少量的其他物质取代和/或补充时也如此。
根据方法的至少一个实施形式，适用的是：0≤n≤0.2和/或0.35≤m≤0.95和/或0<1-n m≤0.5。n和m的所提到的数值范围优选适用于半导体层序列的全部子层，其中不包括掺杂物质。然而，在此可能的是，半导体层序列具有一个或多个中间层，对于所述中间层而言，不同于n、m的所提到的数值并且代替于此适用的是：0.75≤n≤1或0.80≤n≤1。
在方法的至少一个实施形式中，所述方法设计成用于制造光电子半导体芯片、尤其是发光二极管。该方法至少包括下述步骤，优选地以所给出的顺序：
-提供硅生长衬底；
-借助于溅镀在生长衬底上生成III族氮化物缓冲层；和
-在缓冲层上方生长具有有源层的III族氮化物半导体层序列。
与MOVPE相比，借助于溅镀能够相对低成本地并且以相对高的生长速度生成厚的层。因此，在几分钟之内能够沉积例如由AlN构成的至1μm厚的层。
此外，其中执行溅镀的设备能够不具有镓。镓在用于MOVPE的外延设备中典型地作为杂质存在，因为尤其对于在蓝色光谱范围中发射的发光二级管需要含镓的层。但是通过杂质镓能够结合硅衬底形成所谓的回熔物。回熔物是指褐色的、由镓和硅构成的相对软的化合物。通过镓将硅从生长衬底中析出并且在硅衬底的设置用于生长的表面上造成花状部（Aufblühungen）和孔。这能够导致较差的生长结果。
此外，通过借助于溅镀来生成缓冲层能够缩短和/或简化后续的MOVPE工艺。尤其可能的是，放弃直接位于衬底上的成核层并且将缓冲层直接地施加到生长衬底上。
此外，可能的是，通过溅镀缓冲层来减少铝在用于生成半导体层序列的MOVPE工艺中的应用。由于MOVPE工艺中的高的温度，典型地使用石墨架作为衬底架。石墨架可能在MOVPE中由具有铝和/或镓的薄的白色的层覆盖，由此石墨架的加热性能和热放射性能发生改变。通过在气相外延反应器之外借助于溅镀来生成缓冲层，显著地减少由铝覆盖石墨架并且能够更加简单地设定MOVPE工艺的参数。
根据方法的至少一个实施形式，多层地沉积缓冲层。例如，通过薄的铝层形成缓冲层的最靠近生长衬底的第一子层。所述铝层的厚度例如位于一个、两个或三个原子单层中。优选地，所述铝层不具有或基本上不具有氮，使得生长衬底在生长面上不会直接地与氮接触。
根据方法的至少一个实施形式，缓冲层具有由AlN构成的第二子层，所述第二子层与跟随于其的、由AlN构成的第三子层相比更慢地沉积。第二子层和第三子层优选直接地彼此跟随并且更优选直接地跟随于第一子层。特别地，缓冲层由三个这种子层构成。
根据方法的至少一个实施形式，在溅镀缓冲层时添加氧。氧占尤其基于氮化铝的缓冲层的重量份额优选为至少0.1%、或至少0.2%、或至少0.5%。此外，氧占缓冲层的重量份额优选为最高10%或最高5%或最高1.5%。将氧引入到缓冲层中也在参考文献DE10034263B4中说明，其公开内容通过参考并入本文。
根据方法的至少一个实施形式，缓冲层中的氧份额沿远离生长衬底的方向单调地或严格单调地下降。特别地，在厚度在10nm和30nm之间的薄层中，其中包括边界值，直接地在硅生长衬底上存在最高的氧浓度。在远离生长衬底的方向上，氧份额能够阶梯状地或线性地下降。
根据方法的至少一个实施形式，生长具有至少10nm或至少30nm或至少50nm的厚度的缓冲层。
替选地或附加地，缓冲层的厚度为最高1000nm或最高200nm或最高150nm。特别地，缓冲层的厚度为大约100nm。
根据方法的至少一个实施形式，将夹层直接地施加到缓冲层上。夹层的施加借助于溅镀或借助于如MOVPE的气相外延来进行。夹层优选基于AlGaN。
根据方法的至少一个实施形式，夹层生长为，使得铝含量沿远离生长衬底的方向单调地或严格单调地下降，即例如阶梯状地或线性地下降。
根据方法的至少一个实施形式，生长具有多个层片的夹层。在夹层的各个层片中，铝含量优选是恒定的或近似恒定的。各个层片优选具有在20nm和100nm之间的、尤其大约为50nm的厚度，其中包括边界值。夹层尤其包括两个层和六个层之间，尤其为四个层，其中包括边界值。夹层的总厚度例如在50nm和500nm之间或者在100nm和300nm之间、优选为大约200nm，其中包括边界值。
根据方法的至少一个实施形式，尤其将生长层直接地生长到夹层上。生长层优选是掺杂的或也是未掺杂的GaN层。生长层的厚度优选位于50nm和300nm之间，其中包括边界值。生长层优选通过溅镀或通过MOVPE来生成。
根据方法的至少一个实施形式，尤其将掩膜层直接地施加到生长层上。掩膜层例如由氮化硅、氧化硅、氮氧化硅或由氮化硼或氧化镁来形成。掩膜层的厚度优选为最高2nm或最高1nm或者最高0.5nm。特别地，生成厚度平均为一个或两个单层的掩膜层。掩膜层能够通过溅镀或通过MOVPE来生成。
根据方法的至少一个实施形式，将掩膜层以至少20%或至少50%或至少55%的覆盖度施加到位于其下的层上。优选地，覆盖度为最高90%或最高80%或最高70%。换言之，那么，在俯视图中观察，生长衬底和/或生长层以所提到的份额由掩膜层的材料遮盖。因此，生长层局部地空出。
根据方法的至少一个实施形式，尤其直接地在局部空出的生长层上以及掩膜层上生长聚结层。聚结层优选基于未掺杂的或基本上未掺杂的GaN。聚结层在局部空出的生长层上并且因此在掩膜层的开口中生长。聚结层从掩膜层中的所述开口起共生成一体的、相对低缺陷的层。
根据方法的至少一个实施形式，生长具有至少300nm或至少400nm的厚度的聚结层。替选地或附加地，厚度为最高3μm或最高1.2μm。
根据方法的至少一个实施形式，在聚结层上尤其直接物理接触地生长中间层。中间层优选是具有在75%和100%之间的铝含量的AlGaN层或者AlN层，其中包括边界值。中间层的厚度优选位于5nm和50nm之间、尤其位于10nn和20nm之间，其中包括边界值。中间层能够是掺杂的。
根据方法的至少一个实施形式，生长多个中间层，其中中间层能够分别在制造公差的范围内相同地构成。在两个相邻的中间层之间优选存在各一个能够是掺杂的或未掺杂的GaN层。此外，GaN层优选与两个相邻的中间层直接接触。此外，GaN层的厚度优选为至少20nm或至少50nm或至少500nm，并且替选地或附加地能够为最高1000nm或最高2000nm或最高3000nm。
根据方法的至少一个实施形式，在中间层上或在中间层中的距生长衬底最远的一个上生长具有有源层的半导体层序列。半导体层序列优选与中间层直接接触并且基于AlInGaN或InGaN。半导体层序列的邻接于中间层的层优选是n型掺杂的。n型掺杂例如借助硅和/或锗来进行。
根据方法的至少一个实施形式，在溅镀缓冲层和/或生长层和/或掩膜层时存在550℃和900℃之间的温度，其中包括边界值。此外，溅镀时的压强尤其位于10-3mbar和单倍的10-2mbar之间，其中包括边界值。
根据方法的至少一个实施形式，在溅镀缓冲层或还有其他的通过溅镀生成的层时的生长速度为至少0.03nm/s和/或最高0.5nm/s。溅镀优选在具有氩气和氮气的气氛下执行。氩气与氮气的比例优选为1:2，其中存在最高15%或最高10%的公差。
根据方法的至少一个实施形式，在半导体层序列的与生长衬底相对置的一侧上安置载体衬底。随后，例如借助于激光剥离技术或通过刻蚀来移除生长衬底。在半导体层序列和载体衬底之间能够存在另外的层，尤其是镜层、电接触层和/或连接介质层如焊料。
根据方法的至少一个实施形式，在溅镀沉积设备中生成缓冲层并且半导体层序列在与所述溅镀沉积设备不同的气相外延反应器中生长。尤其优选的是，溅镀沉积设备不具有镓和/或不具有石墨。
此外，提出一种光电子半导体芯片。光电子半导体芯片能够借助如在上述实施形式中的一个或多个中提出的方法来制造。因此，方法的特征对于光电子半导体芯片也是公开的并且反之亦然。
在光电子半导体芯片的至少一个实施形式中，所述光电子半导体芯片具有带有设置用于产生辐射的有源层的半导体层序列。半导体层序列还包括至少一个n型掺杂的层和至少一个p型掺杂的层，其中这些掺杂的层优选直接地邻接于有源层。半导体层序列基于AlInGaN或InGaN。
半导体芯片在半导体层序列的p侧包括载体衬底。在半导体层序列的n型掺杂的层的背离载体衬底的一侧上存在中间层，所述中间层基于AlGaN，并且所述中间层具有高的铝含量，并且所述中间层以在5nm和50nm之间的厚度生长，其中包括边界值。能够形成多个中间层，在所述中间层之间存在氮化镓层。
在中间层的或中间层中的一个的背离载体衬底的一侧上存在由掺杂的或未掺杂的GaN构成的、厚度在300nm和1.5μm之间的聚结层，其中包括边界值。此外，半导体芯片设有粗糙部，所述粗糙部从聚结层起伸展至半导体层序列的n型掺杂的层上或伸展到其中。半导体层序列的辐射出射面部分地通过聚结层形成。中间层或中间层中的至少一个通过粗糙部局部地空出。
附图说明
下面，参考附图根据实施例详细阐明在此描述的方法以及在此描述的半导体芯片。在此，相同的附图标记说明各个附图中的相同的元件。然而，在此不示出合乎比例的关系，更确切地说，为了更好的理解，能够夸张大地示出个别元件。
附图示出：
图1示出用于制造在此描述的光电子半导体芯片的在此描述的方法的实施例的示意图，和
图2至5示出在此描述的光电子半导体芯片的实施例的示意剖面图。
具体实施方式
在图1中示意地图解示出用于制造光电子半导体芯片10的方法。根据图1A，在溅镀沉积设备A中提供硅生长衬底1。在根据图1B的方法步骤中，在溅镀沉积设备A中，将缓冲层3溅镀到生长衬底1上。缓冲层3是优选设有氧的AlN层。
在溅镀缓冲层3时的温度优选为大约760℃。溅镀沉积设备A中的压强尤其为大约5×10-2mbar，其中存在氩气-氮气气氛。在溅镀缓冲层3时的沉积速度为大约0.15nm/s。溅镀功率优选位于0.5kW和1.5kW之间，尤其为大约0.5kW，其中包括边界值。缓冲层3以大约100nm的厚度生成。溅镀沉积设备A不具有镓。
在根据图1C的方法步骤中，将生长衬底1连同缓冲层3从溅镀沉积设备A移入到MOVPE反应器B中。生长衬底1位于衬底架b处，所述衬底架优选由石墨构成。通过在溅镀沉积设备A中、而不是在MOVPE反应器B中生成AlN缓冲层3，能够防止或大幅减少衬底架b被具有铝和/或镓的反射性的层包覆。
为了生长具有设置用于产生辐射的有源层的半导体层序列2，生长衬底1连同缓冲层3保留在MOVPE反应器B中。因此，半导体层序列被外延地施加到溅镀的缓冲层3上。
因为含镓的半导体层序列2的生长与缓冲层3的生成以空间分离的方式进行，所以能够防止在溅镀沉积设备A中存在镓杂质。由此，可能的是，镓不会与硅生长衬底1或与所述硅生长衬底的生长面直接地接触。由此，能够防止所谓的回熔。
该方法优选在晶片复合物中进行。如分割成各个半导体芯片10或者生成附加的功能层的另外的方法步骤为了简化的视图而没有在图1中示出。
在图2中示意地图解示出光电子半导体芯片10的实施例。在硅生长衬底1上存在溅镀的缓冲层3。除氧之外或替选于氧，缓冲层3也能够具有铟和/或硅。
夹层4直接地跟随缓冲层3。夹层4优选具有在图2中没有绘出的多个层片。例如，层片分别具有大约50nm的厚度并且显示出在远离生长衬底1的方向上减小的铝含量，其中各个层片中的铝含量能够为大约95%、60%、30%以及15%，尤其具有最高百分之十或最高百分之五的公差。
夹层4直接被由掺杂的或未掺杂的GaN构成的生长层8跟随。生长层8的厚度优选为大约200nm。如果生长层是掺杂的，那么掺杂物质浓度优选最高为半导体层序列2的n型掺杂的层2b的掺杂物质浓度的二分之一。
掩膜层6在远离生长衬底1的方向上直接跟随生长层8。掩膜层6优选覆盖生长层8至大约60%或至大约70%。生长层8由少量单层氮化硅形成。
在掩膜层6的开口中，由掺杂的或未掺杂的GaN构成的聚结层7在生长层8上生长。在远离生长衬底1的方向上，聚结层共生成连续的层。聚结层7尤其比2μm或1.5μm更薄。聚结层7的厚度优选位于0.5μm和1.0μm之间，其中包括边界值。
中间层9直接跟随聚结层7。优选地，中间层9是具有高的铝含量的AlGaN层或AlN层并且具有大约15nm或大约20nm的厚度。
也可能的是，中间层9具有多个子层。例如，由AlGaN构成的第一子层跟随聚结层7并且由具有更高的Al含量的AlGaN构成的第二子层跟随第一子层之后。跟随优选表示沿着生长方向并且能够表示：彼此跟随的层接触。
半导体层序列2的n型掺杂的层2b跟随于中间层9，所述n型掺杂的层邻接于有源层2a。在有源层2a的背离生长衬底1的一侧上存在至少一个p型掺杂的层2c。半导体层序列2的层2a、2b、2c优选基于InGaN。n型掺杂的层2b的掺杂物质浓度优选位于5×1018/ccm和1×1020/ccm之间或1×1019/ccm和6×1019/ccm之间，其中包括边界值。n型掺杂的层2b的掺杂优选借助锗和/或硅来进行。p型掺杂的层2c优选用镁掺杂。
n型掺杂的层2b的厚度D例如在1.0μm和4μm之间、尤其在1.5μm和2.5μm之间，其中包括边界值。在n型掺杂的层2b的最靠近中间层9的区域中，掺杂物质浓度可选地降低并且在该区域中例如在5×1017/ccm和1×1019/ccm之间、尤其大约1×1018/ccm，其中包括边界值，其中所述区域优选具有在100nm和500nm之间的厚度，其中包括边界值。该区域在附图中没有绘出。
在根据图3的半导体芯片10的实施例中，生长衬底1以及缓冲层3和夹层4被移除，如这也可能结合图2。在半导体层序列2的p侧上安置第一接触层12a。经由第一接触层12a，将半导体层序列2与载体衬底11连接。载体衬底11的厚度优选位于50μm和1mm之间，其中包括边界值。
在半导体层序列2的背离载体衬底11的一侧上生成粗糙部13。粗糙部13伸展至半导体层序列2的n型掺杂的层2b处或伸展至其中。因此，通过粗糙部局部地空出n型掺杂的层2b以及中间层9。尤其优选地，掩膜层6通过粗糙部13完全地移除。
可选的是，在背离载体衬底的一侧上安置另外的接触层12b，经由所述另外的接触层能够电接触半导体芯片10并且对其通电，例如借助于接合线通电。如镜层或连接介质层的另外的可选的层在图3中没有绘出。
半导体芯片10的另一个实施例在图4中示出。如接触层或镜层的层为了简化的视图而在图4中没有图解示出。根据图4的半导体芯片10具有两个中间层9，在这两个中间层之间存在GaN层5。
粗糙部13穿过两个中间层5伸展至n型掺杂的层2b中。不同于所示出的可能的是，中间层9中的一个没有被粗糙部触及。此外，可能的是，最靠近有源层2a的中间层9构成为用于生成粗糙部13的刻蚀阻挡层。不同于在图4中所示出的，也能够存在多于两个中间层9，这些中间层分别彼此相同或彼此不同地构造。
在图5中示出半导体芯片10的另一个实施例。半导体层序列2经由例如是焊料的连接介质18固定在载体衬底11上。半导体层序列2的朝向载体衬底11的一侧经由第一电连接层14并且经由载体衬底11电接触。
此外，半导体层序列2的背离载体衬底11的一侧经由第二电连接层16接触。从载体衬底11起观察，第二连接层16穿过有源层2a并且被横向地引导到半导体层序列2旁边。例如，第二连接层16能够横向地在半导体层序列2旁边与没有绘出的接合线连接。
粗糙部13没有伸展至第二连接层16处。此外，连接层16、14通过例如由氧化硅或氮化硅构成的分隔层15而彼此电绝缘。在图5中没有绘出中间层以及聚结层。因此，半导体芯片10能够与在参考文献US2010/0171135中说明的相似地构成，其公开内容通过参考并入本文。
本发明不由于根据实施例进行的描述而限制于此。更确切地说，本发明包括每个新的特征以及特征的任意的组合，这尤其是包含在权利要求中的特征的任意的组合，即使这些特征或这些组合本身没有明确地在权利要求或实施例中说明也如此。
本申请要求德国专利申请102011114670.2的优先权，其公开内容通过参考并入本文。

Claims (13)

1.一种用于制造光电子半导体芯片（10）的方法，具有下述步骤：
-提供硅生长衬底（1）；
-借助于溅镀在所述生长衬底（1）上生成III族氮化物缓冲层（3）；以及
-在所述缓冲层（3）上方生长具有有源层（2a）的III族氮化物半导体层序列（2）。
2.根据上一项权利要求所述的方法，其中所述缓冲层（3）基于AlN并且直接地施加到所述生长衬底（1）上。
3.根据上一项权利要求所述的方法，其中对所述缓冲层（3）添加氧，其中氧的重量份额位于0.1%和10%之间，其中包括边界值。
4.根据上一项权利要求所述的方法，其中所述缓冲层（3）中的氧份额沿远离所述生长衬底（1）的方向单调地下降。
5.根据上述权利要求中的任一项所述的方法，其中所述缓冲层（3）具有在10nm和1000nm之间的厚度，尤其具有在50nm和200nm之间的厚度，其中包括边界值。
6.根据上述权利要求中的任一项所述的方法，其中借助于溅镀或者借助于气相外延直接在所述缓冲层（3）上施加夹层（4），其中所述夹层（4）基于AlGaN，并且在所述夹层（4）中，Al含量沿远离所述生长衬底（1）的方向单调地下降。
7.根据上一项权利要求所述的方法，其中将下述层直接彼此相继地并且以所说明的顺序制备到所述夹层（4）上：
-生长层（8），所述生长层基于GaN并且借助于溅镀或气相外延来生成；
-掩膜层（6），所述掩膜层基于SiN，其中所述掩膜层以在50%和90%之间的覆盖度来覆盖所述生长层（8），其中包括边界值，并且所述掩膜层（6）借助于溅镀或气相外延来生成；
-聚结层（7），所述聚结层基于GaN并且借助气相外延来生长；
-由AlGaN和/或由AlN构成的一个或多个中间层（8），其中在多个中间层（9）的情况下，在两个相邻的中间层（9）之间借助气相外延来各生长一个GaN层（6）；以及
-所述半导体层序列（2a，2b，2c），所述半导体层序列基于AlInGaN并且借助气相外延来生长。
8.根据上述权利要求中的任一项所述的方法，其中在550℃和900℃之间的温度下并且在1×10-3mbar和1×10-2mbar之间的压强下执行所述溅镀，其中包括边界值。
9.根据上述权利要求中的任一项所述的方法，其中将所述溅镀时的生长速率设定在0.03nm/s和0.5nm/s之间，其中包括边界值，其中所述溅镀在具有Ar和具有N2的气氛下执行，并且Ar与N2的比例为1:2，具有最高15%的公差。
10.根据上述权利要求中的任一项所述的方法，其中将载体衬底
（11）安置到所述半导体层序列（2）的背离所述生长衬底（1）的一侧上并且随后将所述生长衬底（1）移除。
11.根据上述权利要求中的任一项所述的方法，其中在溅镀沉积设备（A）中生成所述缓冲层（3），并且在与所述溅镀沉积设备不同的气相外延反应器（B）中生长所述半导体层序列（2），
其中所述溅镀沉积设备（A）不具有镓。
12.一种光电子半导体芯片（10），所述光电子半导体芯片具有半导体层序列（2），所述半导体层序列具有设置用于产生辐射的有源层（2a）和至少一个n型掺杂的层（2b），其中
-所述n型掺杂的层（2b）邻接于所述有源层（2a）；
-所述半导体层序列（2）基于AlInGaN；
-在所述n型掺杂的层（2b）的背离载体衬底（11）的一侧上生长有由AlGaN构成的、厚度在5nm和50nm之间的至少一个中间层（9），其中包括边界值；
-在所述中间层（9）的或所述中间层（9）中的一个的背离所述载体衬底（11）的一侧上生长有由掺杂的或未掺杂的GaN构成的、厚度在300nm和1.2μm之间的聚结层（7），其中包括边界值；
-粗糙部（13）从所述聚结层（7）起伸展至所述n型掺杂的层（2b）处或伸展到所述n型掺杂的层（2b）中；
-所述半导体层堆（2）的辐射出射面部分地通过所述聚结层（7）形成，并且
-所述中间层（9）局部地空出。
13.根据上一项权利要求所述的光电子半导体芯片（10），所述光电子半导体芯片借助根据上述权利要求1至11中的任一项所述的方法来制造。
CN201280048166.XA 2011-09-30 2012-08-28 用于制造光电子半导体芯片的方法和相应的光电子半导体芯片 Pending CN103843160A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102011114670A DE102011114670A1 (de) 2011-09-30 2011-09-30 Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
DE102011114670.2 2011-09-30
PCT/EP2012/066699 WO2013045190A1 (de) 2011-09-30 2012-08-28 Verfahren zur herstellung eines optoelektronischen halbleiterchips und entsprechender optoelektronischer halbleiterchip

Publications (1)

Publication Number Publication Date
CN103843160A true CN103843160A (zh) 2014-06-04

Family

ID=46851952

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280048166.XA Pending CN103843160A (zh) 2011-09-30 2012-08-28 用于制造光电子半导体芯片的方法和相应的光电子半导体芯片

Country Status (7)

Country Link
US (1) US20140342484A1 (zh)
JP (1) JP2014528178A (zh)
KR (1) KR20140069036A (zh)
CN (1) CN103843160A (zh)
DE (1) DE102011114670A1 (zh)
TW (1) TWI497762B (zh)
WO (1) WO2013045190A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108028286A (zh) * 2015-09-29 2018-05-11 欧司朗光电半导体有限公司 光电子半导体芯片和用于制造光电子半导体芯片的方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102011015821B4 (de) * 2011-04-01 2023-04-20 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterchip
DE102012107001A1 (de) 2012-07-31 2014-02-06 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
DE102014105303A1 (de) 2014-04-14 2015-10-15 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Schichtstruktur als Pufferschicht eines Halbleiterbauelements sowie Schichtstruktur als Pufferschicht eines Halbleiterbauelements
JP6786307B2 (ja) * 2016-08-29 2020-11-18 株式会社ニューフレアテクノロジー 気相成長方法
CN114651084B (zh) * 2019-10-31 2024-08-06 东曹株式会社 层叠膜结构体和其制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5741724A (en) * 1996-12-27 1998-04-21 Motorola Method of growing gallium nitride on a spinel substrate
EP2056339A1 (en) * 2006-08-18 2009-05-06 Showa Denko K.K. Method for manufacturing group iii nitride compound semiconductor light-emitting device, group iii nitride compound semiconductor light-emitting device, and lamp
JP2009527913A (ja) * 2006-02-23 2009-07-30 アズッロ セミコンダクターズ アクチエンゲゼルシャフト ニトリド半導体素子ならびにその製法
WO2011108422A1 (ja) * 2010-03-01 2011-09-09 シャープ株式会社 窒化物半導体素子の製造方法、窒化物半導体発光素子および発光装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19882202B4 (de) * 1998-01-21 2007-03-22 Rohm Co. Ltd., Kyoto Lichtemittierende Halbleitervorrichtung und Verfahren zu ihrer Herstellung
US6713789B1 (en) * 1999-03-31 2004-03-30 Toyoda Gosei Co., Ltd. Group III nitride compound semiconductor device and method of producing the same
JP3994623B2 (ja) * 2000-04-21 2007-10-24 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体素子の製造方法
DE10034263B4 (de) 2000-07-14 2008-02-28 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Quasisubstrats
JP3509709B2 (ja) * 2000-07-19 2004-03-22 株式会社村田製作所 圧電薄膜共振子及び圧電薄膜共振子の製造方法
DE102006008929A1 (de) * 2006-02-23 2007-08-30 Azzurro Semiconductors Ag Nitridhalbleiter-Bauelement und Verfahren zu seiner Herstellung
KR100756841B1 (ko) * 2006-03-13 2007-09-07 서울옵토디바이스주식회사 ＡｌｘＧａ１－ｘＮ 버퍼층을 갖는 발광 다이오드 및 이의제조 방법
JPWO2007129773A1 (ja) * 2006-05-10 2009-09-17 昭和電工株式会社 Ｉｉｉ族窒化物化合物半導体積層構造体
US7825432B2 (en) * 2007-03-09 2010-11-02 Cree, Inc. Nitride semiconductor structures with interlayer structures
DE102007022947B4 (de) 2007-04-26 2022-05-05 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterkörper und Verfahren zur Herstellung eines solchen
TWI377703B (en) * 2007-05-02 2012-11-21 Showa Denko Kk Production method of group iii nitride semiconductor light-emitting device
WO2009129353A1 (en) * 2008-04-15 2009-10-22 Purdue Research Foundation Metallized silicon substrate for indium gallium nitride light-emitting diode
JP2009283785A (ja) * 2008-05-23 2009-12-03 Showa Denko Kk Ｉｉｉ族窒化物半導体積層構造体およびその製造方法
WO2011055774A1 (ja) * 2009-11-06 2011-05-12 日本碍子株式会社 半導体素子用エピタキシャル基板、半導体素子、および半導体素子用エピタキシャル基板の製造方法
JP2011082570A (ja) * 2011-01-11 2011-04-21 Showa Denko Kk Ｉｉｉ族窒化物半導体発光素子の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5741724A (en) * 1996-12-27 1998-04-21 Motorola Method of growing gallium nitride on a spinel substrate
JP2009527913A (ja) * 2006-02-23 2009-07-30 アズッロ セミコンダクターズ アクチエンゲゼルシャフト ニトリド半導体素子ならびにその製法
EP2056339A1 (en) * 2006-08-18 2009-05-06 Showa Denko K.K. Method for manufacturing group iii nitride compound semiconductor light-emitting device, group iii nitride compound semiconductor light-emitting device, and lamp
WO2011108422A1 (ja) * 2010-03-01 2011-09-09 シャープ株式会社 窒化物半導体素子の製造方法、窒化物半導体発光素子および発光装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108028286A (zh) * 2015-09-29 2018-05-11 欧司朗光电半导体有限公司 光电子半导体芯片和用于制造光电子半导体芯片的方法
CN108028286B (zh) * 2015-09-29 2020-02-18 欧司朗光电半导体有限公司 光电子半导体芯片和用于制造光电子半导体芯片的方法

Also Published As

Publication number Publication date
DE102011114670A1 (de) 2013-04-04
US20140342484A1 (en) 2014-11-20
TWI497762B (zh) 2015-08-21
TW201318209A (zh) 2013-05-01
JP2014528178A (ja) 2014-10-23
KR20140069036A (ko) 2014-06-09
WO2013045190A1 (de) 2013-04-04

Similar Documents

Publication Publication Date Title
US9184051B2 (en) Method for producing an optoelectronic nitride compound semiconductor component
US8803189B2 (en) III-V compound semiconductor epitaxy using lateral overgrowth
US8044409B2 (en) III-nitride based semiconductor structure with multiple conductive tunneling layer
CN103843161A (zh) 用于制造光电子半导体芯片的方法和光电子半导体芯片
CN103843160A (zh) 用于制造光电子半导体芯片的方法和相应的光电子半导体芯片
CN107452843B (zh) 一种发光二极管外延片及其制备方法
US20170263819A1 (en) Semiconductor Element and Fabrication Method Thereof
US20110108798A1 (en) Light-emitting element and a production method therefor
WO2003107443A2 (en) Bonding pad for gallium nitride-based light-emitting device
KR20150046450A (ko) 반도체 버퍼 구조체, 이를 포함하는 반도체 소자 및 반도체 버퍼 구조체를 이용한 반도체 소자 제조방법
CN104272430A (zh) 外延衬底、用于制造外延衬底的方法和具有外延衬底的光电子半导体芯片
WO2015171705A1 (en) Nucleation and buffer layers for group iii-nitride based semiconductor devices
US8772800B2 (en) Semiconductor light-emitting device
CN109671813A (zh) 一种GaN基发光二极管外延片及其制备方法
US8154038B2 (en) Group-III nitride for reducing stress caused by metal nitride reflector
JP2010040692A (ja) 窒化物系半導体素子及びその製造方法
US8785219B1 (en) Optoelectronic semiconductor device and the manufacturing method thereof
US20120292648A1 (en) Nitride semiconductor device, nitride semiconductor wafer, and method for manufacturing nitride semiconductor layer
KR20080070656A (ko) 실리콘 기판상에 고품질 반도체 발광 장치를 제조하는 방법
WO2022203914A1 (en) Red led with low forward voltage, high wall plug efficency, and high operating current density
US11616164B2 (en) Method for producing a nitride compound semiconductor component
EP4010934A1 (en) Led array and method of forming a led array
KR20150134950A (ko) 고효율 발광다이오드의 제조방법
US8895328B2 (en) Fabrication method of light-emitting device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20140604

WD01 Invention patent application deemed withdrawn after publication