CN103840798B - 一种触发器 - Google Patents

一种触发器 Download PDF

Info

Publication number
CN103840798B
CN103840798B CN201210491246.4A CN201210491246A CN103840798B CN 103840798 B CN103840798 B CN 103840798B CN 201210491246 A CN201210491246 A CN 201210491246A CN 103840798 B CN103840798 B CN 103840798B
Authority
CN
China
Prior art keywords
electrically connected
grid
circuit
tube
nmos tube
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210491246.4A
Other languages
English (en)
Other versions
CN103840798A (zh
Inventor
刘敬波
王斌
赵秋奇
刘俊秀
石岭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SHENZHEN INTEGRATED CIRCUIT DESIGN INDUSTRIALIZATION BASE ADMINISTRATION CENTER
Shenzhen Shenyang Electronic Ltd By Share Ltd
Original Assignee
SHENZHEN INTEGRATED CIRCUIT DESIGN INDUSTRIALIZATION BASE ADMINISTRATION CENTER
Shenzhen Shenyang Electronic Ltd By Share Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SHENZHEN INTEGRATED CIRCUIT DESIGN INDUSTRIALIZATION BASE ADMINISTRATION CENTER, Shenzhen Shenyang Electronic Ltd By Share Ltd filed Critical SHENZHEN INTEGRATED CIRCUIT DESIGN INDUSTRIALIZATION BASE ADMINISTRATION CENTER
Priority to CN201210491246.4A priority Critical patent/CN103840798B/zh
Publication of CN103840798A publication Critical patent/CN103840798A/zh
Application granted granted Critical
Publication of CN103840798B publication Critical patent/CN103840798B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Manipulation Of Pulses (AREA)
  • Electronic Switches (AREA)

Abstract

本发明涉及一种触发器，包括：高电平阈值比较器、低电平阈值比较器、带使能控制的或非门电路及反相器；其中，所述高电平阈值比较器的输出端与所述带使能控制的或非门电路的第一输入端电性连接；所述低电平阈值比较器的输出端与所述带使能控制的或非门电路的第二输入端电性连接；所述带使能控制的或非门电路的输出端与所述反相器的输入端电性连接，所述反相器的输出端反馈至所述带使能控制的或非门电路的第三输入端，从而可以使触发器的前后沿触发电压不受电源电压和温度的影响。

Description

一种触发器
技术领域
本发明涉及电子领域，尤其涉及一种触发器。
背景技术
在现有技术中，施密特触发器是一种脉冲波形整形电路，它可以把变化缓慢的信号或变化不规则的信号转换为陡变信号。图1所示为理想施密特触发器的直流电压传输特性曲线图，这种曲线类似于迟滞回线，其特性的两个重要参数是前沿触发电压V+和后沿触发电压V-。前沿触发电压V+是输入电压增加过程中引起电路翻转动作的触发点压，后沿触发电压V-是输入电压减小过程中引起电路翻转动作的触发点压。
图2所示为一种采用NMOS管实现的施密特触发器。作为一级近似，且忽略体效应，可以认为M2开始导通时出现触发点。当M2的电流为零时，如果输入电压为V+，则反馈电压VFB为：VFB＝V+-VT0，其中VT0是N沟晶体管的开启电压。对于触发点处的输入电压，下拉管M1处在饱和区的边缘。VFB决定于M3与M1的W/L之比。求解触发电压，可以得到：
其中k1、k3分别为m1、m3的跨导系数。
一旦晶体管m2导通，施密特触发器输出电压立即翻转为低电平，晶体管m3随即截止。
类似地，根据输入电压从Vin从VDD降至零，可以计算得出后沿触发电压：
V-＝VIH
其中VIH是输入高电平，它与k1、k2、k4有关。
从上面分析可以看到，施密特触发器的前后沿触发点压都随电源电压的变化而变化。
图3所示为六管串连形式的施密特触发器的电路图，它使用串连的两个NMOS管和两个PMOS管对输入电压进行检测，从而实现施密特触发器的功能。但是该施密特触发器的前后沿触发点压受电源电压和温度的影响较大。
图4所示为采用反相器的翻转阈值电压来决定施密特触发器的前后沿触发电压的电路。根据CMOS反相器的定义，反相器的翻转阈值电压Vi为：
其中kn、kp分别为NMOS和PMOS的跨导系数，VTN、VTP分别为NMOS和PMOS的阈值电压。
从上式也可以看到，施密特触发器的前后沿触发电压也与电源电压紧密相关，即受电源电压的影响较大。
由以上分析可见，在施密特触发器的设计中，主要关注的问题是：低电压、低功耗等，而忽视了电源电压和温度对施密特触发器翻转阈值电压的影响。
发明内容
本发明要解决的技术问题是提供一种触发器，以避免触发器的前后沿触发电压受电源电压和温度的影响。
本发明的发明目的是通过以下技术方案来实现的：
一种触发器，包括：高电平阈值比较器、低电平阈值比较器、带使能控制的或非门电路及反相器；其中，所述高电平阈值比较器的输出端与所述带使能控制的或非门电路的第一输入端电性连接；所述低电平阈值比较器的输出端与所述带使能控制的或非门电路的第二输入端电性连接；所述带使能控制的或非门电路的输出端与所述反相器的输入端电性连接，所述反相器的输出端反馈至所述带使能控制的或非门电路的第三输入端。
上述的触发器，其中：所述高电平阈值比较器的正向输入端与信号输入端电性连接，所述高电平阈值比较器的反向输入端与高阈值电压输入端电性连接。
上述的触发器，其中：所述低电平阈值比较器的正向输入端与信号输入端电性连接，所述低电平阈值比较器的反向输入端与低阈值电压输入端电性连接。
上述的触发器，其中：所述带使能控制的或非门电路包括：第一PMOS管、第二PMOS管、第三PMOS管、第一NMOS管、第二NMOS管、第三NMOS管。
上述的触发器，其中：所述第一PMOS管的源极与第二PMOS管的源极电性连接至电源，所述第一PMOS管的漏极与第二PMOS管的漏极电性连接，所述第一PMOS管的漏极与第三PMOS管的源极电性连接，所述第三PMOS管的漏极与第一NMOS管的源极电性连接，第一NMOS管的漏极与第三NMOS管的源极电性连接，第二NMOS管的源极与第一NMOS管的源极电性连接。
上述的触发器，其中：所述反相器的输入端与所述第三PMOS管的漏极、所述第一NMOS管的源极及所述第二NMOS管的源极同时电性连接。
上述的触发器，其中：所述第三PMOS管的栅极与所述第二NMOS管的栅极电性连接，其中，所述第三PMOS管的栅极与所述第二NMOS管的栅极的电性连接点为所述的第一输入端。
上述的触发器，其中：所述第一PMOS管的栅极与第三NMOS管的栅极电性连接，其中，所述第一PMOS管的栅极与第三NMOS管的栅极的电性连接点为所述的第二输入端。
上述的触发器，其中：所述第一NMOS管的栅极与第二PMOS管的栅极电性连接，其中，所述第一NMOS管的栅极与第二PMOS管的栅极电性连接为所述的第三输入端。
本发明实施例提供的技术方案，通过高电平阈值比较器、低电平阈值比较器、带使能控制的或非门电路和反相器的共同作用，从而可实现具有迟滞特性的触发器，并且，通过上述的器件的共同作用，使触发器的前后沿触发电压不受电源电压和温度的影响。
附图说明
为了易于说明，本发明由下述的较佳实施例及附图作以详细描述。
图1所示为理想施密特触发器的直流电压传输特性曲线图；
图2所示为现有技术中采用NMOS管实现的施密特触发器的电路图；
图3所示为现有技术中六管串连形式的施密特触发器的电路图；
图4所示为现有技术中采用反相器的翻转阈值电压来决定施密特触发器的前后沿触发电压的电路；
图5所示为本发明实施例提供的触发器的电路结构图；
图6所示为本发明提供的触发器的转换特性图；
图7所示为本发明提供的触发器高低阈值电压产生电路。
具体实施方式
下面将结合附图对本发明的实施例进行详细说明。
图5为本发明实施例提供的触发器的电路结构图。
在本实施例中，图5提供的触发器，也可以称之为施密特触发器。在本实施例中，该触发器包括高电平阈值比较器10、低电平阈值比较器12、带使能控制的或非门电路14、和反相器16。
在本实施例中，高电平阈值比较器10和低电平阈值比较器12分别与带使能控制的或非门电路14电性连接，带使能控制的或非门电路14与反相器16电性连接。
在本实施例中，高电平阈值比较器10的正向输入端与信号输入端电性连接，高电平阈值比较器10的反向输入端与高阈值电压输入端VR+电性连接，高电平阈值比较器10的输出端与带使能控制的或非门电路14的输入端电性连接。
在本实施例中，低电平阈值比较器12的正向输入端与信号输入端电性连接，低电平阈值比较器12的反向输入端与低阈值电压输入端VR-电性连接，低电平阈值比较器12的输出端与带使能控制的或非门电路14的输入端电性连接。
在本实施例中，带使能控制的或非门电路14包括3个PMOS管和3个NMOS管，3个PMOS管分别为M1(第一PMOS管)、M2(第二PMOS管)、M3(第三PMOS管)，3个NMOS管分别为M4(第一NMOS管)、M5(第二NMOS管)、M6(第三NMOS管)。
在本实施例中，M1的源极和M2的源极电性连接到电源，M1的漏极与M2的漏极电性连接，M1的漏极与M3的源极电性连接(连接点为D)，M3漏极与M4的源极电性连接(连接点为E)，M4的漏极与M6的源极电性连接，M5与M6的漏极连接到地，M5的源极与M4的源极电性连接(连接点为E)，同时，该连接点E与反相器16的输入端电性连接，该连接点E作为该带使能控制的或非门电路14的输出端。
在本实施例中，高电平阈值比较器10的输出端同时与M3的栅极和M5的栅极电性连接(连接点为A，也可称为第一输入端)，当然，M3的栅极和M5的栅极电性连接于连接点A，低电平阈值比较器12的输出端同时与M1的栅极和M6的栅极电性连接(连接点为B，也可称为第二输入端)，当然，M1的栅极和M6的栅极电性连接(连接点为B)。
在本实施例中，M4的栅极和M2的栅极电性连接(连接点为C，也可称为第三输入端)，同时，该连接点C与反相器16的输出端F电性连接，可以认为，该反相器16的输出端F的输出信号作为该带使能控制的或非门电路14的反馈信号，同时，该反相器16的输出端F的输出信号也作为施密特触发器的输出信号。
在本实施例中，该高电平阈值比较器10和低电平阈值比较器12用于对施密特触发器高低翻转阈值的检测，同时，与带使能控制的或非门电路14和反相器16共同产生迟滞窗口。根据施密特触发器的要求，施密特触发器的翻转需要有两个不同的电压值，即高低阈值电压，分别为VR+和VR-。
以下将介绍本发明提供的触发器的具体实用情况，同时，可以参考图6。
在本实施例中，当高电平阈值比较器10和低电平阈值比较器12的正向输入端的输入信号电压从零开始上升且满足下面的条件时：
VIN≤VR-
此时，高电平阈值比较器10和低电平阈值比较器12的输出端都为低电平，则带使能控制的或非门电路14的PMOS管M1、M3导通，而NMOS管M5、M6截止。此时带使能控制的或非门电路14的连接端E的输出为高电平，经过反相器16后，连接点F的输出为低电平，将该低电平反馈至连接点C，使得带使能控制的或非门电路14中的PMOS管M2导通，而NMOS管M4截止。
当高电平阈值比较器10和低电平阈值比较器12的正向输入端的输入信号继续上升且满足下列条件时：
VR-≤VIN≤VR+
此时，低电平阈值比较器12的输出为高电平，高电平阈值比较器10的输出端依然为低电平，低电平阈值比较器12的输出高电平使带使能控制的或非门电路14中的PMOS管M1截止，而NMOS管M6导通，此时由于带使能控制的或非门电路14中的PMOS管M2、M3依然导通，而NMOS管M4截止，所以带使能控制的或非门电路14的输出依然为高电平，即施密特的输出依然为低电平。
当高电平阈值比较器10和低电平阈值比较器12的正向输入端的输入信号继续上升且满足下列条件时：
VIN≥VR+
此时，高电平阈值比较器10和低电平阈值比较器12的输出端都为高电平，则此时带使能控制的或非门电路14中的PMOS管M1和M3都截止，而NMOS管M5和M6都导通，所以此时带使能控制的或非门电路14的输出端(即连接点E)为低电平，经过反相器16输出后为高电平(连接点F)。高电平反馈回至带使能控制的或非门电路14中的连接点C，从而使PMOS管M2截止，NMOS管M4导通。上述说明输入信号上升时的阈值为高阈值VR+。
当高电平阈值比较器10和低电平阈值比较器12的正向输入端的输入信号下降且满足下列条件时：
VR-≤VIN≤VR+
此时，低电平阈值比较器12的输出端为高电平，高电平阈值比较器10的输出端为低电平，低电平阈值比较器12的输出高电平使带使能控制的或非门电路14中使PMOS管M1截止，NMOS管M6导通，高电平阈值比较器10的输出低电平使带使能控制的或非门电路14中使PMOS管M3导通，NMOS管M5截止，所以此时带使能控制的或非门电路14输出依然为低电平。
当高电平阈值比较器10和低电平阈值比较器12的正向输入端的输入信号继续下降且满足下列条件时：
VIN≤VR-
此时，高电平阈值比较器10和低电平阈值比较器12的输出端都为低电平，则带使能控制的或非门电路14中的PMOS管M1、M3导通，而NMOS管M5、M6截止，带使能控制的或非门电路14的输出端为高电平(即连接点E)，经过反相器16输出为低电平(即连接点F)。即输入信号下降时的阈值为低阈值VR-。
本发明提供的技术方案，通过高电平阈值比较器、低电平阈值比较器、带使能控制的或非门电路和反相器的共同作用，从而可实现具有迟滞特性的触发器，并且，通过上述的器件的共同作用，使触发器的前后沿触发电压不受电源电压和温度的影响，图6所示为本发明提供的触发器的转换特性图，并结合前面描述的触发器的特性可知，触发器的前后沿触发电压不受电源电压和温度的影响。
图7所示为本发明提供的触发器中的高低阈值电压产生电路。
该高低阈值电压产生电路包括带隙参考电压，8个电阻，分别为R0至R7，以及6个开关，分别为S0至S5。上述的电阻和开关的数量可以根据实际的需求相应的增和减。在本实施例中，该带隙参考电压产生与电源电压和温度无关的参考电压VREF。参考电压经过电阻分压后即可得到高低阈值电压，
在本实施例中，8个电阻依次以串联的方式进行电性连接，S0至S2以并联的方式电性连接，其中，S0的一端与R0和R1的连接端电性连接，S1的一端与R1和R2的连接端电性连接，S2的一端与R2和R3的连接端电性连接，S0的另一端、S1的另一端以及S2的另一端电性连接，其连接点的输出可以作为VR-，通过控制S0至S2的开关，可以获得不同值的VR-。
在本实施例中，S3至S5以并联的方式电性连接，其中，S3的一端与R4和R5的连接端电性连接，S4的一端与R5和R6的连接端电性连接，S5的一端与R6和R7的连接端电性连接，S3的另一端、S4的另一端以及S5的另一端电性连接，其连接点的输出可以作为VR+，通过控制S3至S5的开关，可以获得不同值的VR+。
在本实施例中，通过控制S0至S5的开关可以选择阈值电压的大小，从而达到阈值电压可调的目的。
以上所述之具体实施方式为本发明的较佳实施方式，并非以此限定本发明的具体实施范围，本发明的范围包括并不限于本具体实施方式。凡依照本发明之形状、结构所作的等效变化均包含本发明的保护范围内。

Claims (3)

1.一种触发器，其特征在于，包括：
高电平阈值比较器、低电平阈值比较器、带使能控制的或非门电路及反相器；
其中，所述高电平阈值比较器的输出端与所述带使能控制的或非门电路的第一输入端电性连接；
所述低电平阈值比较器的输出端与所述带使能控制的或非门电路的第二输入端电性连接；
所述带使能控制的或非门电路的输出端与所述反相器的输入端电性连接，所述反相器的输出端反馈至所述带使能控制的或非门电路的第三输入端；
其中，所述带使能控制的或非门电路包括：第一PMOS管、第二PMOS管、第三PMOS管、第一NMOS管、第二NMOS管、第三NMOS管；所述第一PMOS管的源极与第二PMOS管的源极电性连接至电源，所述第一PMOS管的漏极与第二PMOS管的漏极电性连接，所述第一PMOS管的漏极与第三PMOS管的源极电性连接，所述第三PMOS管的漏极与第一NMOS管的源极电性连接，第一NMOS管的漏极与第三NMOS管的源极电性连接，第二NMOS管的源极与第一NMOS管的源极电性连接；
其中，所述第三PMOS管的栅极与所述第二NMOS管的栅极电性连接，其中，所述第三PMOS管的栅极与所述第二NMOS管的栅极的电性连接点为所述的第一输入端；
所述第一PMOS管的栅极与第三NMOS管的栅极电性连接，其中，所述第一PMOS管的栅极与第三NMOS管的栅极的电性连接点为所述的第二输入端；
所述反相器的输入端与所述第三PMOS管的漏极、所述第一NMOS管的源极及所述第二NMOS管的源极同时电性连接；
所述第三PMOS管的栅极与所述第二NMOS管的栅极的电性连接；
所述第一PMOS管的栅极与第三NMOS管的栅极的电性连接；
所述第一NMOS管的栅极与第二PMOS管的栅极电性连接为所述的第三输入端。
2.根据权利要求1所述的触发器，其特征在于：所述高电平阈值比较器的正向输入端与信号输入端电性连接，所述高电平阈值比较器的反向输入端与高阈值电压输入端电性连接。
3.根据权利要求1所述的触发器，其特征在于：所述低电平阈值比较器的正向输入端与信号输入端电性连接，所述低电平阈值比较器的反向输入端与低阈值电压输入端电性连接。
CN201210491246.4A 2012-11-27 2012-11-27 一种触发器 Active CN103840798B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210491246.4A CN103840798B (zh) 2012-11-27 2012-11-27 一种触发器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210491246.4A CN103840798B (zh) 2012-11-27 2012-11-27 一种触发器

Publications (2)

Publication Number Publication Date
CN103840798A CN103840798A (zh) 2014-06-04
CN103840798B true CN103840798B (zh) 2018-08-14

Family

ID=50804000

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210491246.4A Active CN103840798B (zh) 2012-11-27 2012-11-27 一种触发器

Country Status (1)

Country Link
CN (1) CN103840798B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6229350B1 (en) * 1997-12-30 2001-05-08 Texas Instruments Incorporated Accurate, fast, and user programmable hysteretic comparator
CN101060320A (zh) * 2006-04-18 2007-10-24 钰创科技股份有限公司 一种具有史密特触发迟滞特性的比较器电路及其方法
CN101093983A (zh) * 2006-06-21 2007-12-26 夏普株式会社 比较电路和红外线接收机
CN201577074U (zh) * 2009-11-25 2010-09-08 深圳艾科创新微电子有限公司 一种新型施密特触发器

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8564350B2 (en) * 2010-10-19 2013-10-22 Yamaha Corporation Hysteresis device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6229350B1 (en) * 1997-12-30 2001-05-08 Texas Instruments Incorporated Accurate, fast, and user programmable hysteretic comparator
CN101060320A (zh) * 2006-04-18 2007-10-24 钰创科技股份有限公司 一种具有史密特触发迟滞特性的比较器电路及其方法
CN101093983A (zh) * 2006-06-21 2007-12-26 夏普株式会社 比较电路和红外线接收机
CN201577074U (zh) * 2009-11-25 2010-09-08 深圳艾科创新微电子有限公司 一种新型施密特触发器

Also Published As

Publication number Publication date
CN103840798A (zh) 2014-06-04

Similar Documents

Publication Publication Date Title
CN102722207B (zh) 一种低压差线性稳压器
CN203798886U (zh) 一种电流采样电路
CN208490842U (zh) 雾化电路及电子烟
CN104573183B (zh) 忆容器的实现电路以及任意阶次忆容器电路的实现方法
WO2011029875A3 (de) Spannungswandler und verfahren zur steuerung des wandlers
CN106655769A (zh) 自适应稳压器及稳压方法
CN105403753B (zh) 一种开关电源初级电感峰值电流辅助采样电路
CN201577074U (zh) 一种新型施密特触发器
CN209546934U (zh) 恒功率防干烧电子烟
CN207010642U (zh) 按键开关电路
CN104101764A (zh) 一种应用于dc-dc转换器的新型电感电流检测电路
CN108667285A (zh) 调整开关频率与负载电流关系的控制电路及开关电源
CN205004952U (zh) 一种直流软启动电路
CN103840798B (zh) 一种触发器
CN205622620U (zh) 一种实现与非、或非门逻辑的忆阻器电路
CN104460812B (zh) 一种原边反馈变换器的输出整流二极管温度补偿电路
CN207264237U (zh) 一种GaN芯片TGA2216‑SM的可调降压电路
CN102624360A (zh) 具有自动调节输出信号占空比功能的倍频电路及系统
TWI513177B (zh) 倍頻器以及訊號倍頻方法
US20140159490A1 (en) Power converter, electronic device and method for detecting output power of power converter
CN203415966U (zh) 一种过流保护电路和集成电路
CN104034934A (zh) 一种电流采样电路
CN105228287B (zh) 用于led照明的线电压补偿电路及led照明电路
CN104242278A (zh) 一种过流保护方法、电路和集成电路
CN204154800U (zh) 一种过零检测电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: 4, building 406, room 518057, two software park, hi tech Zone, Nanshan District, Guangdong, Shenzhen

Applicant after: Shenzhen Shenyang electronic Limited by Share Ltd

Applicant after: Shenzhen Integrated Circuit Design Industrialization Base Administration Center

Address before: 4, building 406, room 518057, two software park, hi tech Zone, Nanshan District, Guangdong, Shenzhen

Applicant before: Aike Chuangxin Microelectronic Co., Ltd.

Applicant before: Shenzhen Integrated Circuit Design Industrialization Base Administration Center

GR01 Patent grant
GR01 Patent grant