CN104242278A - 一种过流保护方法、电路和集成电路 - Google Patents

一种过流保护方法、电路和集成电路 Download PDF

Info

Publication number
CN104242278A
CN104242278A CN201310267624.5A CN201310267624A CN104242278A CN 104242278 A CN104242278 A CN 104242278A CN 201310267624 A CN201310267624 A CN 201310267624A CN 104242278 A CN104242278 A CN 104242278A
Authority
CN
China
Prior art keywords
nmos
pmos
connects
current
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201310267624.5A
Other languages
English (en)
Inventor
黄雷
孟娜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fairchild Semiconductor Suzhou Co Ltd
Original Assignee
Fairchild Semiconductor Suzhou Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fairchild Semiconductor Suzhou Co Ltd filed Critical Fairchild Semiconductor Suzhou Co Ltd
Priority to CN201310267624.5A priority Critical patent/CN104242278A/zh
Publication of CN104242278A publication Critical patent/CN104242278A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03BASIC ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003Modifications for increasing the reliability for protection
    • H03K19/00315Modifications for increasing the reliability for protection in field-effect transistor circuits
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05FSYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10Regulating voltage or current
    • G05F1/46Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/565Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • G05F1/569Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for protection
    • G05F1/573Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for protection with overcurrent detector

Abstract

本发明公开了一种过流保护方法、电路和集成电路,过流采样电路对输出电路进行过流采样,并将采样电流传输给过流保护环路;过流保护环路对所述采样电流进行直流电平移位得到控制电流,根据控制电流对输出电路的输出电流进行负反馈;通过本发明的方案,能够通过直流电平移位得到控制电流,而由控制电流对输出电路的输出电流进行负反馈,避免现有技术中场效应管的性能对触发负反馈的采样电流的影响,提高过流保护的准确度。

Description

一种过流保护方法、电路和集成电路
技术领域
[0001] 本发明涉及集成电路的保护技术,尤其涉及一种过流保护方法、电路和集成电路。
背景技术
[0002] 为了防止集成电路因为输出电流过大而损毁,一般都需要对集成电路的输出电路进行过流保护(OCP, Over Current Protect1n)。目前,通常采用对输出电路进行过流采样,通过采样电流触发场效应管进行负反馈的方式控制输出电路的输出电流,该方式中触发场效应管进行负反馈的采样电流与所述场效应管的性能有关,但场效应管的性能很容易受温度、加工工艺等影响,因此,目前的方式将会大大影响过流保护的准确度。
发明内容
[0003] 为解决现有技术中的问题,本发明提供一种过流保护方法、电路和集成电路。
[0004] 为达到上述目的,本发明的技术方案是这样实现的:
[0005] 本发明提供的一种过流保护电路,包括输出电路,所述过流保护电路还包括:过流采样电路、过流保护环路;其中,
[0006] 过流采样电路,配置为对输出电路进行过流采样,并将采样电流传输给过流保护环路;
[0007] 过流保护环路,配置为对所述采样电流进行直流电平移位得到控制电流,根据控制电流对输出电路的输出电流进行负反馈。
[0008] 本发明还提供的一种过流保护方法,该方法包括:
[0009] 过流采样电路对输出电路进行过流采样;
[0010] 过流保护环路对所述采样电流进行直流电平移位得到控制电流;根据控制电流对输出电路的输出电流进行负反馈。
[0011] 本发明又提供的一种集成电路,该集成电路包括过流保护电路,所述过流保护电路包括输出电路、过流采样电路、过流保护环路;其中,
[0012] 过流采样电路,配置为对输出电路进行过流采样,并将采样电流传输给过流保护环路;
[0013] 过流保护环路,配置为对所述采样电流进行直流电平移位得到控制电流,根据控制电流对输出电路的输出电流进行负反馈。
[0014] 本发明提供了一种过流保护方法、电路和集成电路,过流采样电路对输出电路进行过流采样,并将采样电流传输给过流保护环路;过流保护环路对所述采样电流进行直流电平移位(DC Level Shifter)得到控制电流,根据控制电流对输出电路的输出电流进行负反馈;如此,能够通过直流电平移位得到控制电流,而由控制电流对输出电路的输出电流进行负反馈,避免现有技术中场效应管的性能对触发场效应管进行负反馈的采样电流的影响,提高过流保护的准确度。
附图说明
[0015] 图1为现有技术中一种用于保护输出电路的NMOS的过流保护电路的结构示意图;
[0016] 图2为本发明实施例提供的过流保护电路的结构示意图;
[0017] 图3为本发明实施例提供的第一种用于保护输出电路的NMOS的过流保护电路的原理示意图;
[0018] 图4为本发明实施例提供的第二种用于保护输出电路的NMOS的过流保护电路的原理示意图;
[0019] 图5为本发明实施例提供的用于保护输出电路的PMOS的过流保护电路的原理示意图;
[0020] 图6为图1所示过流保护电路的采样电流Itcp的仿真图;
[0021] 图7为图3所示过流保护电路的采样电流的仿真图;
[0022] 图8为本发明实施例提供的过流保护方法的流程示意图。
具体实施方式
[0023] 当前存在的一种用于保护输出电路的NMOS的过流保护电路,如图1所示,该过流保护电路包括:由第一 PMOS Pl和第一 NMOS NI构成的输出电路,输出电压为V。,输出电流为I。;由第一电阻R1、第二 NMOS N2、第三NMOS N3以及放大器Al构成的对第一 NMOS NI进行过流采样的过流采样电路;由第二 PMOS P2、第四NMOS N4、第五NMOS N5以及第一参考电流源Cl构成的过流保护环路;其中,该保护电路的工作原理是:当输出电流10出现过流时,过流采样电路的采样电流增大,触发第二 PMOS P2的栅-源极电压Vgsl增大,第二PMOS P2的漏极电流Il增大,第五NMOS N5的导通能力增强,第一 NMOSNl的栅极电压Vgate被第五NMOS N5拉低,输出电流I。也相应被拉低。从图1可以看出,Vgsl = UR1,也就是说,1cp = Vgsl/Rl,由于场效应管——第二 PM0SP2的栅-源极电压Vgsl很容易受温度、工艺角的影响而出现较大变化,因此,过流采样电路的采样电流也会相应出现较大偏差。
[0024] 本发明的基本思想是:过流采样电路对输出电路进行过流采样,并将采样电流传输给过流保护环路;过流保护环路对所述采样电流进行直流电平移位得到控制电流,根据控制电流对输出电路的输出电流进行负反馈。
[0025] 下面通过附图及具体实施例对本发明做进一步的详细说明。
[0026] 本发明实现一种过流保护电路,如图2所示,包括输出电路11,该过流保护电路还包括:过流采样电路12、过流保护环路13 ;其中,
[0027] 过流采样电路12,配置为对输出电路11进行过流采样,并将采样电流传输给过流保护环路13 ;
[0028] 过流保护环路13,配置为对所述采样电流进行直流电平移位得到控制电流,根据控制电流对输出电路11的输出电流进行负反馈。
[0029] 图3为本发明提供的第一种用于保护输出电路的NMOS的过流保护电路的原理示意图,该过流保护电路包括:由第一 PMOS Pl和第一 NMOS NI构成的输出电路11,输出电压为V。,输出电流为I。;由第一电阻R1、第二 NMOS N2、第三NMOS N3以及放大器Al构成的对第一 NMOS NI进行过流采样的过流采样电路12 ;由第二电阻R2、第二 PMOS P2、第三PMOSP3、第四NMOS N4、第五NMOS N5以及第一参考电流源Cl、第二参考电流源C2构成的过流保护环路13;其中,
[0030] 输出电路11中,第一 PMOS Pl的源极连接供电端VCC,第一 PMOS Pl的漏极连接第一 NMOS NI的漏极和过流采样电路12中放大器Al的正输入端,第一 NMOS NI的源极接地GND,第一 NMOS NI的栅极连接过流采样电路12中第二 NMOS N2的栅极和过流保护环路13中第五NMOS N5的漏极;
[0031 ] 过流采样电路12中,第二 NMOS N2的源极接地GND,第二 NMOS N2的漏极连接放大器Al的负输入端和第三NMOS N3的源极,放大器Al的输出端连接第三NMOS N3的栅极,第三NMOS N3的漏极连接过流保护环路13中第三PMOS P3的源极,并通过第一电阻Rl连接供电端VCC ;
[0032] 过流保护环路13中,第三PMOS P3的漏极连接第二 PMOS P2的栅极和第二电阻R2的一端,第三PMOS P3的栅极连接第二电阻R2的另一端和第二参考电流源C2,第二 PMOSP2的源极连接供电端VCC,第二 PMOS P2的漏极连接第四NMOS N4的漏极和栅极以及第五NMOS N5的栅极,第四NMOS N4的源极接地GND,第五NMOS N5的漏极连接输出电路11中第一 NMOS NI的栅极,并通过第一参考电流源Cl连接供电端VCC,第五NMOS N5的源极接地GND ;
[0033] 这里,第三PMOS P3与第二 PMOS P2配置为具有相同参数,即第二 PM0SP2的栅-源极电压Vgsl等于第三PMOS P3的栅-源极电压Vgs2 ;
[0034] 该保护电路的工作原理是:当输出电流10出现过流时,过流采样电路12的采样电流增大,拉低第三PMOS P3的源极电压,第三PMOS P3的漏极输出的控制电流也相应被拉低,即第二 PMOS P2的漏极电流Il增大,第五NMOS N5的导通能力增强,第一 NMOS NI的栅极电压Vgate被第五NMOS N5拉低,输出电流I。也相应被拉低。从图3可以看出,第三PMOS P3、第二电阻R2和第二参考电流源C2构成直流电平移位电路,使存在如下关系式:1cp*Rl+Vgs2 = Iref*R2+Vgsl,其中,Iref为第二参考电流源C2提供的电流,由于Vgsl = Vgs2,所以I JRl = IMf*R2,这样,1cp仅与Iraf相关,不与Vgsl或Vgs2相关。
[0035] 图4为本发明提供的第二种用于保护输出电路的NMOS的过流保护电路的原理示意图,该过流保护电路包括:由第一 PMOS Pl和第一 NMOS NI构成的输出电路11,输出电压为V。,输出电流为I。;由第一电阻R1、第二 NMOS N2、第三NMOS N3以及放大器Al构成的对第一 NMOS NI进行过流采样的过流采样电路12 ;由第三电阻R3、第二 PMOS P2、第四PMOSP4、第四NMOS N4、第五NMOS N5以及第一参考电流源Cl、第三参考电流源C3、第四参考电流源C4构成的过流保护环路13 ;其中,
[0036] 输出电路11中,第一 PMOS Pl的源极连接供电端VCC,第一 PMOS Pl的漏极连接第一 NMOS NI的漏极和过流采样电路12中放大器Al的正输入端,第一 NMOS NI的源极接地GND,第一 NMOS NI的栅极与过流采样电路12中第二 NMOS N2的栅极连接,并接收过流保护环路13的反馈信号;
[0037] 过流采样电路12中,第二 NMOS N2的源极接地GND,第二 NMOS N2的漏极连接放大器Al的负输入端和第三NMOS N3的源极,放大器Al的输出端连接第三NMOS N3的栅极,第三NMOS N3的漏极连接过流保护环路13中第四PMOS P4的源极,并通过第一电阻Rl连接供电端VCC ;
[0038] 过流保护环路13中,PMOS P4的源极连接过流采样电路12中第三NM0SN3的漏极,第四PMOS P4的漏极与栅极连接并连接到第三电阻R3的一端和第三参考电流源C3,第二PMOS P2的栅极连接第三电阻R3的另一端和第四参考电流源C4,第三参考电流源C3接地GND,第四参考电流源C4连接供电端VCC,第二 PMOS P2的源极连接供电端VCC,第二 PMOSP2的漏极连接第四NMOS N4的漏极和栅极以及第五匪OS N5的栅极,第四NMOS N4的源极接地GND,第五NMOS N5的漏极连接输出电路11中第一NMOS NI的栅极,并通过第一参考电流源Cl连接供电端VCC,第五NMOS N5的源极接地GND ;
[0039] 这里,第四PMOS P4与第二 PMOS P2配置为具有相同参数,即第二 PM0SP2的栅-源极电压Vgsl等于第四PMOS P4的栅-源极电压Vgs3 ;
[0040] 该保护电路的工作原理是:当输出电流10出现过流时,过流采样电路12的采样电流增大,拉低第四PMOS P4的源极电压,第四PMOS P4的漏极输出的控制电流也相应被拉低,即第二 PMOS P2的漏极电流Il增大,第五NMOS N5的导通能力增强,第一 NMOS NI的栅极电压Vgate被第五NMOS N5拉低,输出电流I。也相应被拉低。从图4可以看出,第四PMOSP4、第三电阻R3和第三参考电流源C3构成直流电平移位电路。
[0041 ] 进一步的,图4所示的过流保护电流中,所述第二 PMOS P2的源极对地还连接第五参考电流源C5。
[0042] 图5为本发明提供的用于保护输出电路的PMOS的过流保护电路的原理示意图,该过流保护电路包括:由第五PMOS P5和第六NMOS N6构成的输出电路11,输出电压为V。,输出电流为I。;由第四电阻R4、第六PMOS P6、第七PMOS P7以及放大器A2构成的对第五PMOSP5进行过流采样的过流采样电路12 ;由第五电阻R5、第七NMOS N7、第八NMOS N8、第八PMOSP8、第九PMOS P9以及第六参考电流源C6、第七参考电流源C7构成的过流保护环路13 ;其中,
[0043] 输出电路11中,第五PMOS P5的源极连接供电端VCC,第五PMOS P5的栅极与过流采样电路12中第六PMOS P6的栅极连接,并与过流保护环路13中第九PMOS P9的漏极连接,第五PMOS P5的漏极连接第六NMOS N6的漏极和过流采样电路12中放大器A2的正输入端,第六NMOS N6的源极接地GND ;
[0044] 过流采样电路12中,第六PMOS P6的源极接供电端VCC,第六PMOS P6的漏极连接放大器A2的负输入端和第七PMOS P7的源极,放大器A2的输出端连接第七PMOS P7的栅极,第七PMOS P7的漏极连接过流保护环路13中第七NMOS N7的源极,并通过第四电阻R4接地GND ;
[0045] 过流保护环路13中,第七NMOS N7的漏极连接第五电阻R5的一端和第八NMOS N8的栅极,第七NMOS N7的栅极连接第五电阻R5的另一端和第六参考电流源C6,第六参考电流源C6连接供电端VCC,第八NMOS N8的源极接地GND,第八NMOS N8的漏极连接第八PMOSP8的漏极和栅极以及第九PMOS P9的栅极,第八PMOS P8的源极连接供电端VCC,第九PMOSP9的漏极连接输出电路11中第五PMOS P5的栅极,并通过第七参考电流源C7接地GND,第九PMOS P9的源极连接供电端VCC ;
[0046] 这里,第七NMOS N7与第八NMOS N8配置为具有相同参数,即第七NMOS N7的栅-源极电压Vgs4等于第八NMOS N8的栅-源极电压Vgs5 ;
[0047] 该保护电路的工作原理是:当输出电流10出现过流时,过流采样电路12的采样电流增大,拉高第七NMOS Ν7的源极电压,第七NMOS Ν7的漏极输出的控制电流被拉低,即第八NMOS Ν8的源极电流Il减小,第九PMOS Ρ9的导通能力增强,第五PMOS Ρ5的栅极电压Vgate被第九PMOS Ρ9拉高,输出电流I。被拉低。从图5可以看出,第七NMOS Ν7、第五电阻R5和第六参考电流源C6构成直流电平移位电路。
[0048] 图6为图1所示过流保护电路的采样电流Itcp的仿真图,其中,各条曲线为不同温度下和/或第二 PMOS Ρ2具有不同工艺角的情况下,采样电流Itcp随供电端VCC变化的曲线,可以看出,采样电流Itcp的变化范围大概为400mA〜700mA。
[0049] 图7为图3所示过流保护电路的采样电流的仿真图,其中,各条曲线为不同温度下和/或第二 PMOS P2、第三PMOS P3具有不同工艺角的情况下,采样电流随供电端VCC变化的曲线,可以看出,此时,采样电流Itjep的变化范围大概为345mA〜385mA,很大程度上提高了过流保护的准确度。
[0050] 基于上述过流保护电路,本发明还提供一种过流保护方法,如图8所示,该方法包括:
[0051] 步骤101:过流采样电路对输出电路进行过流采样;
[0052] 步骤102:过流保护环路对所述采样电流进行直流电平移位得到控制电流;
[0053] 步骤103:过流保护环路根据控制电流对输出电路的输出电流进行负反馈。
[0054] 基于上述过流保护电路,本发明还提供一种集成电路,该集成电路包括上述过流保护电路,包括输出电路11、过流采样电路12、过流保护环路13 ;其中,
[0055] 过流采样电路12,配置为对输出电路11进行过流采样,并将采样电流传输给过流保护环路13 ;
[0056] 过流保护环路13,配置为对所述采样电流进行直流电平移位得到控制电流,根据控制电流对输出电路11的输出电流进行负反馈。
[0057] 图3为本发明提供的第一种用于保护输出电路的NMOS的过流保护电路的原理示意图,该过流保护电路包括:由第一 PMOS Pl和第一 NMOS NI构成的输出电路11,输出电压为V。,输出电流为I。;由第一电阻R1、第二 NMOS N2、第三NMOS N3以及放大器Al构成的对第一 NMOS NI进行过流采样的过流采样电路12 ;由第二电阻R2、第二 PMOS P2、第三PMOSP3、第四NMOS N4、第五NMOS N5以及第一参考电流源Cl、第二参考电流源C2构成的过流保护环路13;其中,
[0058] 输出电路11中,第一 PMOS Pl的源极连接供电端VCC,第一 PMOS Pl的漏极连接第一 NMOS NI的漏极和过流采样电路12中放大器Al的正输入端,第一 NMOS NI的源极接地GND,第一 NMOS NI的栅极连接过流采样电路12中第二 NMOS N2的栅极和过流保护环路13中第五NMOS N5的漏极;
[0059] 过流采样电路12中,第二 NMOS N2的源极接地GND,第二 NMOS N2的漏极连接放大器Al的负输入端和第三NMOS N3的源极,放大器Al的输出端连接第三NMOS N3的栅极,第三NMOS N3的漏极连接过流保护环路13中第三PMOS P3的源极,并通过第一电阻Rl连接供电端VCC ;
[0060] 过流保护环路13中,第三PMOS P3的漏极连接第二 PMOS P2的栅极和第二电阻R2的一端,第三PMOS P3的栅极连接第二电阻R2的另一端和第二参考电流源C2,第二 PMOSP2的源极连接供电端VCC,第二 PMOS P2的漏极连接第四NMOS N4的漏极和栅极以及第五NMOS N5的栅极,第四NMOS N4的源极接地GND,第五NMOS N5的漏极连接输出电路11中第一 NMOS NI的栅极,并通过第一参考电流源Cl连接供电端VCC,第五匪OS N5的源极接地GND ;
[0061] 这里,第三PMOS P3与第二 PMOS P2配置为具有相同参数,即第二 PM0SP2的栅-源极电压Vgsl等于第三PMOS P3的栅-源极电压Vgs2 ;
[0062] 该保护电路的工作原理是:当输出电流10出现过流时,过流采样电路12的采样电流增大,拉低第三PMOS P3的源极电压,第三PMOS P3的漏极输出的控制电流也相应被拉低,即第二 PMOS P2的漏极电流Il增大,第五NMOS N5的导通能力增强,第一 NMOS NI的栅极电压Vgate被第五NMOS N5拉低,输出电流I。也相应被拉低。从图3可以看出,第三PMOS P3、第二电阻R2和第二参考电流源C2构成直流电平移位电路,使存在如下关系式:1cp*Rl+Vgs2 = Iref*R2+Vgsl,其中,Iref为第二参考电流源C2提供的电流,由于Vgsl = Vgs2,所以I JRl = IMf*R2,这样,1cp仅与Iraf相关,不与Vgsl或Vgs2相关。
[0063] 图4为本发明提供的第二种用于保护输出电路的NMOS的过流保护电路的原理示意图,该过流保护电路包括:由第一 PMOS Pl和第一 NMOS NI构成的输出电路11,输出电压为V。,输出电流为I。;由第一电阻R1、第二 NMOS N2、第三NMOS N3以及放大器Al构成的对第一 NMOS NI进行过流采样的过流采样电路12 ;由第三电阻R3、第二 PMOS P2、第四PMOSP4、第四NMOS N4、第五NMOS N5以及第一参考电流源Cl、第三参考电流源C3、第四参考电流源C4构成的过流保护环路13 ;其中,
[0064] 输出电路11中,第一PMOS Pl的源极连接供电端VCC,第一PMOS Pl的漏极连接第一 NMOS NI的漏极和过流采样电路12中放大器Al的正输入端,第一 NMOS NI的源极接地GND,第一 NMOS NI的栅极与过流采样电路12中第二 NMOS N2的栅极连接,并接收过流保护环路13的反馈信号;
[0065] 过流采样电路12中,第二 NMOS N2的源极接地GND,第二 NMOS N2的漏极连接放大器Al的负输入端和第三NMOS N3的源极,放大器Al的输出端连接第三NMOS N3的栅极,第三NMOS N3的漏极连接过流保护环路13中第四PMOS P4的源极,并通过第一电阻Rl连接供电端VCC ;
[0066] 过流保护环路13中,PMOS P4的源极连接过流采样电路12中第三NM0SN3的漏极,第四PMOS P4的漏极与栅极连接并连接到第三电阻R3的一端和第三参考电流源C3,第二PMOS P2的栅极连接第三电阻R3的另一端和第四参考电流源C4,第三参考电流源C3接地GND,第四参考电流源C4连接供电端VCC,第二 PMOS P2的源极连接供电端VCC,第二 PMOSP2的漏极连接第四NMOS N4的漏极和栅极以及第五NMOS N5的栅极,第四NMOS N4的源极接地GND,第五NMOS N5的漏极连接输出电路11中第一NMOS NI的栅极,并通过第一参考电流源Cl连接供电端VCC,第五NMOS N5的源极接地GND ;
[0067] 这里,第四PMOS P4与第二 PMOS P2配置为具有相同参数,即第二 PM0SP2的栅-源极电压Vgsl等于第四PMOS P4的栅-源极电压Vgs3 ;
[0068] 该保护电路的工作原理是:当输出电流10出现过流时,过流采样电路12的采样电流增大,拉低第四PMOS P4的源极电压,第四PMOS P4的漏极输出的控制电流也相应被拉低,即第二 PMOS P2的漏极电流Il增大,第五NMOS N5的导通能力增强,第一 NMOS NI的栅极电压Vgate被第五NMOS N5拉低,输出电流I。也相应被拉低。从图4可以看出,第四PMOSP4、第三电阻R3和第三参考电流源C3构成直流电平移位电路。
[0069] 进一步的,图4所示的过流保护电流中,所述第二 PMOS P2的源极对地还连接第五参考电流源C5。
[0070] 图5为本发明提供的用于保护输出电路的PMOS的过流保护电路的原理示意图,该过流保护电路包括:由第五PMOS P5和第六NMOS N6构成的输出电路11,输出电压为V。,输出电流为I。;由第四电阻R4、第六PMOS P6、第七PMOS P7以及放大器A2构成的对第五PMOSP5进行过流采样的过流采样电路12 ;由第五电阻R5、第七NMOS N7、第八NMOS N8、第八PMOSP8、第九PMOS P9以及第六参考电流源C6、第七参考电流源C7构成的过流保护环路13 ;其中,
[0071] 输出电路11中,第五PMOS P5的源极连接供电端VCC,第五PMOS P5的栅极与过流采样电路12中第六PMOS P6的栅极连接,并与过流保护环路13中第九PMOS P9的漏极连接,第五PMOS P5的漏极连接第六NMOS N6的漏极和过流采样电路12中放大器A2的正输入端,第六NMOS N6的源极接地GND ;
[0072] 过流采样电路12中,第六PMOS P6的源极接供电端VCC,第六PMOS P6的漏极连接放大器A2的负输入端和第七PMOS P7的源极,放大器A2的输出端连接第七PMOS P7的栅极,第七PMOS P7的漏极连接过流保护环路13中第七NMOS N7的源极,并通过第四电阻R4接地GND ;
[0073] 过流保护环路13中,第七NMOS N7的漏极连接第五电阻R5的一端和第八NMOS N8的栅极,第七NMOS N7的栅极连接第五电阻R5的另一端和第六参考电流源C6,第六参考电流源C6连接供电端VCC,第八NMOS N8的源极接地GND,第八NMOS N8的漏极连接第八PMOSP8的漏极和栅极以及第九PMOS P9的栅极,第八PMOS P8的源极连接供电端VCC,第九PMOSP9的漏极连接输出电路11中第五PMOS P5的栅极,并通过第七参考电流源C7接地GND,第九PMOS P9的源极连接供电端VCC ;
[0074] 这里,第七NMOS N7与第八NMOS N8配置为具有相同参数,即第七NMOS N7的栅-源极电压Vgs4等于第八NMOS N8的栅-源极电压Vgs5 ;
[0075] 该保护电路的工作原理是:当输出电流10出现过流时,过流采样电路12的采样电流增大,拉高第七NMOS N7的源极电压,第七NMOS N7的漏极输出的控制电流被拉低,即第八NMOS N8的源极电流Il减小,第九PMOS P9的导通能力增强,第五PMOS P5的栅极电压Vgate被第九PMOS P9拉高,输出电流I。被拉低。从图5可以看出,第七NMOS N7、第五电阻R5和第六参考电流源C6构成直流电平移位电路。
[0076] 以上所述,仅为本发明的较佳实施例而已,并非用于限定本发明的保护范围。

Claims (15)

1.一种过流保护电路,包括输出电路,其特征在于,所述过流保护电路还包括:过流采样电路、过流保护环路;其中, 过流采样电路,配置为对输出电路进行过流采样,并将采样电流传输给过流保护环路; 过流保护环路,配置为对所述采样电流进行直流电平移位得到控制电流,根据控制电流对输出电路的输出电流进行负反馈。
2.根据权利要求1所述的过流保护电路,其特征在于,所述输出电路包括:第一 PMOS和第一 NMOS ; 所述过流采样电路包括:第一电阻、第二 NM0S、第三NMOS以及放大器; 所述过流保护环路包括:第二电阻、第二 PM0S、第三PM0S、第四NM0S、第五NMOS以及第一参考电流源、第二参考电流源。
3.根据权利要求2所述的过流保护电路,其特征在于, 所述输出电路中,第一 PMOS的源极连接供电端,第一 PMOS的漏极连接第一 NMOS的漏极和过流采样电路中放大器的正输入端,第一NMOS的源极接地,第一 NMOS的栅极连接过流采样电路中第二 NMOS的栅极和过流保护环路中第五NMOS的漏极; 所述过流采样电路中,第二 NMOS的源极接地,第二 NMOS的漏极连接放大器的负输入端和第三NMOS的源极,放大器的输出端连接第三NMOS的栅极,第三NMOS的漏极连接过流保护环路中第三PMOS的源极,并通过第一电阻连接供电端; 所述过流保护环路中,第三PMOS的漏极连接第二PMOS的栅极和第二电阻的一端,第三PMOS的栅极连接第二电阻的另一端和第二参考电流源,第二 PMOS的源极连接供电端,第二PMOS的漏极连接第四NMOS的漏极和栅极以及第五NMOS的栅极,第四NMOS的源极接地,第五NMOS的漏极连接输出电路中第一 NMOS的栅极,并通过第一参考电流源连接供电端,第五NMOS的源极接地。
4.根据权利要求1所述的过流保护电路,其特征在于,所述输出电路包括:第一 PMOS和第一 NMOS ; 所述过流采样电路包括:第一电阻、第二 NM0S、第三NMOS以及放大器; 所述过流保护环路包括:第三电阻、第二 PM0S、第四PM0S、第四NM0S、第五NMOS以及第一参考电流源、第三参考电流源、第四参考电流源。
5.根据权利要求4所述的过流保护电路,其特征在于,所述过流保护环路中,PMOS的源极连接过流采样电路中第三NMOS的漏极,第四PMOS的漏极与栅极连接并连接到第三电阻的一端和第三参考电流源,第二 PMOS的栅极连接第三电阻的另一端和第四参考电流源,第三参考电流源接地,第四参考电流源连接供电端,第二 PMOS的源极连接供电端,第二 PMOS的漏极连接第四NMOS的漏极和栅极以及第五NMOS的栅极,第四NMOS的源极接地,第五NMOS的漏极连接输出电路,并通过第一参考电流源连接供电端,第五NMOS的源极接地。
6.根据权利要求1所述的过流保护电路,其特征在于,所述输出电路包括:第五PMOS和第六NMOS ; 所述过流采样电路包括:第四电阻、第六PM0S、第七PMOS以及放大器; 所述过流保护环路包括:第五电阻、第七NM0S、第八NM0S、第八PM0S、第九PMOS以及第六参考电流源、第七参考电流源。
7.根据权利要求6所述的过流保护电路,其特征在于, 所述输出电路中,第五PMOS的源极连接供电端,第五PMOS的栅极与过流采样电路中第六PMOS的栅极连接,并与过流保护环路中第九PMOS的漏极连接,第五PMOS的漏极连接第六NMOS的漏极和过流采样电路中放大器的正输入端,第六NMOS的源极接地; 所述过流采样电路中,第六PMOS的源极接供电端,第六PMOS的漏极连接放大器的负输入端和第七PMOS的源极,放大器的输出端连接第七PMOS的栅极,第七PMOS的漏极连接过流保护环路中第七NMOS的源极,并通过第四电阻接地; 所述过流保护环路中,第七NMOS的漏极连接第五电阻的一端和第八NMOS的栅极,第七NMOS的栅极连接第五电阻的另一端和第六参考电流源,第六参考电流源连接供电端,第八NMOS的源极接地,第八NMOS的漏极连接第八PMOS的漏极和栅极以及第九PMOS的栅极,第八PMOS的源极连接供电端,第九PMOS的漏极连接输出电路中第五PMOS的栅极,并通过第七参考电流源接地,第九PMOS的源极连接供电端。
8.—种过流保护方法,其特征在于,该方法包括: 过流采样电路对输出电路进行过流采样; 过流保护环路对所述采样电流进行直流电平移位得到控制电流;根据控制电流对输出电路的输出电流进行负反馈。
9.一种集成电路,其特征在于,该集成电路包括过流保护电路,所述过流保护电路包括输出电路、过流采样电路、过流保护环路;其中, 过流采样电路,配置为对输出电路进行过流采样,并将采样电流传输给过流保护环路; 过流保护环路,配置为对所述采样电流进行直流电平移位得到控制电流,根据控制电流对输出电路的输出电流进行负反馈。
10.根据权利要求9所述的集成电路,其特征在于,所述输出电路包括: 第一 PMOS 和第一 NMOS ; 所述过流采样电路包括:第一电阻、第二 NM0S、第三NMOS以及放大器; 所述过流保护环路包括:第二电阻、第二 PM0S、第三PM0S、第四NM0S、第五NMOS以及第一参考电流源、第二参考电流源。
11.根据权利要求10所述的集成电路,其特征在于, 所述输出电路中,第一 PMOS的源极连接供电端,第一 PMOS的漏极连接第一 NMOS的漏极和过流采样电路中放大器的正输入端,第一 NMOS的源极接地,第一 NMOS的栅极连接过流采样电路中第二 NMOS的栅极和过流保护环路中第五NMOS的漏极; 所述过流采样电路中,第二 NMOS的源极接地,第二 NMOS的漏极连接放大器的负输入端和第三NMOS的源极,放大器的输出端连接第三NMOS的栅极,第三NMOS的漏极连接过流保护环路中第三PMOS的源极,并通过第一电阻连接供电端; 所述过流保护环路中,第三PMOS的漏极连接第二PMOS的栅极和第二电阻的一端,第三PMOS的栅极连接第二电阻的另一端和第二参考电流源,第二 PMOS的源极连接供电端,第二PMOS的漏极连接第四NMOS的漏极和栅极以及第五NMOS的栅极,第四NMOS的源极接地,第五NMOS的漏极连接输出电路中第一 NMOS的栅极,并通过第一参考电流源连接供电端,第五NMOS的源极接地。
12.根据权利要求9所述的集成电路,其特征在于,所述输出电路包括:第一 PMOS和第一 NMOS ; 所述过流采样电路包括:第一电阻、第二 NM0S、第三NMOS以及放大器; 所述过流保护环路包括:第三电阻、第二 PM0S、第四PM0S、第四NM0S、第五NMOS以及第一参考电流源、第三参考电流源、第四参考电流源。
13.根据权利要求12所述的集成电路,其特征在于,所述过流保护环路中,PMOS的源极连接过流采样电路中第三NMOS的漏极,第四PMOS的漏极与栅极连接并连接到第三电阻的一端和第三参考电流源,第二 PMOS的栅极连接第三电阻的另一端和第四参考电流源,第三参考电流源接地,第四参考电流源连接供电端,第二 PMOS的源极连接供电端,第二 PMOS的漏极连接第四NMOS的漏极和栅极以及第五NMOS的栅极,第四NMOS的源极接地,第五NMOS的漏极连接输出电路,并通过第一参考电流源连接供电端,第五NMOS的源极接地。
14.根据权利要求9所述的集成电路,其特征在于,所述输出电路包括:第五PMOS和第六NMOS ; 所述过流采样电路包括:第四电阻、第六PM0S、第七PMOS以及放大器; 所述过流保护环路包括:第五电阻、第七NM0S、第八NM0S、第八PM0S、第九PMOS以及第六参考电流源、第七参考电流源。
15.根据权利要求14所述的集成电路,其特征在于, 所述输出电路中,第五PMOS的源极连接供电端,第五PMOS的栅极与过流采样电路中第六PMOS的栅极连接,并与过流保护环路中第九PMOS的漏极连接,第五PMOS的漏极连接第六NMOS的漏极和过流采样电路中放大器的正输入端,第六NMOS的源极接地; 所述过流采样电路中,第六PMOS的源极接供电端,第六PMOS的漏极连接放大器的负输入端和第七PMOS的源极,放大器的输出端连接第七PMOS的栅极,第七PMOS的漏极连接过流保护环路中第七NMOS的源极,并通过第四电阻接地; 所述过流保护环路中,第七NMOS的漏极连接第五电阻的一端和第八NMOS的栅极,第七NMOS的栅极连接第五电阻的另一端和第六参考电流源,第六参考电流源连接供电端,第八NMOS的源极接地,第八NMOS的漏极连接第八PMOS的漏极和栅极以及第九PMOS的栅极,第八PMOS的源极连接供电端,第九PMOS的漏极连接输出电路中第五PMOS的栅极,并通过第七参考电流源接地,第九PMOS的源极连接供电端。
CN201310267624.5A 2013-06-24 2013-06-24 一种过流保护方法、电路和集成电路 Pending CN104242278A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310267624.5A CN104242278A (zh) 2013-06-24 2013-06-24 一种过流保护方法、电路和集成电路

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201310267624.5A CN104242278A (zh) 2013-06-24 2013-06-24 一种过流保护方法、电路和集成电路
US14/313,064 US20140376141A1 (en) 2013-06-24 2014-06-24 Overcurrent protection method, circuit and integrated circuit

Publications (1)

Publication Number Publication Date
CN104242278A true CN104242278A (zh) 2014-12-24

Family

ID=52110752

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310267624.5A Pending CN104242278A (zh) 2013-06-24 2013-06-24 一种过流保护方法、电路和集成电路

Country Status (2)

Country Link
US (1) US20140376141A1 (zh)
CN (1) CN104242278A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106229954A (zh) * 2016-09-19 2016-12-14 中国电子科技集团公司第十八研究所 自适应过流保护电路

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106505539B (zh) * 2016-11-04 2019-01-11 杭州茂力半导体技术有限公司 一种电流采样电路和过流保护电路及其控制方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090039869A1 (en) * 2007-08-08 2009-02-12 Advanced Analogic Technologies, Inc. Cascode Current Sensor For Discrete Power Semiconductor Devices
CN101719757A (zh) * 2009-11-20 2010-06-02 北京中星微电子有限公司 一种功率放大器的过流保护电路及实现方法
CN102074942A (zh) * 2009-11-25 2011-05-25 深圳艾科创新微电子有限公司 一种过流保护电路
CN202817742U (zh) * 2012-10-25 2013-03-20 佛山市顺德区瑞德电子实业有限公司 一种过流保护电路
CN203415966U (zh) * 2013-06-24 2014-01-29 快捷半导体(苏州)有限公司 一种过流保护电路和集成电路

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6624671B2 (en) * 2000-05-04 2003-09-23 Exar Corporation Wide-band replica output current sensing circuit

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090039869A1 (en) * 2007-08-08 2009-02-12 Advanced Analogic Technologies, Inc. Cascode Current Sensor For Discrete Power Semiconductor Devices
CN101719757A (zh) * 2009-11-20 2010-06-02 北京中星微电子有限公司 一种功率放大器的过流保护电路及实现方法
CN102074942A (zh) * 2009-11-25 2011-05-25 深圳艾科创新微电子有限公司 一种过流保护电路
CN202817742U (zh) * 2012-10-25 2013-03-20 佛山市顺德区瑞德电子实业有限公司 一种过流保护电路
CN203415966U (zh) * 2013-06-24 2014-01-29 快捷半导体(苏州)有限公司 一种过流保护电路和集成电路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106229954A (zh) * 2016-09-19 2016-12-14 中国电子科技集团公司第十八研究所 自适应过流保护电路
CN106229954B (zh) * 2016-09-19 2018-08-24 中国电子科技集团公司第十八研究所 自适应过流保护电路

Also Published As

Publication number Publication date
US20140376141A1 (en) 2014-12-25

Similar Documents

Publication Publication Date Title
CN105446404B (zh) 低压差线性稳压器电路、芯片和电子设备
CN105700598B (zh) 一种用于电压稳压器的折返限流电路
CN104979813A (zh) 一种限流保护电路
CN205453114U (zh) 一种具有防反接功能的电源浪涌抑制器
CN105403753A (zh) 一种开关电源初级电感峰值电流辅助采样电路
CN203415966U (zh) 一种过流保护电路和集成电路
CN104242278A (zh) 一种过流保护方法、电路和集成电路
CN105183061B (zh) 一种电压缓冲器电路
CN101763134B (zh) 并联稳压电路
CN107147284A (zh) 一种保护电路及供电系统
CN103592991B (zh) 用于双极型线性稳压器的功率限制型保护电路
CN207069897U (zh) 启动电路及反激式开关电源
CN101153880A (zh) 负电压检测器
CN203434954U (zh) 一种上升时间可控的开关电路及数码产品
CN204808104U (zh) 一种零温度系数的基准电压源
CN110445377B (zh) 一种具有零静态功耗的导通时间产生电路
CN202309520U (zh) 一种用于芯片使能零关断电流的高压转低压电源电路
CN103944147B (zh) 一种开关电源保护电路及其控制方法
CN203800836U (zh) 一种开关电源的cs短路保护电路
CN102158213B (zh) 一种直流固态继电器
CN107395146B (zh) 一种恒定跨导放大器电路
CN105676939B (zh) 应用于无线充电控制芯片的可调精确过温保护电路
CN202145638U (zh) 一种高电压模拟开关电路
CN102447466B (zh) 可下拉精准电流的io电路
CN204376858U (zh) 一种用于晶体管开关的过压保护电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20141224