CN103814525B - 用于基于存储器的概率性切换来设计adc的系统和方法 - Google Patents

用于基于存储器的概率性切换来设计adc的系统和方法 Download PDF

Info

Publication number
CN103814525B
CN103814525B CN201280045886.0A CN201280045886A CN103814525B CN 103814525 B CN103814525 B CN 103814525B CN 201280045886 A CN201280045886 A CN 201280045886A CN 103814525 B CN103814525 B CN 103814525B
Authority
CN
China
Prior art keywords
pulse
memory component
value
variable
amplitude
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201280045886.0A
Other languages
English (en)
Other versions
CN103814525A (zh
Inventor
S·范卡彻曼
J·A·莱文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN103814525A publication Critical patent/CN103814525A/zh
Application granted granted Critical
Publication of CN103814525B publication Critical patent/CN103814525B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/04—Analogue/digital conversion; Digital/analogue conversion using stochastic techniques
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/50—Analogue/digital converters with intermediate conversion to time interval
    • H03M1/56—Input signal compared with linear ramp

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本公开的某些方面提供一种概率性模数转换器（ADC）。该概率性ADC可被配置成将模拟输入转换成可变长度或可变幅值的脉冲，将该脉冲作为切换脉冲应用于多个存储器元件，以及在应用该切换脉冲之后基于存储一值的存储器元件的数目来确定数字值。

Description

用于基于存储器的概率性切换来设计ADC的系统和方法
技术领域
本公开的某些实施例一般涉及模数转换器，并且尤其涉及设计概率性模数转换器。
背景技术
模数转换器(ADC)是将连续量转换成离散时间数字表示的一种设备。当前的模数转换器能达成高采样率和高线性度，但通常基于可具有大面积的模拟电路。目前，ADC的大小因对模拟电路的依赖而导致不能使技术节点显著缩减。
发明内容
本公开的某些实施例提供一种用于模数转换的方法。该方法一般包括将模拟输入转换为可变脉冲，将该可变脉冲作为切换脉冲应用于多个二进制存储器元件，其中该多个存储器元件用第一值来初始化，以及在应用切换脉冲之后基于存储第二值的存储器元件的数目来确定数字值。
本公开的某些实施例提供一种用于模数转换的设备。该设备一般包括用于将模拟输入转换为可变脉冲的装置，用于将该可变脉冲作为切换脉冲应用于多个二进制存储器元件的装置，其中该多个存储器元件用第一值来初始化，以及用于在应用切换脉冲之后基于存储第二值的存储器元件的数目来确定数字值的装置。
本公开的某些实施例提供一种用于模数转换的装置。该装置一般包括至少一个处理器，该至少一个处理器被配置成将模拟输入转换为可变脉冲，将该可变脉冲作为切换脉冲应用于多个二进制存储器元件，其中该多个存储器元件用第一值来初始化，以及在应用切换脉冲之后基于存储第二值的存储器元件的数目来确定数字值；以及耦合至该至少一个处理器的存储器。
本公开的某些实施例提供了一种计算机程序产品，该计算机程序产品包括其上存储有指令的计算机可读介质。这些指令一般可由一个或多个处理器执行以用于将模拟输入转换为可变脉冲，将该可变脉冲作为切换脉冲应用于多个二进制存储器 元件，其中该多个存储器元件用第一值来初始化，以及在应用切换脉冲之后基于存储第二值的存储器元件的数目来确定数字值。
附图说明
为了能详细地理解本公开上面陈述的特征所用的方式，可以参照实施例来对以上简要概述的本公开进行更具体的描述，其中一些实施例在附图中解说。然而应注意，附图仅解说了本公开的某些典型实施例，故不应被认为限定其范围，因为该描述可以认可其他同等有效的实施例。
图1解说了根据本公开的某些方面的示例模数转换器(ADC)。
图2解说了自旋转移矩(STT)随机存取存储器(RAM)。
图3解说了因变于当前脉冲的宽度的STT RAM的切换概率。
图4解说了根据本公开的某些方面的示例概率性ADC。
图5A-5B解说了根据本公开的某些方面的用于生成可变长度脉冲的示例电路及其相应的输入和输出波形。
图6解说了根据本公开的某些方面的可由概率性ADC执行的示例操作。
具体实施方式
其后参考附图更全面地描述本公开的各实施例。然而，本公开可用许多不同形式来实施并且不应解释为被限定于本公开通篇给出的任何具体结构或功能。确切而言，提供这些实施例是为了使得本公开将是透彻和完整的，并且其将向本领域技术人员完全传达本公开的范围。基于本文中的教导，本领域技术人员应领会，本公开的范围旨在覆盖本文中所披露的任何实施例，不论其是与本公开的任何其他实施例相独立地还是组合地实现的。例如，可以使用本文中所阐述的任何数目的实施例来实现装置或实践方法。另外，本公开的范围旨在覆盖使用作为本文中所阐述的本公开的各实施例的补充或者与之不同的其他结构、功能、或者结构及功能来实践的此类装置或方法。应当理解，本文中所公开的本公开的任何实施例可以由权利要求的一个或多个要素来实施。
本文中使用措辞“示例性”来表示“用作示例、实例或解说”。本文中描述为“示例性”的任何实施例不必被解释为优于或胜过其他实施例。
尽管本文中描述了特定实施例，但这些实施例的众多变体和置换落在本公开的范围之内。虽然提到了优选实施例的一些益处和优点，但本公开的范围并非旨在被限定于特定益处、用途或目标。相反，本公开的各实施例旨在能宽泛地应用于不同的技术、系统配置、网络和协议，其中一些作为示例在附图以及以下对优选实施例的详细描述中解说。详细描述和附图仅仅解说本公开而非限定本公开，本公开的范围由所附权利要求及其等效技术方案来定义。
示例模数转换器
图1解说了根据本公开的某些方面的示例模数转换器(ADC)。ADC 102将连续量(例如，模拟输入104)转换为离散时间数字表示(例如，数字输出106)。模拟输入104可以是模拟电压或电流，而数字输出106可以是与该输入电压或电流的幅值成比例的数位。数字输出可以是由n位表示的二进制数字，其中n可以是整数。
大多数ADC设计要求模拟构件块，其无法随着工艺技术来伸缩。本公开的某些方面呈现概率性ADC的设计，其利用毫微级存储器元件的概率性切换行为来数字化模拟信号。所提议的概率性ADC利用数字构件块，其可以随着工艺技术的进步来伸缩。
一些新兴的存储器技术(诸如，自旋转移矩(STT)随机存取存储器(RAM))拥有独特的概率性切换性质，其中存储器的切换概率因变于写入电流和脉冲宽度。在本公开中，存储器元件的概率性切换行为被利用于设计小面积ADC。应注意，以下描述专注于STT RAM。然而，可使用任何概率性存储器元件(例如，概率性毫微级存储器元件)来设计所提议的概率性ADC，所有这些都落入本公开的范围。
STT RAM是其中可通过对准流经磁隧道结(MTJ)元件的电子的旋转来极化电流的存储器技术，如图2中所解说的。MTJ元件202可具有两个磁性层以及这两个磁性层之间的隧道阻挡层。这两个磁性层之一可以是切换层，并且另一磁性层可固定于其磁化方向。
可利用旋转极化电流来改变MTJ元件中的切换层的磁取向来将数据写入STT RAM中。所得到的MTJ元件的电阻差可被用于从存储器读出信息。
图3解说了因变于电流脉冲的宽度的STT RAM 200的切换概率。如所解说的，电流脉冲的宽度越长，STT RAM的切换概率越高。曲线302示出从反并联(AP) 至并联(P)的切换，而曲线304示出从P至AP的切换。
图4解说了根据本公开的某些方面的示例概率性ADC 400。该ADC可包括脉冲发生器402、STT RAM阵列(例如，RAM排404)、计数器406以及映射函数408。脉冲发生器402可以将模拟输入值转换成可变长度脉冲，其中脉冲的长度(tpulse)可以与该模拟值(Vinput)成比例。可变长度脉冲可被用于切换STT RAM的阵列。
应当注意，可变长度脉冲在此作为示例呈现。一般地，任何可变脉冲(诸如可变长度、可变幅值)或者甚至是恒定电流或恒定电压脉冲可被用于控制存储器排(例如，毫微存储器排)中的各存储器的切换概率。
根据某些方面，STT RAM排404中的存储器元件可以首先通过应用超阈值脉冲被初始化为预定值(例如，零)。可变长度脉冲tpulse可以随后作为切换脉冲被应用于STT RAM排404，这可导致一些STT RAM切换其状态。STT RAM排404可以稍后被并行读出。计数器406可以对已经切换成不同值(Nswitch)(N切换)的存储器元件的数目进行计数。例如，如果用零来初始化STT RAM，则计数器可以对阵列(例如，存储器排)中创建的“1”的数目进行计数。Nswitch可以与被正被采样的模拟值成比例。映射函数408将阵列中其值已切换的存储器阵列的数目(例如，Nswitch)映射到数字输出。
对于某些方面，存储器排404中的存储器元件的数目(例如，Nmem)可以大于或等于22n个元件(这将导致22n个随机位)，从而概率性ADC 400可以准确地估计n位模拟值。因此，6位概率性ADC可以要求约4000个存储器元件(例如，STT RAM)。
对于某些方面，可以周期性地执行校准步骤以将Nswitch映射到模拟值。校准可被认为是校正概率性ADC的积分非线性(INL)。INL表示ADC的理想输出与实际输出水平之间的最大偏差。
所提议的概率性ADC的差分非线性(DNL)可能非常良好，因为ADC不依赖于模拟值与已切换存储器元件的数目之间的精确匹配。另外，已切换存储器元件的数目随着脉冲的长度单调改变。ADC的差分非线性是指ADC的输出与在将其输入跨其整个范围线性扫过时理想(例如，线性)情况的偏差。
图5A解说了根据本公开的某些方面的用于从模拟输入生成可变长度脉冲的 示例电路500。如所解说的，时钟信号502可被连接至两个Mosfet P沟道晶体管的栅极。结果得到的信号(例如，R)可以与模拟输入506进行比较以生成可变长度脉冲508。可变长度脉冲可以被这样设计，从而脉冲的长度等于预定恒定值(例如，const)加上与输入电压成比例的值(tpulse＝const+a×Vinput)(t脉冲＝恒定值+a×V输入)。
图5B解说了根据本公开的某些方面的图5A中的电路的示例输入和输出波形。如所解说的，可变长度脉冲通过将参考信号R 504与模拟输入506进行比较来生成。
图6解说了根据本公开的某些方面的可由概率性ADC执行的示例操作。在602，概率性ADC可以将模拟输入转换成可变脉冲。对于某些方面，可变脉冲可以是可变长度脉冲或者可变幅值脉冲。在604，概率性ADC可以将该可变脉冲作为切换脉冲应用于多个存储器元件，其中该多个存储器元件用第一值(例如，零)来初始化。在606，概率性ADC可以在应用切换脉冲之后基于存储第二值(例如，一)的存储器元件的数目来确定数字值。
所提议的概率性ADC可适用于要求单个芯片上的许多数百个ADC进行感测应用的新颖应用。应当注意，概率性ADC的大小和功耗可以随着数字工艺的伸缩而合意地伸缩。
以上所描述的各种操作或方法可由能够执行相应功能的任何合适的装置来执行。这些装置可包括各种硬件和/或软件组件和/或模块，包括但不限于电路、专用集成电路(ASIC)或处理器。
如本文所使用的，术语“确定”涵盖各种各样的动作。例如，“确定”可包括演算、计算、处理、推导、研究、查找(例如，在表、数据库或其他数据结构中查找)、探知及诸如此类。而且，“确定”可包括接收(例如，接收信息)、访问(例如，访问存储器中的数据)及诸如此类。而且，“确定”还可包括解析、选择、选取、确立及类似动作。
如本文所使用的，引述一列项目中的“至少一个”的短语是指这些项目的任何组合，包括单个成员。作为示例，“a、b或c中的至少一个”旨在涵盖：a、b、c、a-b、a-c、b-c、以及a-b-c。
结合本公开所描述的各种解说性逻辑框、模块、以及电路可用设计成执行本 文所描述功能的通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列信号(FPGA)或其他可编程逻辑器件(PLD)、分立的门或晶体管逻辑、分立的硬件组件或其任何组合来实现或执行。通用处理器可以是微处理器，但在替换方案中，处理器可以是任何市售的处理器、控制器、微控制器或状态机。处理器还可以被实现为计算设备的组合，例如DSP与微处理器的组合、多个微处理器、与DSP核心协同的一个或多个微处理器或任何其它此类配置。
结合本公开所描述的方法或算法的步骤可直接在硬件中、或在由处理器执行的软件模块中、或在这两者的组合中实施。软件模块可驻留在本领域所知的任何形式的存储介质中。可使用的存储介质的一些示例包括随机存取存储器(RAM)、只读存储器(ROM)、闪存、EPROM存储器、EEPROM存储器、寄存器、硬盘、可移动盘、CD-ROM，等等。软件模块可包括单条指令、或许多条指令，且可分布在若干不同的代码段上，分布在不同的程序间以及跨多个存储介质分布。存储介质可被耦合到处理器以使得该处理器能从/向该存储介质读写信息。替换地，存储介质可以被整合到处理器。
本文所公开的方法包括用于达成所描述的方法的一个或多个步骤或动作。这些方法步骤和/或动作可以彼此互换而不会脱离权利要求的范围。换言之，除非指定了步骤或动作的特定次序，否则具体步骤和/或动作的次序和/或使用可以改动而不会脱离权利要求的范围。
所描述的功能可在硬件、软件、固件或其任何组合中实现。如果在软件中实现，则各功能可以作为一条或多条指令存储在计算机可读介质上。存储介质可以是能被计算机访问的任何可用介质。作为示例而非限定，这样的计算机可读介质可包括RAM、ROM、EEPROM、CD-ROM或其他光盘存储、磁盘存储或其他磁存储设备、或能被用来携带或存储指令或数据结构形式的期望程序代码且能被计算机访问的任何其他介质。如本文所用的碟或盘包括压缩盘(CD)、激光盘、光盘、数字通用盘(DVD)、软盘和盘，其中碟常常磁学地再现数据而盘用激光光学地再现数据。
因此，某些实施例可包括用于执行本文中给出的操作的计算机程序产品。例如，此种计算机程序产品可包括其上存储(和/或编码)有指令的计算机可读介质，这些指令能由一个或多个处理器执行以执行本文中所描述的操作。对于某些实施 例，计算机程序产品可包括包装材料。
软件或指令还可以在传输介质上传送。例如，如果软件是使用同轴电缆、光纤电缆、双绞线、数字订户线(DSL)、或诸如红外、无线电、以及微波等无线技术从web站点、服务器或其它远程源传送而来的，则该同轴电缆、光纤电缆、双绞线、DSL、或诸如红外、无线电、以及微波等无线技术就被包括在传输介质的定义里。
此外，应当领会，用于执行本文中所描述的方法和技术的模块和/或其它恰适装置能由终端和/或基站在适用的场合下载和/或以其他方式获得。例如，此类设备能被耦合至服务器以促成用于执行本文中所描述的方法的装置的转移。替换地，本文所述的各种方法能经由存储装置(例如，RAM、ROM、诸如压缩碟(CD)或软盘等物理存储介质等)来提供，以使得一旦将该存储装置耦合至或提供给用户终端和/或基站，该设备就能获得各种方法。此外，能利用适于向设备提供本文中所描述的方法和技术的任何其他合适的技术。
应该理解的是，权利要求并不被限定于以上所解说的精确配置和组件。可在以上所描述的方法和装置的布局、操作和细节上作出各种改动、更换和变形而不会脱离权利要求的范围。
尽管上述内容针对本公开的各实施例，然而可设计出本公开的其他和进一步的实施例而不会脱离本公开的基本范围，且其范围是由所附权利要求来确定的。

Claims (22)

1.一种用于模数转换的方法，包括：
将模拟输入转换成可变脉冲；
将所述可变脉冲作为切换脉冲应用于多个存储器元件，其中所述多个存储器元件用第一值来初始化，并且所述多个存储器元件是毫微级存储器元件，所述毫微级存储器元件的切换是所应用的电流或电压的概率函数；以及
在应用所述切换脉冲之后，基于存储第二值的存储器元件的数目来确定数字值。
2.如权利要求1所述的方法，其特征在于，所述可变脉冲包括可变长度脉冲或可变幅值脉冲。
3.如权利要求2所述的方法，其特征在于，所述可变长度脉冲的长度或者所述可变幅值脉冲的幅值与所述模拟输入值成比例。
4.如权利要求1所述的方法，其特征在于，确定所述数字值包括：
读取存储在所述存储器元件中的多个值；
确定存储所述第二值的存储器元件的数目；以及
使用存储所述第二值的存储器元件的所述数目与多个数字值之间的映射函数来确定所述数字值。
5.如权利要求1所述的方法，其特征在于，所述多个存储器元件的切换概率因变于所述可变脉冲的脉冲宽度或脉冲幅值。
6.如权利要求1所述的方法，其特征在于，22n个存储器元件用于n位数字值。
7.如权利要求1所述的方法，其特征在于，还包括：
通过校准来更新存储所述第二值的存储器元件的数目与所述模拟输入之间的映射。
8.一种用于模数转换的设备，包括：
用于将模拟输入转换成可变脉冲的装置；
用于将所述可变脉冲作为切换脉冲应用于多个存储器元件的装置，其中所述多个存储器元件用第一值来初始化，所述多个存储器元件是毫微级存储器元件，所述毫微级存储器元件的切换是所应用的电流或电压的概率函数；以及
用于在应用所述切换脉冲之后基于存储第二值的存储器元件的数目来确定数字值的装置。
9.如权利要求8所述的设备，其特征在于，所述可变脉冲包括可变长度脉冲或可变幅值脉冲。
10.如权利要求9所述的设备，其特征在于，所述可变长度脉冲的长度或者所述可变幅值脉冲的幅值与所述模拟输入值成比例。
11.如权利要求8所述的设备，其特征在于，所述用于确定所述数字值的装置包括：
用于读取存储在所述存储器元件中的多个值的装置；
用于确定存储所述第二值的存储器元件的数目的装置；以及
用于使用存储所述第二值的存储器元件的所述数目与多个数字值之间的映射函数来确定所述数字值的装置。
12.如权利要求8所述的设备，其特征在于，所述多个存储器元件的切换概率因变于所述可变脉冲的脉冲宽度或脉冲幅值。
13.如权利要求8所述的设备，其特征在于，22n个存储器元件用于n位数字值。
14.如权利要求8所述的设备，其特征在于，进一步包括：
用于通过校准来更新存储所述第二值的存储器元件的数目与所述模拟输入之间的映射的装置。
15.一种用于模数转换的装置，包括：
至少一个处理器，所述至少一个处理器被配置成将模拟输入转换为可变脉冲，将所述可变脉冲作为切换脉冲应用于多个二进制存储器元件，其中所述多个存储器元件用第一值来初始化，所述多个存储器元件是毫微级存储器元件，所述毫微级存储器元件的切换是所应用的电流或电压的概率函数，以及在应用所述切换脉冲之后基于存储第二值的存储器元件的数目来确定数字值；以及
与所述至少一个处理器耦合的存储器。
16.如权利要求15所述的装置，其特征在于，所述可变脉冲包括可变长度脉冲或可变幅值脉冲。
17.如权利要求16所述的装置，其特征在于，所述可变长度脉冲的长度或者所述可变幅值脉冲的幅值与所述模拟输入值成比例。
18.如权利要求15所述的装置，其特征在于，所述用于确定所述数字值的装置包括：
用于读取存储在所述存储器元件中的多个值的装置；
用于确定存储所述第二值的存储器元件的数目的装置；以及
用于使用存储所述第二值的存储器元件的所述数目与多个数字值之间的映射函数来确定所述数字值的装置。
19.如权利要求15所述的装置，其特征在于，所述多个存储器元件的切换概率因变于所述可变脉冲的脉冲宽度或脉冲幅值。
20.如权利要求15所述的装置，其特征在于，22n个存储器元件用于n位数字值。
21.如权利要求15所述的装置，其特征在于，进一步包括：
用于通过校准来更新存储所述第二值的存储器元件的数目与所述模拟输入之间的映射的装置。
22.一种用于模数转换的装置，包括：
用于将模拟输入转换成可变脉冲的电路；
用于将所述可变脉冲作为切换脉冲应用于多个存储器元件的电路，其中所述多个存储器元件用第一值来初始化，所述多个存储器元件是毫微级存储器元件，所述毫微级存储器元件的切换是所应用的电流或电压的概率函数；以及
用于在应用所述切换脉冲之后，基于存储第二值的存储器元件的数目来确定数字值的电路。
CN201280045886.0A 2011-09-21 2012-09-21 用于基于存储器的概率性切换来设计adc的系统和方法 Expired - Fee Related CN103814525B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/238,053 2011-09-21
US13/238,053 US8525709B2 (en) 2011-09-21 2011-09-21 Systems and methods for designing ADC based on probabilistic switching of memories
PCT/US2012/056718 WO2013044139A1 (en) 2011-09-21 2012-09-21 Systems and methods for designing adc based on probabilistic switching of memories

Publications (2)

Publication Number Publication Date
CN103814525A CN103814525A (zh) 2014-05-21
CN103814525B true CN103814525B (zh) 2016-12-21

Family

ID=47297391

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280045886.0A Expired - Fee Related CN103814525B (zh) 2011-09-21 2012-09-21 用于基于存储器的概率性切换来设计adc的系统和方法

Country Status (6)

Country Link
US (1) US8525709B2 (zh)
EP (1) EP2759061B1 (zh)
JP (1) JP5826940B2 (zh)
KR (1) KR101633623B1 (zh)
CN (1) CN103814525B (zh)
WO (1) WO2013044139A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9019754B1 (en) 2013-12-17 2015-04-28 Micron Technology, Inc. State determination in resistance variable memory

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2144287B (en) * 1983-07-22 1986-10-15 Nat Res Dev Analog-to-digital converters for seismometers
US6476753B1 (en) * 2000-09-29 2002-11-05 Motorola, Inc. Analog to digital converter using magnetoresistive memory technology
CN1811984A (zh) * 2005-01-28 2006-08-02 株式会社东芝 自旋注入磁随机存取存储器及写入方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06260908A (ja) * 1993-03-02 1994-09-16 Shingo Yamaoka Ｐｗｍ変換回路
US6362766B1 (en) 2000-02-09 2002-03-26 International Business Machines Corporation Variable pulse PWM DAC method and apparatus
US6314020B1 (en) 2000-09-29 2001-11-06 Motorola, Inc. Analog functional module using magnetoresistive memory technology
JP2002314164A (ja) * 2001-02-06 2002-10-25 Sony Corp 磁気トンネル素子及びその製造方法、薄膜磁気ヘッド、磁気メモリ、並びに磁気センサ
US6545906B1 (en) * 2001-10-16 2003-04-08 Motorola, Inc. Method of writing to scalable magnetoresistance random access memory element
US6677877B2 (en) 2002-03-29 2004-01-13 The United States Of America As Represented By The Secretary Of The Navy Comparator, analog-to-digital converter and method of analog-to-digital conversion using non-linear magneto-electronic device
US6979998B2 (en) * 2003-04-16 2005-12-27 Hewlett-Packard Development Company, L.P. Magnetic filter
EP1692704B1 (en) * 2003-11-24 2007-05-02 Koninklijke Philips Electronics N.V. Method and device for performing active field compensation during programming of a magnetoresistive memory device
US7978510B2 (en) 2009-03-01 2011-07-12 International Businesss Machines Corporation Stochastic synapse memory element with spike-timing dependent plasticity (STDP)
GB2548053B (en) 2010-01-15 2017-11-15 Albora Tech Ltd Analogue to digital converter
JP2012257138A (ja) * 2011-06-10 2012-12-27 Renesas Electronics Corp Ａｄコンバータ

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2144287B (en) * 1983-07-22 1986-10-15 Nat Res Dev Analog-to-digital converters for seismometers
US6476753B1 (en) * 2000-09-29 2002-11-05 Motorola, Inc. Analog to digital converter using magnetoresistive memory technology
CN1811984A (zh) * 2005-01-28 2006-08-02 株式会社东芝 自旋注入磁随机存取存储器及写入方法

Also Published As

Publication number Publication date
EP2759061B1 (en) 2019-07-31
JP5826940B2 (ja) 2015-12-02
CN103814525A (zh) 2014-05-21
KR20140065455A (ko) 2014-05-29
US20130069809A1 (en) 2013-03-21
EP2759061A1 (en) 2014-07-30
JP2014526861A (ja) 2014-10-06
US8525709B2 (en) 2013-09-03
KR101633623B1 (ko) 2016-06-27
WO2013044139A1 (en) 2013-03-28

Similar Documents

Publication Publication Date Title
CN103917992B (zh) 用于按概率性方式使用存储器来存储神经网络的突触权重的方法和装置
US6262678B1 (en) Current-mode spike-based analog-to-digital conversion
CN112445456A (zh) 使用乘法器-累加器电路的系统、计算装置和方法
US7283079B2 (en) Digital to analog converter having a single cyclic resistor string and multiple current sources
CN103378861A (zh) 模数转换器系统和方法
US9891988B2 (en) Device and method for storing data in a plurality of multi-level cell memory chips
Jabeur et al. Comparison of Verilog‐A compact modelling strategies for spintronic devices
WO2018075735A1 (en) Correcting offset and gain drift related angle errors with motor position detectors
CN103814525B (zh) 用于基于存储器的概率性切换来设计adc的系统和方法
CN105204563A (zh) 用于dac的基准电流补偿方法和电路
US20200379673A1 (en) Device for high dimensional computing comprising an associative memory module
Stojković et al. On the simplex algorithm initializing
CN102194017B (zh) 非线性电路的晶体管级分段线性建模及模型降阶方法
KR100302847B1 (ko) 유한필드에서의긴다항식제산장치
CN108650069B (zh) 一种序列生成方法及系统
Dehghan et al. On some cubic convergence iterative formulae without derivatives for solving nonlinear equations
Luke et al. $ N $-Sequence RSNS Ambiguity Analysis
CN104199635B (zh) 集成crc校验电路的伪随机数发生器
CN104917535B (zh) 用于分组码的高阶伴随式计算器和计算高阶伴随式的方法
Molahosseini et al. Introduction to residue number system: structure and teaching methodology
Duan et al. On chip signal generators for low overhead ADC BIST
JP2004118651A (ja) 乱数発生方法及び乱数発生装置
Wang et al. Multiple Harmonics Fitting Algorithms Applied to Periodic Signals Based on Hilbert‐Huang Transform
Sidana et al. Roulette games and depths of words over finite commutative rings
Hoseini et al. Macro modeling approach for semi-digital smart integrated circuits

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20161221

Termination date: 20210921

CF01 Termination of patent right due to non-payment of annual fee