CN103780370A - 一种分数阶次不同的zhang混沌切换系统方法及电路 - Google Patents

Abstract

本发明提供一种分数阶次不同zhang混沌切换系统方法及电路，利用运算放大器U1、运算放大器U2及电阻和电容构成反相加法器和不同阶次的分数阶反相积分器，利用乘法器U3、乘法器U4和乘法器U5实现乘法运算，利用模拟开关U6实现模拟信号的选择输出，所述运算放大器U1和运算放大器U2采用LF347D，所述乘法器U3、乘法器U4和乘法器U5采用AD633JN，所述模拟开关U6采用ADG888，所述运算放大器U1连接乘法器U3、乘法器U4和模拟开关U6，所述运算放大器U2连接乘法器U5和模拟开关U6，所述乘法器U3和乘法器U4连接运算放大器U1，所述乘法器U5连接运算放大器U2，所述模拟开关U6连接运算放大器U1和运算放大器U2，提出了一个新型的混沌系统的新型切换方法及电路，这对增加混沌系统切换的类型及这种混沌系统应用于工程实践提供了一种新思路。

Description

一种分数阶次不同的zhang混沌切换系统方法及电路

技术领域

本发明涉及一个混沌系统及电路实现，特别涉及一种分数阶次不同的zhang混沌切换系统方法及电路。

背景技术

目前，己有的切换混沌系统的方法与电路主要包括混沌系统中不同线性项或非线性项的之间的切换，以及基于这2种切换模式的分数阶形式，关于不同阶次的分数阶混沌系统的切换方法及电路还没有被提出，本发明提出了一种分数阶次不同的zhang混沌切换系统方法及电路，本发明提出了一个新型的混沌系统的新型切换方法及电路，这对增加混沌系统切换的类型及这种混沌系统应用于工程实践提供了一种新思路。

发明内容

本发明要解决的技术问题是提供一种分数阶次不同的zhang混沌切换系统方法及电路，本发明采用如下技术手段实现发明目的：

1、一种分数阶次不同的zhang混沌切换系统方法，其特征是在于，包括以下步骤：

（1）zhang混沌系统i的方程为：

$\left\{\begin{array}{ccc}\mathrm{dx}/\mathrm{dt}=-\mathrm{ax}+\mathrm{by}-\mathrm{yz}& & \\ \mathrm{dy}/\mathrm{dt}=x+\mathrm{xz}& i& a=10,b=28,c=2\\ \mathrm{dz}/\mathrm{dt}=y^2-\mathrm{cz}& & \end{array}\right.$

（2）0.9阶zhang混沌系统ii的方程为：

$\left\{\begin{array}{ccc}{d}^{0.9}x/d{t}^{0.9}=-\mathrm{ax}+\mathrm{by}-\mathrm{yz}& & \\ d^{0.9}y/{\mathrm{dt}}^{0.9}=x+\mathrm{xz}& \mathrm{ii}& a=10,b=28,c=2\\ d^{0.9}z/{\mathrm{dt}}^{0.9}=y^2-\mathrm{cz}& & \end{array}\right.$

（3）0.1阶zhang混沌系统iii的方程为：

$\left\{\begin{array}{ccc}{d}^{0.1}x/{\mathrm{dt}}^{0.1}=-\mathrm{ax}+\mathrm{by}-\mathrm{yz}& & \\ d^{0.1}y/{\mathrm{dt}}^{0.1}=x+\mathrm{xz}& \mathrm{iii}& a=10,b=28,c=2\\ d^{0.1}z/{\mathrm{dt}}^{0.1}=y^2-\mathrm{cz}& & \end{array}\right.$

(4)构造切换函数q=f(x),其中f(x)的表达式iv为：

$q=f\left(x\right)=\left\{\begin{array}{ccc}0.9& x>0& \\ & & \mathrm{iv}\\ 0.1& x\≤0& \end{array}\right.$

(5)由ii、iii和iv构造一种分数阶次不同的zhang混沌切换系统v为：

$\left\{\begin{array}{cc}{d}^{q}x/{\mathrm{dt}}^q=-\mathrm{ax}+\mathrm{by}-\mathrm{yz}& \\ d^{q}y/{\mathrm{dt}}^q=x+\mathrm{xz}& a=10,b=28,c=2,q=f\left(x\right)=\left\{\begin{array}{ccc}0.9& x>0& \\ & & v\\ 0.1& x\≤0& \end{array}\right.\\ d^{q}z/{\mathrm{dt}}^q=y^2-\mathrm{cz}& \end{array}\right.$

(6)根据分数阶次不同的zhang混沌切换系统v构造模拟电路系统，利用运算放大器U1、运算放大器U2及电阻和电容构成反相加法器和不同阶次的分数阶反相积分器，利用乘法器U3、乘法器U4和乘法器U5实现乘法运算，利用模拟开关U6实现模拟信号的选择输出，所述运算放大器U1和运算放大器U2采用LF347D，所述乘法器U3、乘法器U4和乘法器U5采用AD633JN，所述模拟开关U6采用ADG888，所述运算放大器U1连接乘法器U3、乘法器U4和模拟开关U6，所述运算放大器U2连接乘法器U5和模拟开关U6，所述乘法器U3和乘法器U4连接运算放大器U1，所述乘法器U5连接运算放大器U2，所述模拟开关U6连接运算放大器U1和运算放大器U2；

所述运算放大器U1的第1引脚通过电阻R6与运算放大器U1的第2引脚相接，通过电阻R9与运算放大器U1的第6引脚相接，运算放大器U1的第3、5、10、12引脚接地，第4引脚接VCC，第11引脚接VEE，运算放大器U1的第6引脚通过电阻Ry11与电容Cy11的并联，接电阻Ry12与电容Cy12的并联，再接电阻Ry13与电容Cy13的并联后，再接模拟开关U5的第7引脚，通过电阻Ry21与电容Cy21的并联，接电阻Ry22与电容Cy22的并联，再接电阻Ry23与电容Cy23的并联后，再接模拟开关U5的第5引脚，运算放大器U1的第7引脚通过电阻R2接运算放大器U1的第13引脚，接乘法器U3的第1引脚，接乘法器U5的第1、3引脚，运算放大器U1的第8引脚通过电阻R7接运算放大器U1的第2引脚，通过电阻R4接运算放大器U1的第9引脚，接运算放大器U2的第2引脚,接乘法器U4的第1引脚，运算放大器U1的第9引脚通过电阻Rx11与电容Cx11的并联，接电阻Rx12与电容Cx12的并联，再接电阻Rx13与电容Cx13的并联后，再接模拟开关U6的第2引脚，通过电阻Rx21与电容Cx21的并联，接电阻Rx22与电容Cx22的并联，再接电阻Rx23与电容Cx23的并联后，再接模拟开关U6的第4引脚，运算放大器U1的第14引脚通过电阻R1接运算放大器U1的第13引脚，通过电阻R5接运算放大器U1的第9引脚；

所述运算放大器U2的第6、7引脚悬空，所述运算放大器U2的第3、5、10、12引脚接地，第4引脚接VCC，第11引脚接VEE，运算放大器U2的第1引脚通过电阻R14和R15的串联接地,通过R14接模拟开关U6的第8、9引脚，运算放大器U2的第8引脚通过电阻R12接运算放大器U2的第9引脚，接乘法器U3的第3引脚,接乘法器U4的第3引脚,运算放大器U2的第9引脚通过电阻Rz11与电容Cz11的并联，接电阻Rz12与电容Cz12的并联，再接电阻Rz13与电容Cz13的并联后，再接模拟开关U6的第10引脚，通过电阻Rz21与电容Cz21的并联，接电阻Rz22与电容Cz22的并联，再接电阻Rz23与电容Cz23的并联后，再接模拟开关U6的第12引脚，运算放大器U2的第14引脚通过电阻R11接运算放大器U2的第13引脚，通过电阻R13接运算放大器U2的第9引脚；

所述乘法器U3的第1引脚接运算放大器U1的第7引脚，第3引脚接运算放大器U2的第8引脚，第2、4、6引脚均接地，第5引脚接VEE，第7引脚通过电阻R3接运算放大器U1的第9引脚，第8引脚接VCC；

所述乘法器U4的第1引脚接运算放大器U1的第8引脚，第3引脚接运算放大器U2的第8引脚，第2、4、6引脚均接地，第5引脚接VEE，第7引脚通过电阻R8接运算放大器U1的第2引脚，第8引脚接VCC；

所述乘法器U5的第1、3引脚接运算放大器U1的第7引脚，第2、4、6引脚均接地，第5引脚接VEE，第7引脚通过电阻R10接运算放大器U2的第13引脚，第8引脚接VCC；

所述模拟开关U6的第1引脚接VCC,第16引脚接地，第13、14、15引脚悬空，第3引脚接运算放大器U1的第8引脚,第6引脚接运算放大器U1的第7引脚,第11引脚接运算放大器U2的第8引脚。

2、一种分数阶次不同的zhang混沌切换系统电路，其特征是在于，利用运算放大器U1、运算放大器U2及电阻和电容构成反相加法器和不同阶次的分数阶反相积分器，利用乘法器U3、乘法器U4和乘法器U5实现乘法运算，利用模拟开关U6实现模拟信号的选择输出，所述运算放大器U1和运算放大器U2采用LF347D，所述乘法器U3、乘法器U4和乘法器U5采用AD633JN，所述模拟开关U6采用ADG888，所述运算放大器U1连接乘法器U3、乘法器U4和模拟开关U6，所述运算放大器U2连接乘法器U5和模拟开关U6，所述乘法器U3和乘法器U4连接运算放大器U1，所述乘法器U5连接运算放大器U2，所述模拟开关U6连接运算放大器U1和运算放大器U2；

所述运算放大器U1的第1引脚通过电阻R6与运算放大器U1的第2引脚相接，通过电阻R9与运算放大器U1的第6引脚相接，运算放大器U1的第3、5、10、12引脚接地，第4引脚接VCC，第11引脚接VEE，运算放大器U1的第6引脚通过电阻Ry11与电容Cy11的并联，接电阻Ry12与电容Cy12的并联，再接电阻Ry13与电容Cy13的并联后，再接模拟开关U5的第7引脚，通过电阻Ry21与电容Cy21的并联，接电阻Ry22与电容Cy22的并联，再接电阻Ry23与电容Cy23的并联后，再接模拟开关U5的第5引脚，运算放大器U1的第7引脚通过电阻R2接运算放大器U1的第13引脚，接乘法器U3的第1引脚，接乘法器U5的第1、3引脚，运算放大器U1的第8引脚通过电阻R7接运算放大器U1的第2引脚，通过电阻R4接运算放大器U1的第9引脚，接运算放大器U2的第2引脚,接乘法器U4的第1引脚，运算放大器U1的第9引脚通过电阻Rx11与电容Cx11的并联，接电阻Rx12与电容Cx12的并联，再接电阻Rx13与电容Cx13的并联后，再接模拟开关U6的第2引脚，通过电阻Rx21与电容Cx21的并联，接电阻Rx22与电容Cx22的并联，再接电阻Rx23与电容Cx23的并联后，再接模拟开关U6的第4引脚，运算放大器U1的第14引脚通过电阻R1接运算放大器U1的第13引脚，通过电阻R5接运算放大器U1的第9引脚；

所述运算放大器U2的第6、7引脚悬空，所述运算放大器U2的第3、5、10、12引脚接地，第4引脚接VCC，第11引脚接VEE，运算放大器U2的第1引脚通过电阻R14和R15的串联接地,通过R14接模拟开关U6的第8、9引脚，运算放大器U2的第8引脚通过电阻R12接运算放大器U2的第9引脚，接乘法器U3的第3引脚,接乘法器U4的第3引脚,运算放大器U2的第9引脚通过电阻Rz11与电容Cz11的并联，接电阻Rz12与电容Cz12的并联，再接电阻Rz13与电容Cz13的并联后，再接模拟开关U6的第10引脚，通过电阻Rz21与电容Cz21的并联，接电阻Rz22与电容Cz22的并联，再接电阻Rz23与电容Cz23的并联后，再接模拟开关U6的第12引脚，运算放大器U2的第14引脚通过电阻R11接运算放大器U2的第13引脚，通过电阻R13接运算放大器U2的第9引脚；

所述乘法器U3的第1引脚接运算放大器U1的第7引脚，第3引脚接运算放大器U2的第8引脚，第2、4、6引脚均接地，第5引脚接VEE，第7引脚通过电阻R3接运算放大器U1的第9引脚，第8引脚接VCC；

所述乘法器U4的第1引脚接运算放大器U1的第8引脚，第3引脚接运算放大器U2的第8引脚，第2、4、6引脚均接地，第5引脚接VEE，第7引脚通过电阻R8接运算放大器U1的第2引脚，第8引脚接VCC；

所述乘法器U5的第1、3引脚接运算放大器U1的第7引脚，第2、4、6引脚均接地，第5引脚接VEE，第7引脚通过电阻R10接运算放大器U2的第13引脚，第8引脚接VCC；

所述模拟开关U6的第1引脚接VCC,第16引脚接地，第13、14、15引脚悬空，第3引脚接运算放大器U1的第8引脚,第6引脚接运算放大器U1的第7引脚,第11引脚接运算放大器U2的第8引脚。

本发明的有益效果是：提出了一个新型的混沌系统的新型切换方法及电路，这对增加混沌系统切换的类型及这种混沌系统应用于工程实践提供了一种新思路。

附图说明

图1为本发明优选实施例的电路连接结构示意图。

图2和图3为本发明的电路实际连接图。

具体实施方式

下面结合附图和优选实施例对本发明作更进一步的详细描述，参见图1-图3。

1、一种分数阶次不同的zhang混沌切换系统方法，其特征是在于，包括以下步骤：

（1）zhang混沌系统i的方程为：

$\left\{\begin{array}{ccc}\mathrm{dx}/\mathrm{dt}=-\mathrm{ax}+\mathrm{by}-\mathrm{yz}& & \\ \mathrm{dy}/\mathrm{dt}=x+\mathrm{xz}& i& a=10,b=28,c=2\\ \mathrm{dz}/\mathrm{dt}=y^2-\mathrm{cz}& & \end{array}\right.$

（2）0.9阶zhang混沌系统ii的方程为：

$\left\{\begin{array}{ccc}{d}^{0.9}x/d{t}^{0.9}=-\mathrm{ax}+\mathrm{by}-\mathrm{yz}& & \\ d^{0.9}y/{\mathrm{dt}}^{0.9}=x+\mathrm{xz}& \mathrm{ii}& a=10,b=28,c=2\\ d^{0.9}z/{\mathrm{dt}}^{0.9}=y^2-\mathrm{cz}& & \end{array}\right.$

（3）0.1阶zhang混沌系统iii的方程为：

$\left\{\begin{array}{ccc}{d}^{0.1}x/{\mathrm{dt}}^{0.1}=-\mathrm{ax}+\mathrm{by}-\mathrm{yz}& & \\ d^{0.1}y/{\mathrm{dt}}^{0.1}=x+\mathrm{xz}& \mathrm{iii}& a=10,b=28,c=2\\ d^{0.1}z/{\mathrm{dt}}^{0.1}=y^2-\mathrm{cz}& & \end{array}\right.$

(4)构造切换函数q=f(x),其中f(x)的表达式iv为：

$q=f\left(x\right)=\left\{\begin{array}{ccc}0.9& x>0& \\ & & \mathrm{iv}\\ 0.1& x\≤0& \end{array}\right.$

(5)由ii、iii和iv构造一种分数阶次不同的zhang混沌切换系统v为：

$\left\{\begin{array}{cc}{d}^{q}x/{\mathrm{dt}}^q=-\mathrm{ax}+\mathrm{by}-\mathrm{yz}& \\ d^{q}y/{\mathrm{dt}}^q=x+\mathrm{xz}& a=10,b=28,c=2,q=f\left(x\right)=\left\{\begin{array}{ccc}0.9& x>0& \\ & & v\\ 0.1& x\≤0& \end{array}\right.\\ d^{q}z/{\mathrm{dt}}^q=y^2-\mathrm{cz}& \end{array}\right.$

(6)根据分数阶次不同的zhang混沌切换系统v构造模拟电路系统，利用运算放大器U1、运算放大器U2及电阻和电容构成反相加法器和不同阶次的分数阶反相积分器，利用乘法器U3、乘法器U4和乘法器U5实现乘法运算，利用模拟开关U6实现模拟信号的选择输出，所述运算放大器U1和运算放大器U2采用LF347D，所述乘法器U3、乘法器U4和乘法器U5采用AD633JN，所述模拟开关U6采用ADG888，所述运算放大器U1连接乘法器U3、乘法器U4和模拟开关U6，所述运算放大器U2连接乘法器U5和模拟开关U6，所述乘法器U3和乘法器U4连接运算放大器U1，所述乘法器U5连接运算放大器U2，所述模拟开关U6连接运算放大器U1和运算放大器U2；

所述运算放大器U1的第1引脚通过电阻R6与运算放大器U1的第2引脚相接，通过电阻R9与运算放大器U1的第6引脚相接，运算放大器U1的第3、5、10、12引脚接地，第4引脚接VCC，第11引脚接VEE，运算放大器U1的第6引脚通过电阻Ry11与电容Cy11的并联，接电阻Ry12与电容Cy12的并联，再接电阻Ry13与电容Cy13的并联后，再接模拟开关U5的第7引脚，通过电阻Ry21与电容Cy21的并联，接电阻Ry22与电容Cy22的并联，再接电阻Ry23与电容Cy23的并联后，再接模拟开关U5的第5引脚，运算放大器U1的第7引脚通过电阻R2接运算放大器U1的第13引脚，接乘法器U3的第1引脚，接乘法器U5的第1、3引脚，运算放大器U1的第8引脚通过电阻R7接运算放大器U1的第2引脚，通过电阻R4接运算放大器U1的第9引脚，接运算放大器U2的第2引脚,接乘法器U4的第1引脚，运算放大器U1的第9引脚通过电阻Rx11与电容Cx11的并联，接电阻Rx12与电容Cx12的并联，再接电阻Rx13与电容Cx13的并联后，再接模拟开关U6的第2引脚，通过电阻Rx21与电容Cx21的并联，接电阻Rx22与电容Cx22的并联，再接电阻Rx23与电容Cx23的并联后，再接模拟开关U6的第4引脚，运算放大器U1的第14引脚通过电阻R1接运算放大器U1的第13引脚，通过电阻R5接运算放大器U1的第9引脚；

所述运算放大器U2的第6、7引脚悬空，所述运算放大器U2的第3、5、10、12引脚接地，第4引脚接VCC，第11引脚接VEE，运算放大器U2的第1引脚通过电阻R14和R15的串联接地,通过R14接模拟开关U6的第8、9引脚，运算放大器U2的第8引脚通过电阻R12接运算放大器U2的第9引脚，接乘法器U3的第3引脚,接乘法器U4的第3引脚,运算放大器U2的第9引脚通过电阻Rz11与电容Cz11的并联，接电阻Rz12与电容Cz12的并联，再接电阻Rz13与电容Cz13的并联后，再接模拟开关U6的第10引脚，通过电阻Rz21与电容Cz21的并联，接电阻Rz22与电容Cz22的并联，再接电阻Rz23与电容Cz23的并联后，再接模拟开关U6的第12引脚，运算放大器U2的第14引脚通过电阻R11接运算放大器U2的第13引脚，通过电阻R13接运算放大器U2的第9引脚；

所述乘法器U3的第1引脚接运算放大器U1的第7引脚，第3引脚接运算放大器U2的第8引脚，第2、4、6引脚均接地，第5引脚接VEE，第7引脚通过电阻R3接运算放大器U1的第9引脚，第8引脚接VCC；

所述乘法器U4的第1引脚接运算放大器U1的第8引脚，第3引脚接运算放大器U2的第8引脚，第2、4、6引脚均接地，第5引脚接VEE，第7引脚通过电阻R8接运算放大器U1的第2引脚，第8引脚接VCC；

所述乘法器U5的第1、3引脚接运算放大器U1的第7引脚，第2、4、6引脚均接地，第5引脚接VEE，第7引脚通过电阻R10接运算放大器U2的第13引脚，第8引脚接VCC；

所述模拟开关U6的第1引脚接VCC,第16引脚接地，第13、14、15引脚悬空，第3引脚接运算放大器U1的第8引脚,第6引脚接运算放大器U1的第7引脚,第11引脚接运算放大器U2的第8引脚。

2、一种分数阶次不同的zhang混沌切换系统电路，其特征是在于，利用运算放大器U1、运算放大器U2及电阻和电容构成反相加法器和不同阶次的分数阶反相积分器，利用乘法器U3、乘法器U4和乘法器U5实现乘法运算，利用模拟开关U6实现模拟信号的选择输出，所述运算放大器U1和运算放大器U2采用LF347D，所述乘法器U3、乘法器U4和乘法器U5采用AD633JN，所述模拟开关U6采用ADG888，所述运算放大器U1连接乘法器U3、乘法器U4和模拟开关U6，所述运算放大器U2连接乘法器U5和模拟开关U6，所述乘法器U3和乘法器U4连接运算放大器U1，所述乘法器U5连接运算放大器U2，所述模拟开关U6连接运算放大器U1和运算放大器U2；

所述运算放大器U1的第1引脚通过电阻R6与运算放大器U1的第2引脚相接，通过电阻R9与运算放大器U1的第6引脚相接，运算放大器U1的第3、5、10、12引脚接地，第4引脚接VCC，第11引脚接VEE，运算放大器U1的第6引脚通过电阻Ry11与电容Cy11的并联，接电阻Ry12与电容Cy12的并联，再接电阻Ry13与电容Cy13的并联后，再接模拟开关U5的第7引脚，通过电阻Ry21与电容Cy21的并联，接电阻Ry22与电容Cy22的并联，再接电阻Ry23与电容Cy23的并联后，再接模拟开关U5的第5引脚，运算放大器U1的第7引脚通过电阻R2接运算放大器U1的第13引脚，接乘法器U3的第1引脚，接乘法器U5的第1、3引脚，运算放大器U1的第8引脚通过电阻R7接运算放大器U1的第2引脚，通过电阻R4接运算放大器U1的第9引脚，接运算放大器U2的第2引脚,接乘法器U4的第1引脚，运算放大器U1的第9引脚通过电阻Rx11与电容Cx11的并联，接电阻Rx12与电容Cx12的并联，再接电阻Rx13与电容Cx13的并联后，再接模拟开关U6的第2引脚，通过电阻Rx21与电容Cx21的并联，接电阻Rx22与电容Cx22的并联，再接电阻Rx23与电容Cx23的并联后，再接模拟开关U6的第4引脚，运算放大器U1的第14引脚通过电阻R1接运算放大器U1的第13引脚，通过电阻R5接运算放大器U1的第9引脚；

所述运算放大器U2的第6、7引脚悬空，所述运算放大器U2的第3、5、10、12引脚接地，第4引脚接VCC，第11引脚接VEE，运算放大器U2的第1引脚通过电阻R14和R15的串联接地,通过R14接模拟开关U6的第8、9引脚，运算放大器U2的第8引脚通过电阻R12接运算放大器U2的第9引脚，接乘法器U3的第3引脚,接乘法器U4的第3引脚,运算放大器U2的第9引脚通过电阻Rz11与电容Cz11的并联，接电阻Rz12与电容Cz12的并联，再接电阻Rz13与电容Cz13的并联后，再接模拟开关U6的第10引脚，通过电阻Rz21与电容Cz21的并联，接电阻Rz22与电容Cz22的并联，再接电阻Rz23与电容Cz23的并联后，再接模拟开关U6的第12引脚，运算放大器U2的第14引脚通过电阻R11接运算放大器U2的第13引脚，通过电阻R13接运算放大器U2的第9引脚；

所述乘法器U3的第1引脚接运算放大器U1的第7引脚，第3引脚接运算放大器U2的第8引脚，第2、4、6引脚均接地，第5引脚接VEE，第7引脚通过电阻R3接运算放大器U1的第9引脚，第8引脚接VCC；

所述乘法器U4的第1引脚接运算放大器U1的第8引脚，第3引脚接运算放大器U2的第8引脚，第2、4、6引脚均接地，第5引脚接VEE，第7引脚通过电阻R8接运算放大器U1的第2引脚，第8引脚接VCC；

所述乘法器U5的第1、3引脚接运算放大器U1的第7引脚，第2、4、6引脚均接地，第5引脚接VEE，第7引脚通过电阻R10接运算放大器U2的第13引脚，第8引脚接VCC；

所述模拟开关U6的第1引脚接VCC,第16引脚接地，第13、14、15引脚悬空，第3引脚接运算放大器U1的第8引脚,第6引脚接运算放大器U1的第7引脚,第11引脚接运算放大器U2的第8引脚。

电路中电阻R1=R7=R3=R8=R11=R13=100kΩ，R2=R6=1kΩ，R4=10kΩ，R5=10kΩ，R9=R10=1kΩ，R12=10kΩ，R14=10kΩ，R15=10kΩ，Rx11=Ry11=Rz11=1kΩ，Rx12=Ry12=Rz12=1kΩ，Rx13=Ry13=Rz13=1kΩ，Rx21=Ry21=Rz21=1kΩ，Rx22=Ry22=Rz22=1kΩ，Rx23=Ry23=Rz23=1kΩ，Cx11=Cy11=Cz11=10nF，Cx12=Cy12=Cz13=10nF，Cx13=Cy13=Cz13=10nF，Cx21=Cy21=Cz21=10nF，Cx22=Cy22=Cz22=10nF，Cx23=Cy23=Cz23=10nF。

当然，上述说明并非对本发明的限制，本发明也不仅限于上述举例，本技术领域的普通技术人员在本发明的实质范围内所做出的变化、改型、添加或替换，也属于本发明的保护范围。

Claims (2)

1.一种分数阶次不同的zhang混沌切换系统方法，其特征是在于，包括以下步骤：

（1）zhang混沌系统i的方程为：

$\left\{\begin{array}{ccc}\mathrm{dx}/\mathrm{dt}=-\mathrm{ax}+\mathrm{by}-\mathrm{yz}& & \\ \mathrm{dy}/\mathrm{dt}=x+\mathrm{xz}& i& a=10,b=28,c=2\\ \mathrm{dz}/\mathrm{dt}=y^2-\mathrm{cz}& & \end{array}\right.$

（2）0.9阶zhang混沌系统ii的方程为：

$\left\{\begin{array}{ccc}{d}^{0.9}x/d{t}^{0.9}=-\mathrm{ax}+\mathrm{by}-\mathrm{yz}& & \\ d^{0.9}y/{\mathrm{dt}}^{0.9}=x+\mathrm{xz}& \mathrm{ii}& a=10,b=28,c=2\\ d^{0.9}z/{\mathrm{dt}}^{0.9}=y^2-\mathrm{cz}& & \end{array}\right.$

（3）0.1阶zhang混沌系统iii的方程为：

$\left\{\begin{array}{ccc}{d}^{0.1}x/{\mathrm{dt}}^{0.1}=-\mathrm{ax}+\mathrm{by}-\mathrm{yz}& & \\ d^{0.1}y/{\mathrm{dt}}^{0.1}=x+\mathrm{xz}& \mathrm{iii}& a=10,b=28,c=2\\ d^{0.1}z/{\mathrm{dt}}^{0.1}=y^2-\mathrm{cz}& & \end{array}\right.$

(4)构造切换函数q=f(x),其中f(x)的表达式iv为：

$q=f\left(x\right)=\left\{\begin{array}{ccc}0.9& x>0& \\ & & \mathrm{iv}\\ 0.1& x\≤0& \end{array}\right.$

(5)由ii、iii和iv构造一种分数阶次不同的zhang混沌切换系统v为：

$\left\{\begin{array}{cc}{d}^{q}x/{\mathrm{dt}}^q=-\mathrm{ax}+\mathrm{by}-\mathrm{yz}& \\ d^{q}y/{\mathrm{dt}}^q=x+\mathrm{xz}& a=10,b=28,c=2,q=f\left(x\right)=\left\{\begin{array}{ccc}0.9& x>0& \\ & & v\\ 0.1& x\≤0& \end{array}\right.\\ d^{q}z/{\mathrm{dt}}^q=y^2-\mathrm{cz}& \end{array}\right.$

(6)根据分数阶次不同的zhang混沌切换系统v构造模拟电路系统，利用运算放大器U1、运算放大器U2及电阻和电容构成反相加法器和不同阶次的分数阶反相积分器，利用乘法器U3、乘法器U4和乘法器U5实现乘法运算，利用模拟开关U6实现模拟信号的选择输出，所述运算放大器U1和运算放大器U2采用LF347D，所述乘法器U3、乘法器U4和乘法器U5采用AD633JN，所述模拟开关U6采用ADG888，所述运算放大器U1连接乘法器U3、乘法器U4和模拟开关U6，所述运算放大器U2连接乘法器U5和模拟开关U6，所述乘法器U3和乘法器U4连接运算放大器U1，所述乘法器U5连接运算放大器U2，所述模拟开关U6连接运算放大器U1和运算放大器U2；

所述运算放大器U1的第1引脚通过电阻R6与运算放大器U1的第2引脚相接，通过电阻R9与运算放大器U1的第6引脚相接，运算放大器U1的第3、5、10、12引脚接地，第4引脚接VCC，第11引脚接VEE，运算放大器U1的第6引脚通过电阻Ry11与电容Cy11的并联，接电阻Ry12与电容Cy12的并联，再接电阻Ry13与电容Cy13的并联后，再接模拟开关U5的第7引脚，通过电阻Ry21与电容Cy21的并联，接电阻Ry22与电容Cy22的并联，再接电阻Ry23与电容Cy23的并联后，再接模拟开关U5的第5引脚，运算放大器U1的第7引脚通过电阻R2接运算放大器U1的第13引脚，接乘法器U3的第1引脚，接乘法器U5的第1、3引脚，运算放大器U1的第8引脚通过电阻R7接运算放大器U1的第2引脚，通过电阻R4接运算放大器U1的第9引脚，接运算放大器U2的第2引脚,接乘法器U4的第1引脚，运算放大器U1的第9引脚通过电阻Rx11与电容Cx11的并联，接电阻Rx12与电容Cx12的并联，再接电阻Rx13与电容Cx13的并联后，再接模拟开关U6的第2引脚，通过电阻Rx21与电容Cx21的并联，接电阻Rx22与电容Cx22的并联，再接电阻Rx23与电容Cx23的并联后，再接模拟开关U6的第4引脚，运算放大器U1的第14引脚通过电阻R1接运算放大器U1的第13引脚，通过电阻R5接运算放大器U1的第9引脚；

所述运算放大器U2的第6、7引脚悬空，所述运算放大器U2的第3、5、10、12引脚接地，第4引脚接VCC，第11引脚接VEE，运算放大器U2的第1引脚通过电阻R14和R15的串联接地,通过R14接模拟开关U6的第8、9引脚，运算放大器U2的第8引脚通过电阻R12接运算放大器U2的第9引脚，接乘法器U3的第3引脚,接乘法器U4的第3引脚,运算放大器U2的第9引脚通过电阻Rz11与电容Cz11的并联，接电阻Rz12与电容Cz12的并联，再接电阻Rz13与电容Cz13的并联后，再接模拟开关U6的第10引脚，通过电阻Rz21与电容Cz21的并联，接电阻Rz22与电容Cz22的并联，再接电阻Rz23与电容Cz23的并联后，再接模拟开关U6的第12引脚，运算放大器U2的第14引脚通过电阻R11接运算放大器U2的第13引脚，通过电阻R13接运算放大器U2的第9引脚；

所述乘法器U3的第1引脚接运算放大器U1的第7引脚，第3引脚接运算放大器U2的第8引脚，第2、4、6引脚均接地，第5引脚接VEE，第7引脚通过电阻R3接运算放大器U1的第9引脚，第8引脚接VCC；

所述乘法器U4的第1引脚接运算放大器U1的第8引脚，第3引脚接运算放大器U2的第8引脚，第2、4、6引脚均接地，第5引脚接VEE，第7引脚通过电阻R8接运算放大器U1的第2引脚，第8引脚接VCC；

所述乘法器U5的第1、3引脚接运算放大器U1的第7引脚，第2、4、6引脚均接地，第5引脚接VEE，第7引脚通过电阻R10接运算放大器U2的第13引脚，第8引脚接VCC；

所述模拟开关U6的第1引脚接VCC,第16引脚接地，第13、14、15引脚悬空，第3引脚接运算放大器U1的第8引脚,第6引脚接运算放大器U1的第7引脚,第11引脚接运算放大器U2的第8引脚。

2.一种分数阶次不同的zhang混沌切换系统电路，其特征是在于，利用运算放大器U1、运算放大器U2及电阻和电容构成反相加法器和不同阶次的分数阶反相积分器，利用乘法器U3、乘法器U4和乘法器U5实现乘法运算，利用模拟开关U6实现模拟信号的选择输出，所述运算放大器U1和运算放大器U2采用LF347D，所述乘法器U3、乘法器U4和乘法器U5采用AD633JN，所述模拟开关U6采用ADG888，所述运算放大器U1连接乘法器U3、乘法器U4和模拟开关U6，所述运算放大器U2连接乘法器U5和模拟开关U6，所述乘法器U3和乘法器U4连接运算放大器U1，所述乘法器U5连接运算放大器U2，所述模拟开关U6连接运算放大器U1和运算放大器U2；

所述运算放大器U1的第1引脚通过电阻R6与运算放大器U1的第2引脚相接，通过电阻R9与运算放大器U1的第6引脚相接，运算放大器U1的第3、5、10、12引脚接地，第4引脚接VCC，第11引脚接VEE，运算放大器U1的第6引脚通过电阻Ry11与电容Cy11的并联，接电阻Ry12与电容Cy12的并联，再接电阻Ry13与电容Cy13的并联后，再接模拟开关U5的第7引脚，通过电阻Ry21与电容Cy21的并联，接电阻Ry22与电容Cy22的并联，再接电阻Ry23与电容Cy23的并联后，再接模拟开关U5的第5引脚，运算放大器U1的第7引脚通过电阻R2接运算放大器U1的第13引脚，接乘法器U3的第1引脚，接乘法器U5的第1、3引脚，运算放大器U1的第8引脚通过电阻R7接运算放大器U1的第2引脚，通过电阻R4接运算放大器U1的第9引脚，接运算放大器U2的第2引脚,接乘法器U4的第1引脚，运算放大器U1的第9引脚通过电阻Rx11与电容Cx11的并联，接电阻Rx12与电容Cx12的并联，再接电阻Rx13与电容Cx13的并联后，再接模拟开关U6的第2引脚，通过电阻Rx21与电容Cx21的并联，接电阻Rx22与电容Cx22的并联，再接电阻Rx23与电容Cx23的并联后，再接模拟开关U6的第4引脚，运算放大器U1的第14引脚通过电阻R1接运算放大器U1的第13引脚，通过电阻R5接运算放大器U1的第9引脚；

所述运算放大器U2的第6、7引脚悬空，所述运算放大器U2的第3、5、10、12引脚接地，第4引脚接VCC，第11引脚接VEE，运算放大器U2的第1引脚通过电阻R14和R15的串联接地,通过R14接模拟开关U6的第8、9引脚，运算放大器U2的第8引脚通过电阻R12接运算放大器U2的第9引脚，接乘法器U3的第3引脚,接乘法器U4的第3引脚,运算放大器U2的第9引脚通过电阻Rz11与电容Cz11的并联，接电阻Rz12与电容Cz12的并联，再接电阻Rz13与电容Cz13的并联后，再接模拟开关U6的第10引脚，通过电阻Rz21与电容Cz21的并联，接电阻Rz22与电容Cz22的并联，再接电阻Rz23与电容Cz23的并联后，再接模拟开关U6的第12引脚，运算放大器U2的第14引脚通过电阻R11接运算放大器U2的第13引脚，通过电阻R13接运算放大器U2的第9引脚；

所述乘法器U3的第1引脚接运算放大器U1的第7引脚，第3引脚接运算放大器U2的第8引脚，第2、4、6引脚均接地，第5引脚接VEE，第7引脚通过电阻R3接运算放大器U1的第9引脚，第8引脚接VCC；

所述乘法器U4的第1引脚接运算放大器U1的第8引脚，第3引脚接运算放大器U2的第8引脚，第2、4、6引脚均接地，第5引脚接VEE，第7引脚通过电阻R8接运算放大器U1的第2引脚，第8引脚接VCC；

所述乘法器U5的第1、3引脚接运算放大器U1的第7引脚，第2、4、6引脚均接地，第5引脚接VEE，第7引脚通过电阻R10接运算放大器U2的第13引脚，第8引脚接VCC；

所述模拟开关U6的第1引脚接VCC,第16引脚接地，第13、14、15引脚悬空，第3引脚接运算放大器U1的第8引脚,第6引脚接运算放大器U1的第7引脚,第11引脚接运算放大器U2的第8引脚。

Images