CN103779240B - 制造电路板的方法及使用其制造的芯片封装件和电路板 - Google Patents

制造电路板的方法及使用其制造的芯片封装件和电路板 Download PDF

Info

Publication number
CN103779240B
CN103779240B CN201310376164.XA CN201310376164A CN103779240B CN 103779240 B CN103779240 B CN 103779240B CN 201310376164 A CN201310376164 A CN 201310376164A CN 103779240 B CN103779240 B CN 103779240B
Authority
CN
China
Prior art keywords
stage
laminated
cavity
thermosetting resin
laminated material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310376164.XA
Other languages
English (en)
Other versions
CN103779240A (zh
Inventor
李相旻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Marine Origin Supreme Being Ace Co Ltd
Original Assignee
Marine Origin Supreme Being Ace Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020130020670A external-priority patent/KR102011840B1/ko
Application filed by Marine Origin Supreme Being Ace Co Ltd filed Critical Marine Origin Supreme Being Ace Co Ltd
Publication of CN103779240A publication Critical patent/CN103779240A/zh
Application granted granted Critical
Publication of CN103779240B publication Critical patent/CN103779240B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/002—Etching of the substrate by chemical or physical means by liquid chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/0366—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement reinforced, e.g. by fibres, fabrics
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/0373—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement containing additives, e.g. fillers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09118—Moulded substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09536—Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09845—Stepped hole, via, edge, bump or conductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0548—Masks
    • H05K2203/0554—Metal used as mask for etching vias, e.g. by laser ablation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

提供了一种制造电路板的方法。所述方法包括：准备包括芯层和第一导电层的基体基板，第一导电层形成在芯层的至少一个表面上并且包括内部电路图案；形成积层材料，以覆盖第一导电层；在积层材料中形成至少一个腔体，芯层和第一导电层通过所述至少一个腔体暴露；通过使形成有所述至少一个腔体的积层材料固化来形成层合主体；在层合主体的外表面上形成包括外部电路图案的第二导电层。

Description

制造电路板的方法及使用其制造的芯片封装件和电路板
本申请要求于2012年10月19日在韩国知识产权局提交的第10-2012-0116744号韩国专利申请和于2013年2月26日在韩国知识产权局提交的第10-2013-0020670号韩国专利申请的优先权，这两个申请的公开通过引用全部包含于此。
技术领域
与示例性实施例一致的方法和设备涉及制造包括腔体和芯片封装件的电路板的方法以及通过使用该方法制造的电路板。
背景技术
因为近来电子装置的组件尺寸已减小并且顾客偏好具有各种功能的一类产品，所以电子装置的组件数量已有所增加。因此，对用于将众多电子组件高密度地安装在电路板上的技术存在需求。
多层电路板是电子装置的元件，该元件是通过将多个基板堆叠为多层来形成的，在每层中安装有电子组件。由于多层电路板可以执行比单面板或双面板更复杂的电学功能并且可以使电子组件能够被高密度地安装在其上，因此多层电路板被广泛应用于各种电子装置。
具体地讲，近来对用于使电子产品轻、薄、短且小的系统集成技术存在需求，并且制造腔体印刷电路板（PCB）的技术作为系统集成技术已备受关注。在腔体PCB中，由于组件被嵌入在沿芯片安装所沿的方向形成的腔体中而不是被完全嵌入在PCB上，因此与嵌入式PCB中相比，在腔体PCB中，更换组件或检查组件的效率高得多。
然而，多层技术很少应用于腔体PCB。这是因为：难以精确地形成腔体，并且腔体中的内部电路在PCB工艺中执行的镀覆或蚀刻期间可能受损。
具体地讲，在通过使用在上面堆叠有成品组件的PCB中进行激光钻孔来选择性形成腔体的方法中，由于难以调节深度，因此内部电路图案和内部绝缘层可能经常受损。另外，当通过使用刨槽机（router）形成腔体时，由于加工精度方面的大差异并且腔体必须要单独形成，因此批量生产期间的产品可靠性可能会降低并且由于低产率导致难以批量生产装置。另外，通过使用打孔装置对成品产品中的腔体位置进行精确打孔来选择性形成腔体的方法不可避免地导致腔体外壁受损。由于腔体外壁受损，导致造成因腔体底表面的吸湿和受损而形成分层。由于打孔夹具的制造成本，导致整体制造成本增加并且腔体的设计宽度非常小。当形成腔体并且在堆叠绝缘层之前堆叠组件时，由于难以控制热固性树脂的流动，因此往往会产生污点并且必须执行额外的去污工艺。另外，由于难以完全去除污点，因此基板的可靠性降低并且批量产率下降。
发明内容
一个或多个示例性实施例提供了一种以低成本简单制造电路板和芯片封装件的方法以及一种通过使用该方法制造的电路板。
根据示例性实施例的一个方面，提供了一种制造电路板的方法，所述方法包括：准备基体基板，基体基板包括芯层和第一导电层，第一导电层形成在芯层的至少一个表面上并且包括内部电路图案；形成积层材料，以覆盖第一导电层；在积层材料中形成至少一个腔体，芯层和第一导电层通过所述至少一个腔体暴露；通过使其中形成有所述至少一个腔体的积层材料固化来形成层合主体；在层合主体的外表面上形成包括外部电路图案的第二导电层。
积层材料可以包括结构主体浸在其中的基质，并且基质包括乙阶段的热固性树脂。
形成层合主体的步骤可以包括：施加热，以对乙阶段的热固性树脂执行交联并且得到丙阶段的热固性树脂。
乙阶段的热固性树脂的重量可以小于丙阶段的热固性树脂的重量。
用于形成积层材料的工艺温度可以低于用于固化积层材料的工艺温度。
形成所述至少一个腔体的步骤可以包括使用湿蚀刻以通过使用溶液去除暴露在其中将要形成所述至少一个腔体的部分中的积层材料。
溶液可以包括玻璃蚀刻剂。
芯层可以由与层合主体的材料相同的材料形成。
积层材料可以包括形成在积层材料的面对基体基板的外表面上的金属层。
在形成所述至少一个腔体之前，所述方法还可以包括去除金属层中的将要形成至少一个腔体的部分。
根据另一个示例性实施例的一个方面，提供了一种通过使用以上方法制造的电路板。
根据另一个示例性实施例的一个方面，提供了一种制造芯片封装件的方法，所述方法包括：准备基体基板，基体基板包括芯层和第一导电层，第一导电层形成在芯层的至少一个表面上并且包括内部电路图案；形成积层材料，以覆盖第一导电层；在积层材料中形成至少一个腔体，芯层和第一导电层通过所述至少一个腔体暴露；通过使其中形成有所述至少一个腔体的积层材料固化来形成层合主体；在层合主体的外表面上形成包括外部电路图案的第二导电层；将半导体芯片安装在所述至少一个腔体中并且将半导体芯片与第一导电层和第二导电层中的至少一个电连接。
积层材料可以包括结构主体浸在其中的基质，并且基质包括处于乙阶段的热固性树脂。
形成层合主体的步骤可以包括：施加热，以对处于乙阶段的热固性树脂执行交联并且得到处于丙阶段的热固性树脂。
处于乙阶段的热固性树脂的重量可以小于处于丙阶段的热固性树脂的重量。
形成所述至少一个腔体的步骤可以包括：使用湿蚀刻以通过使用溶液去除暴露在其中将要形成所述至少一个腔体的部分中的积层材料。
附图说明
通过参照附图详细描述示例性实施例，上述和其它特征将变得更加清楚，其中：
图1、图2、图5、图6、图7和图9是根据示例性实施例的用于说明制造电路板的方法的剖视图；
图3是示出了根据示例性实施例的图2的积层材料（build-up material）的详细视图；
图4是示出了根据示例性实施例的热固性树脂是否可以视温度而成型的曲线图；
图8是示出了根据示例性实施例的制造电路板的方法的每周期的工艺温度的曲线图；以及
图10和图11是示出了根据示例性实施例的通过使用制造芯片封装件的方法制造的芯片封装件的剖视图。
具体实施方式
因为发明构思允许存在各种改变和众多实施例，所以将在附图中示出并且用书面描述详细描述特定的示例性实施例。然而，这不意图将发明构思局限于实际的特定模式，并且将要理解的是，不脱离发明构思的精神和技术范围的所有改变、等同物和替代物都被涵盖在本发明内。在这里对实施例的描述中，当认为对相关技术的某些详细说明可能不必要地混淆了发明构思的本质时，省略这些详细说明。
这里使用的术语仅为了描述特定示例实施例的目的，而不意图限制发明构思。如这里所使用的，除非上下文另外明确指出，否则单数形式的“一个（种）”和“所述（该）”也意图包括复数形式。还将理解的是，这里使用的术语“包含”和/或“包括”说明存在所述特征、整体、步骤、操作、构件、组件和/或它们的组，但不排除存在或附加一个或多个其它特征、整体、步骤、操作、构件、组件和/或它们的组。
如这里所使用的，术语“和/或”包括一个或多个相关所列项的任意和全部组合。诸如“至少一个”的措辞当出现在一列元件之前时修饰的是整列元件而不是修饰这列元件中的个体元件。
现在，将参照附图更充分地描述实施例。在附图中，为了清晰起见，放大了各种层和区域的厚度。在附图中，为了方便说明，夸大了一些层和区域的厚度。
图1、图2、图5、图6、图7和图9是根据示例性实施例的用于说明制造电路板的方法的剖视图。图3是示出了图2的积层材料210的详细视图。图4是示出了根据示例性实施例的热固性树脂是否可以视温度而成型的曲线图。图8是示出了根据示例性实施例的制造电路板的方法的每周期的工艺温度的曲线图。
参照图1，准备基体基板100。
基体基板100是电路板中的形成有用于传输电信号的内部电路图案121的那部分。基体基板100包括导电层120，导电层120包括形成在芯层115的两个表面中的每个表面上的内部电路图案121。
芯层115由与以下将说明的层合主体215（参见图7）的材料相同的材料形成。详细地说，像层合主体215一样，芯层115包括完全固化的热固性树脂。
导电层120可以包含诸如铜（Cu）或银（Ag）的导电材料，但本实施例不限于此。可以通过使用丝网印刷或辊涂在芯层115的两个表面中的每个表面上形成导电层120。
可以通过使用诸如减成法和加成法的各种图案化方法中的任一种来形成内部电路图案121，减成法包括封孔方法和全板/线路电镀方法（panel/pattern method），加成法包括半加成（SAP）方法、改良型半加成（MSAP）方法、高级改良型半加成（AMSAP）方法和全加成（FAP）方法。简言之，公知的是减成法涉及从导电层120中选择性去除除了导体之外的不必要部分以形成电路板，而加成法涉及通过在芯层115上使用镀覆来选择性沉积导电材料以形成电路图案，因此将不提供对其的详细说明。在图1中示出了通过使用封孔方法来形成内部电路图案121而得到的结果。
可以在基体基板100中形成穿通孔或通孔，以通过形成在芯层115上方和下方的内部电路图案121供电。尽管图1中示出了其内表面被镀覆的两个穿通孔，但穿通孔的数量和形状不限于此。基体基板100的厚度、材料、形状和结构不限于上述的厚度、材料、形状和结构，并且可以根据需要有所变化。
参照图2，在基体基板100上形成积层材料210。
在制造多层电路板时，积层材料210将导电层120与金属层220（参见图9）绝缘。积层材料210包括结构主体212（参见图3）和结构主体212浸渍在其中的基质211（参见图3）。
图3是示出了图2的积层材料210的详细视图。
结构主体212是一种添加的用来提高层合主体215（参见图7）的积层材料210的机械的和化学的强度和耐久性的材料。例如，结构主体212包含玻璃基材料。详细地说，结构主体212可以包括玻璃纤维织物214和二氧化硅基填料216。作为线性材料的玻璃纤维织物214在积层材料210或层合主体215中穿梭，以支承积层材料210或层合主体215（参见图7）的整体结构，并且用作例如钢筋混凝土中的钢筋条。作为颗粒材料的二氧化硅基填料216分散在层合主体215（参见图7）或积层材料210中以提高强度和耐久性，并且用作例如钢筋混凝土中的卵石。
基质211指的是结构化主体212浸渍在其中并且使不同的导电层120相互绝缘且使导电层120与金属层220绝缘的材料。基质211包含诸如环氧树脂的热固性树脂。根据示例性实施例，积层材料210中包括的基质211是热固性树脂。将详细说明热固性树脂在乙阶段的特性。
图4是示出了热固性树脂的阶段和温度之间的关系的曲线图。
参照图4，X轴代表温度，Y轴代表热固性树脂视温度而定的成型特性。也就是说，温度沿着X轴从低温升至高温，而热固性树脂的流动性沿着Y轴增大。
热固性树脂包括至少乙阶段和丙阶段。
乙阶段指的是热固性树脂部分固化的状态以及完全固化之前固化反应的中间阶段。乙阶段的热固性树脂包含没有由于热而经受交联的聚合物。因此，当在乙阶段向热固性树脂施加热时，聚合物的动能增加，从而具有流动性或柔软度。当接触某种溶液时，溶液中的分子在聚合物之间穿过，使热固性树脂膨胀。
积层材料210中包括的基质211是如上所述的乙阶段的热固性树脂。因此，当向积层材料210施加热时，可以获得流动性，因此可以执行成型。参照图4发现，当向乙阶段的热固性树脂施加热时，热固性树脂没有固化，而是软得足以成型。因此，当向堆叠在基体基板100上的积层材料210施加热时，积层材料210中包括的处于乙阶段的热固性树脂可以成型。因此，当通过施加压力来执行层合时，热固性树脂被填充在内部电路图案121中。为使热固性树脂成型而施加的热的温度是热固性树脂进入丙阶段之前的温度。被施加用于使（例如）环氧树脂成型的热的温度可以是大约120℃至大约180℃。如将参照图6详细描述的，由于积层材料210中包括的基质211是处于乙阶段的热固性树脂，因此基质211具有低耐化学性。因此，由于可以用溶液蚀刻基质211，因此可以通过使用湿蚀刻来形成腔体CV。
接下来，丙阶段指的是热固性树脂完全固化的状态。也就是说，丙阶段指的是施加能量以执行交联从而热固性树脂稳定地交联的状态。因此，由于聚合物的尺寸由于交联而增大，因此丙阶段的热固性树脂的重量大于乙阶段的热固性树脂的重量。由于通过施加热而不能够使处于丙阶段的热固性树脂成型，因此丙阶段的热固性树脂在某种溶液中是不可溶解且不熔化的。如将参照图7详细描述的，层合主体215（参见图7）中包括的基质211是通过完全固化积层材料210中包括的乙阶段的热固性树脂而得到的丙阶段的热固性树脂。因此，层合主体215不可以成型，并且耐化学性、强度和耐久性增加。
如图2中所示，积层材料210可以包括面向基体基板100形成在积层材料210的外表面上的金属层220。金属层220可以由Cu或Ag形成。
然而，本实施例不限于图2，并且可以在基体基板100上涂覆不具有金属层220的积层材料210，然后可以通过使用丝网印刷或辊涂单独在积层材料210的外表面上形成金属层220。
参照图5，去除金属层220的将要形成腔体CV的那部分。
详细地说，图5的工艺被称作窗口形成工艺（window-forming process）。根据示例性实施例，通过使用湿蚀刻形成积层材料210中的腔体CV。因此，当在积层材料210上形成金属层220时，执行窗口形成工艺。
尽管未示出，但是涂覆干膜抗蚀剂（DRF），执行曝光和显影，并且在其中将要形成腔体CV的部分223上形成图案。接下来，通过使用其上形成有图案的DFR作为掩模，去除金属层220的与其中将要形成腔体CV的部分223对应的部分。接下来，剥离DFR。可以用其它公知方式中的任一种来执行窗口形成工艺。
参照图6，在积层材料210中共同形成至少一个腔体CV。尽管在图6中只示出了一个腔体CV，但是可以按照产品设计形成多个腔体CV。
通过去除积层材料210，形成其中安装有半导体芯片的腔体CV。腔体CV是设置在积层材料210下方的芯层115和包括内部电路图案121的导电层120通过其暴露的开口，它不同于通过其仅使设置在积层材料210下方的导电层120暴露的通孔。由于腔体CV是随后将要安装有半导体芯片的空置空间，因此腔体CV的功能不同于其内表面被镀覆并且用作电连接构件的通孔的功能。另外，腔体CV与通孔的不同之处在于，腔体CV的宽度大得足以在其中安装半导体芯片。
详细地说，通过使用湿蚀刻来形成腔体CV。通过使用金属层220作为自对准掩模去除其中将要形成腔体CV的部分223中暴露的积层材料210，形成腔体CV。积层材料210包括基质211和结构主体212，如以上参照图3所描述的。因此，用于湿蚀刻的溶液必须能够去除结构主体212以及基质211。溶液包括玻璃蚀刻剂，玻璃蚀刻剂可以去除具有玻璃组分的结构主体212。
可以只通过一个工艺或者通过多个重复工艺来执行去除积层材料210的方法。例如，可以在第一工艺中，通过使用第一溶液去除其中将要形成腔体CV的部分223的积层材料210中包括的基质211，并且可以在第二工艺中，通过使用第二溶液去除其中将要形成腔体CV的部分223的积层材料210中包括的结构主体212。如果有必要，可以重复地执行第二工艺之后的第一工艺，并且首先可以执行第二工艺，然后可以执行第一工艺。
第一溶液可以是诸如高锰酸钠或氢氧化钠的碱性溶液、诸如丙酮的有机溶剂或者其它酸性溶液。第二溶液可以是诸如氢氟酸（HF）或公知的玻璃蚀刻剂的酸性溶液。在第一工艺中去除基质211之前，可以使用使热固性树脂膨胀的酸性、碱性或中性蚀刻助剂。
根据示例性实施例，通过在形成积层材料210的状态下使用湿蚀刻来形成腔体CV。
由于积层材料210包括如上所述的乙阶段的热固性树脂，因此可以通过使用湿蚀刻来形成腔体CV。当积层材料210形成在基体基板100的两个表面上并且直接固化时，由于乙阶段的热固性树脂完全固化并且变成具有高耐化学性的丙阶段的热固性树脂，因此通过使用湿蚀刻并不能够形成腔体CV。然而，根据本实施例，由于形成了积层材料210并且在积层材料210固化到层合主体215（参见图7）中之前形成腔体CV，因此可以执行湿蚀刻。
如参照图1所描述的，芯层115包括丙阶段的热固性树脂，像层合主体215（参见图7）一样。因此，即使在形成腔体CV的工艺期间芯层115暴露于蚀刻溶液时，芯层115也没有受到蚀刻溶液的损害。也就是说，由于芯层115和积层材料210包括不同阶段的热固性树脂，因此存在预定的蚀刻选择性。另外，由于积层材料210和导电层120的材料互不相同，因此导电层120没有与用于去除积层材料210的蚀刻溶液发生反应。
根据本实施例，由于通过使用湿蚀刻来形成腔体CV，因此可以解决在上面堆叠有成品组件的PCB中形成腔体的方法的问题并且腔体可以一起形成。另外，由于避免了在对成品中的腔体位置进行精确钻孔的方法中对外壁的损害，因此可以以低成本设计具有各种形状的腔体。另外，可以防止产生污点并且可以降低制造成本并缩短工艺时间。
参照图7，通过完全固化其中形成有腔体CV的积层材料210来形成层合主体215。
详细地说，层合主体215像积层材料210一样包括基质211（参见图3）和结构主体212（参见图3），但是层合主体215中包括的基质211是丙阶段的热固性树脂。形成层合主体215的步骤是向积层材料210中包括的乙阶段的热固性树脂施加热以得到丙阶段的热固性树脂的步骤。也就是说，施加热能来执行交联，因此使热固性树脂稳定地交联。因此，改善了层合主体215的耐化学性、强度和耐久性。
用于完全固化积层材料210的温度可以高于用于使图2的积层材料210成型的温度。例如，可以在等于或高于大约200℃的温度下执行数分钟的固化。
图8是示出了根据示例性实施例的制造电路板的方法的每个周期的工艺温度的曲线图。
图8的方法涉及由积层材料210间歇地形成层合主体215。也就是说，在t1的持续时间内，执行在温度T1下形成积层材料210并使其成型的步骤。在t3的持续时间内，间歇地执行通过固化积层材料210来形成层合主体215的步骤。在持续时间t3和持续时间t1之间的持续时间t2内，执行形成腔体CV的步骤。在蚀刻腔体CV之后，通过在t3的持续时间内在温度T2下固化积层材料210来形成层合主体215。
持续时间t1内用于形成积层材料210并且使积层材料210成型以使其穿过内部电路图案121之间的工艺温度低于持续时间t3内用于形成层合主体215的工艺温度。这是因为，致使聚合物交联的热能高于增大聚合物流动性的热能。
根据本实施例，包含具有所需强度和耐久性的聚合物的最终电路板的层合主体215可以具有适于封装的物理性质，并且可以通过使用间歇工艺和湿蚀刻工艺一起形成腔体CV。因此，根据本实施例的制造电路板的方法可以以缩短的交付时间、降低的投资成本和降低的设备成本制造出物理性质满足用户需求的电路板。
参照图9，在层合主体215的外表面上设置的金属层220上形成外部电路图案221。可以用与形成内部电路图案121的方式相同的方式，执行形成外部电路图案221的方法。尽管图9中未示出，但可以通过形成通孔并且执行其它表面处理来印刷保护层，从而制造电路板。
图10和图11是示出了根据示例性实施例的通过使用制造芯片封装件300和300a的方法制造的芯片封装件300和300a的剖视图。
图10和图11的芯片封装件300和300a中的每个包括安装在图9的电路板200上的半导体芯片。
参照图10和图11，半导体芯片安装在图9的电路板200上。如图10中所示，可以在电路板200上安装一个半导体芯片30。然而，本发明不限于此，并且如图11中所示，可以在电路板200上安装多个半导体芯片31和32。尽管在图11中安装了两个半导体芯片，即，半导体芯片31和32，但本实施例不限于此，在电路板200上可以安装三个或更多个半导体芯片。
将至少一个半导体芯片30、31或32安装在腔体CV中。在图11中，可以将半导体芯片31安装在腔体CV中，并且可以将半导体芯片32安装在腔体CV外部。可以通过使用键合引线，将半导体芯片30、31或32中的每个电连接到金属层220的上面形成有外部电路图案221的暴露部分或者电连接到导电层120的上面形成有内部电路图案121的暴露部分。因此，可以制造芯片封装件300或300a，其是上面安装有半导体芯片30、31或32的电路板200。
根据本实施例，由于腔体CV形成在电路板200中，因此如图10中所示可以通过将半导体芯片30安装在腔体CV中来进一步减小芯片封装件300的厚度。由于安装在腔体CV中的半导体芯片30的厚度可以增大从而能够减少半导体芯片30的背面研磨，因此芯片良率可以得到改善。另外，由于如图11中所示半导体芯片31安装在腔体CV中，因此与使用利用不带腔体的电路板的芯片封装件时相比，可以安装更多的半导体芯片。
尽管未示出，但可以在电路板200的与其中形成有腔体CV的表面相对的表面上设置的金属层220上，进一步形成诸如凸起的电连接构件。另外，可以通过使用成型树脂（例如，环氧成型化合物）密封半导体芯片30、31和32、键合引线和电路板200中的部分或全部来完成芯片封装300件或300a。
尽管在实施例中示出了包括总共4个的导电层120和金属层220的多层电路板，但发明构思不限于此。可以使用制造各种其它多层电路板（例如，6层电路板或8层电路板）中的任一种的方法。
另外，尽管为了方便说明在实施例中示出了预定的通孔、镀覆的穿通孔（PTH）和预定的电路图案，但发明构思不限于此。将要理解，不同形状、不同数量或不同图案在发明构思的范围内。
如上所述，根据实施例，可以简化制造电路板的工艺，可以降低制造成本，并且可以提高成本竞争力。
虽然已参照发明构思的以上示例性实施例具体示出和描述了发明构思，但本领域的普通技术人员应当理解，可以在不脱离权利要求书限定的发明构思的精神和范围的情况下在此进行各种形式和细节上的改变。

Claims (16)

1.一种制造电路板的方法，所述方法包括：
准备包括芯层和第一导电层的基体基板，第一导电层形成在芯层的至少一个表面上并且包括内部电路图案；
形成积层材料，以覆盖第一导电层；
在积层材料的面对基体基板的外表面上形成金属层；
去除金属层中的将要形成至少一个腔体的部分；
在积层材料中形成使芯层和第一导电层暴露的所述至少一个腔体；
通过使形成有所述至少一个腔体的积层材料固化来形成层合主体；以及
通过去除金属层的另一部分在层合主体的外表面上形成包括外部电路图案的第二导电层，
其中，形成所述至少一个腔体的步骤包括：使用湿蚀刻，以通过使用溶液去除其中将要形成所述至少一个腔体的部分中暴露的积层材料。
2.如权利要求1所述的方法，其中，积层材料包括其中注入有结构主体的基质，并且基质包括处于乙阶段的热固性树脂。
3.如权利要求2所述的方法，其中，形成层合主体的步骤包括：施加热，以对处于乙阶段的热固性树脂执行交联并且得到处于丙阶段的热固性树脂。
4.如权利要求3所述的方法，其中，处于乙阶段的热固性树脂的重量小于处于丙阶段的热固性树脂的重量。
5.如权利要求1所述的方法，其中，用于形成积层材料的工艺温度低于用于固化积层材料的工艺温度。
6.如权利要求1所述的方法，其中，所述溶液包括玻璃蚀刻剂。
7.如权利要求1所述的方法，其中，芯层由与层合主体的材料相同的材料形成。
8.如权利要求1所述的方法，其中，芯层由与形成积层材料的材料相同的材料形成，
其中，在积层材料固化以形成层合主体之前，积层材料中的材料处于与形成芯层的材料视温度而定的阶段不同的阶段。
9.如权利要求1所述的方法，所述方法还包括：
将半导体芯片安装在所述至少一个腔体中并且将半导体芯片与第一导电层和第二导电层中的至少一个电连接。
10.如权利要求9所述的方法，其中，积层材料包括其中注入有结构主体的基质，并且基质包括处于乙阶段的热固性树脂。
11.如权利要求10所述的方法，其中，形成层合主体的步骤包括施加热以对处于乙阶段的热固性树脂执行交联并且得到处于丙阶段的热固性树脂。
12.如权利要求11所述的方法，其中，处于乙阶段的热固性树脂的重量小于处于丙阶段的热固性树脂的重量。
13.一种通过使用如权利要求1所述的方法制造的电路板。
14.一种通过使用如权利要求2所述的方法制造的电路板。
15.一种通过使用如权利要求3所述的方法制造的电路板。
16.一种通过使用如权利要求8所述的方法制造的电路板。
CN201310376164.XA 2012-10-19 2013-08-26 制造电路板的方法及使用其制造的芯片封装件和电路板 Active CN103779240B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR20120116744 2012-10-19
KR10-2012-0116744 2012-10-19
KR1020130020670A KR102011840B1 (ko) 2012-10-19 2013-02-26 회로기판과 칩 패키지의 제조방법 및 그 방법으로 제조된 회로기판
KR10-2013-0020670 2013-02-26

Publications (2)

Publication Number Publication Date
CN103779240A CN103779240A (zh) 2014-05-07
CN103779240B true CN103779240B (zh) 2017-12-19

Family

ID=50485699

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310376164.XA Active CN103779240B (zh) 2012-10-19 2013-08-26 制造电路板的方法及使用其制造的芯片封装件和电路板

Country Status (2)

Country Link
US (1) US9257310B2 (zh)
CN (1) CN103779240B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015223044A (ja) * 2014-05-23 2015-12-10 株式会社オートネットワーク技術研究所 回路構成体および電気接続箱
DE102015114645B4 (de) * 2015-09-02 2023-03-23 Infineon Technologies Ag Chipkarte, vorrichtung und verfahren

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1678169A (zh) * 2004-03-30 2005-10-05 Nec东金株式会社 印制线路板及其制造方法
TW200621116A (en) * 2004-06-30 2006-06-16 Shinko Electric Ind Co Method for fabricating an electronic component embedded substrate
CN101096443A (zh) * 2007-07-10 2008-01-02 武汉理工大学 一种制备环氧片状模塑料的方法及其产品
CN101990355A (zh) * 2009-07-30 2011-03-23 欣兴电子股份有限公司 软硬线路板及其工艺
TWI360204B (en) * 2004-04-20 2012-03-11 Shinko Electric Ind Co Semiconductor device
CN102651352A (zh) * 2011-02-25 2012-08-29 富士通株式会社 半导体装置、用于制造半导体装置的方法以及电子器件

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002203869A (ja) 2000-10-30 2002-07-19 Seiko Epson Corp バンプの形成方法、半導体装置及びその製造方法、回路基板並びに電子機器
KR100974654B1 (ko) 2007-11-23 2010-08-09 삼성전기주식회사 인쇄회로기판 제조방법
KR101151472B1 (ko) 2010-02-12 2012-06-01 엘지이노텍 주식회사 인쇄회로기판 및 그 제조방법
KR101136396B1 (ko) 2010-05-28 2012-04-18 엘지이노텍 주식회사 인쇄회로기판 및 그 제조방법
CN102860144B (zh) 2010-02-12 2016-03-02 Lg伊诺特有限公司 具有腔的pcb及其制造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1678169A (zh) * 2004-03-30 2005-10-05 Nec东金株式会社 印制线路板及其制造方法
TWI360204B (en) * 2004-04-20 2012-03-11 Shinko Electric Ind Co Semiconductor device
TW200621116A (en) * 2004-06-30 2006-06-16 Shinko Electric Ind Co Method for fabricating an electronic component embedded substrate
CN101096443A (zh) * 2007-07-10 2008-01-02 武汉理工大学 一种制备环氧片状模塑料的方法及其产品
CN101990355A (zh) * 2009-07-30 2011-03-23 欣兴电子股份有限公司 软硬线路板及其工艺
CN102651352A (zh) * 2011-02-25 2012-08-29 富士通株式会社 半导体装置、用于制造半导体装置的方法以及电子器件

Also Published As

Publication number Publication date
CN103779240A (zh) 2014-05-07
US9257310B2 (en) 2016-02-09
US20140113415A1 (en) 2014-04-24

Similar Documents

Publication Publication Date Title
KR101015651B1 (ko) 칩 내장 인쇄회로기판 및 그 제조방법
KR101062543B1 (ko) 코어리스 기판, 마이크로전자 장치용 패키지 및 코어리스 기판 제조 방법
KR101726568B1 (ko) 회로기판 제조방법
US9085826B2 (en) Method of fabricating printed circuit board (PCB) substrate having a cavity
JP6436396B2 (ja) 半導体パッケージング用の多層基板および多層基板を製造する方法
TWI248329B (en) Methods for performing substrate imprinting using thermoset resin varnishes and products formed therefrom
TWI591762B (zh) 封裝裝置及其製作方法
JP2016111332A (ja) パッケージ構造およびその製造方法
TW201132257A (en) Embedded printed circuit board, multi-layer printed circuit board and manufacturing method thereof
CN104465542A (zh) 具有模塑通孔的叠层封装结构
CN103779240B (zh) 制造电路板的方法及使用其制造的芯片封装件和电路板
CN104766832B (zh) 制造半导体封装基板的方法及用其制造的半导体封装基板
CN102577642B (zh) 印刷电路板及其制造方法
TWI569696B (zh) 製造電路板與晶片封裝之方法，以及藉由使用此方法製成之電路板
KR20130092208A (ko) 회로 기판에서의 절연성 물질 충진 방법
JP2013507763A5 (zh)
KR102404318B1 (ko) 인쇄회로기판 및 그 제조방법
JP2007194476A (ja) 多層配線基板の製造方法
KR101009157B1 (ko) 회로형성용 캐리어 부재 및 이를 이용한 인쇄회로기판의 제조방법
KR102130757B1 (ko) 반도체 패키지 기판 제조방법 및 이를 이용하여 제조된 반도체 패키지 기판
CN104851847B (zh) 封装装置及其制作方法
KR100770168B1 (ko) 회로기판 제조방법
US7987590B2 (en) Method for manufacturing an electronic part
JP2013161951A (ja) 配線板及びその製造方法
CN112867222B (zh) 线路板及其制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
ASS Succession or assignment of patent right

Owner name: MDS KYOWA MACHINERY CO., LTD.

Free format text: FORMER OWNER: SAMSUNG TAI KEWEI CO., LTD.

Effective date: 20140618

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20140618

Address after: Gyeongnam Changwon City, South Korea

Applicant after: MDS Casio Hitachi Mobile Comm Co.

Address before: Gyeongnam Changwon City, South Korea

Applicant before: Samsung Techwin Co., Ltd.

C53 Correction of patent of invention or patent application
CB02 Change of applicant information

Address after: Gyeongnam Changwon City, South Korea

Applicant after: Marine origin Supreme Being Ace Co., Ltd.

Address before: Gyeongnam Changwon City, South Korea

Applicant before: MDS Casio Hitachi Mobile Comm Co.

COR Change of bibliographic data

Free format text: CORRECT: APPLICANT; FROM: MDS KYOWA MACHINERY CO., LTD. TO: HAICHEDIACE CO., LTD.

Free format text: CORRECT: ADDRESS; FROM:

C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant