CN103777153A - 磁阻传感器 - Google Patents

Abstract

一种磁阻传感器包含一基板、一磁阻传感元件、一电路组件及一屏蔽组件。所述基板具有第一表面和与该第一表面相对的第二表面。磁阻传感元件、电路组件与屏蔽组件位于基板的第一表面上。所述屏蔽组件位于磁阻传感元件与电路组件之间、至少包含一磁性材料。

Description

磁阻传感器

技术领域

本发明是有关于一种磁场传感器，且特别是有关于一种具有屏蔽单元的磁场传感器。

背景技术

当在导体中有电流流动时便会产生磁场。一般而言，磁阻装置所欲量测的磁场变化非常小，但在磁阻装置中却无可避免地有许多会产生磁场的电路、电路组件或内连线，影响磁阻装置的量测准确度。因此，需要一种能解决此问题的方案，降低或消除磁阻装置中电路、电路组件或内连线所造成的影响。

发明内容

本发明的目的在于提供一种磁阻传感器，此装置中具有屏蔽单元以满足业界要求感测精准度的需求。

本发明提出一种磁阻传感器，包含：一基板及位于基板第一表面上的一磁阻传感元件、一电路组件及一屏蔽组件，其中所述屏蔽组件位于磁阻传感元件与电路组件之间、至少包含一磁性材料。

在本发明的一实施例中，所述磁阻传感元件、所述屏蔽组件及所述电路组件可沿着平行所述第一表面的方向或垂直所述第一表面的方向分布。

在本发明的一实施例中，所述磁阻传感元件包含与所述第一表面不平行的第一磁性层，所述屏蔽组件包含与所述第一表面不平行的第二磁性层，所述第一磁性层与所述第二磁性层包含相同的磁性材料。

在本发明的一实施例中，所述屏蔽组件还包含第三磁性层，所述第三磁性层位于所述第二磁性层的外围，所述第二磁性层位于所述第一磁性层的外围。

附图说明

图1显示根据本发明一实施例的磁阻传感器的详细横剖面图。

图1A显示根据本发明一实施例的磁阻传感器的区域概略上视图。

图1B显示根据本发明另一实施例的磁阻传感器的区域概略上视图。

图1C显示根据本发明一实施例的磁阻传感器中的屏蔽单元的概略上视图。

图2显示根据本发明另一实施例的磁阻传感器的详细横剖面图。

具体实施方式

本发明在此所探讨的是一种磁阻传感器，其除了具有磁阻传感元件、电路组件及屏蔽单元外，亦可以包含传感器常用的其它结构如：内建自我测试电路；设定/重设定电路；补偿电路；各式用以放大信号、过滤信号、转换信号用的电路；内连线....等。为了能彻底且清楚地说明本发明及不模糊本发明的焦点，便不针对此些常用的结构多做介绍，但本发明的整合式磁阻传感器可选择性地包含此些常用的结构。

下面将详细地说明本发明的较佳实施例，举凡本中所述的组件、组件子部、结构、材料、配置等皆可不依说明的顺序或所属的实施例而任意搭配成新的实施例，此些实施例当属本发明的范畴。在阅读了本发明后，熟知此项技艺者当能在不脱离本发明的精神和范围内，对上述的组件、组件子部、结构、材料、配置等作些许的更动与润饰，因此本发明的专利保护范围须视本说明书所附的权利要求书所界定者为准，且此些更动与润饰当落在本发明的权利要求书内。

本发明的实施例及图示众多，为了避免混淆，类似的组件以相同或相似的标号示之。图示意在传达本发明的概念及精神，故图中的所显示的距离、大小、比例、形状、连接关系....等皆为示意而非实况，所有能以相同方式达到相同功能或结果的距离、大小、比例、形状、连接关系....等皆可视为等效物而采用之。

在本说明书中，“磁阻层”或“磁阻材料”，亦为磁性材料或内含磁性材料，尤其指电阻值会随外在磁场变化而改变的离散或连续的单一或多层膜层，其例如是异向性磁阻(anisotropic magnetoresistance，AMR)、巨磁阻(giantmagnetoresistance，GMR)及穿隧磁阻(tunneling magnetoresistance，TMR)、铁磁材料（ferromagnet）、反铁磁材料（antiferromagnet）、非铁磁性金属材料、穿隧氧化物材料（tunneling oxide）及上述者的任意组合。“磁阻层”或“磁阻材料”较佳地意指异向性磁阻(anisotropic magnetoresistance，AMR)，尤其是坡莫合金(permalloy)。在本说明书中，“导体”或“内连线”是指具有导电能力的不限形状的导电结构，其材料可以是金属、合金、硅化物、奈米管、导电碳材、掺杂硅，其结构可以是线条、离散的岛形物、薄片、贯孔、以镶嵌制程制作的单镶嵌结构或双镶嵌结构、或上述结构沿着水平或垂直方向上的任意组合。在本说明书中，A与B部件“磁性耦合”是指通过A与B其中一者的磁力线会受到另一者的导引而产生转向、集中等效果，因此A与B部件“磁性耦合”可代表两者实体接触、或彼此接近到足以互相产生磁性影响的程度但并未实体接触。在本说明书中，“电浮接”是指未与任何电源连接、未接地且与其它电路组件绝缘。在本说明书中，“磁场”」或“沿着某一方向的磁场”可以用来代表在某处各种不同来源的磁场在相加或抵消后的净磁场也可以用来代表未考虑其它来源下在某处特定来源的磁场或在某一方向上的磁场分量。在本说明书中，A与B部件“电耦合”是指电流可经由A与B其中一者而流至另一者，因此A与B部件“电耦合”可代表两者实体接触、或两者间具有一或多个导电结构/物质使两者得以电交流。

请参考图1，图1显示根据本发明一实施例的磁阻传感器1的详细横剖面图。磁阻传感器1包含基板100及基板100上方的各个区域以及每个区域中的各种组件。基板100具有第一表面1001以及与第一表面1001相对的第二表面1002。在第一表面1001上方沿着与第一表面1001垂直的方向由上往下包含第一区域30与第二区域40。第一区域30与第二区域40位于介电层600与护层800中。第一区域30沿着水平方向由内往外被划分成感测区10、屏蔽区20及外围电路区70。

感测区10中包含至少一个磁阻传感元件，在此图标中为三个磁阻传感元件包含两个第一磁性层101、两个第一磁性层101的第一延伸部102及一个水平磁性层103，但其可包含其它膜层或组件但在本图中为了简明而省略之。在本发明的实施例中，第一磁性层101不平行于第一表面1001，用以感测垂直于第一表面1001的磁场。选择性的水平磁性层103平行于第一表面1001，用以感测平行于第一表面1001的磁场。不平行于第一表面1001的第一磁性层101较佳地与第一表面垂直且在其上端更选择性地包含与第一表面1001平行的第一延伸部102。由于第一磁阻层101与第一延伸部102磁性耦合，故第一磁阻层101感受到的垂直第一表面1001的磁场可被转向(或被导引)而影响水平的第一延伸部102，结果改变第一磁性层101与第一延伸部102共同的电阻值。虽然在图中未显示，但第一磁性层101的下端亦可有水平延伸部。虽然在图1与1C中显示水平磁性层103的下方具有与其不平行的导体部400’/400(若如400’为条状并斜置则为业界所谓的barber pole，但其亦可以如400采用其它形状/配置)与其实体接触，用以改变原有磁阻材料内的电流方向，使电流方向与磁性材料的磁化方向夹一角度，藉此增加磁性材料的感测灵敏度。但熟知此项技艺者应了解，导体部400’/400亦可位于水平磁性层103的上方，此实施例亦落在本发明的范围内。即便在图示中感测区10只包含磁阻传感元件的各个磁阻层，但熟知此项技艺者应了解，在感测区10中更可包含必须与磁阻传感元件密切邻近始能发挥功能的其它组件，例如内建自我测试电路(BIST)、补偿组件、设定/重设定电路等。

屏蔽区20中至少包含第一屏蔽单元。在此图标中第一屏蔽单元包含不平行于第一表面1001的第二磁性层201，用以屏蔽磁阻传感元件的第一磁性层101受到外围电路区中的导体所产生的磁场的影响。第二磁性层201隔着沟槽210与第一磁性层101相望，两者之间(即沟槽中)填有护层800的介电材料，所述介电材料例如是氧化硅、碳化硅、氮化硅、聚亚醯胺或其任意组合。第一磁性层101与第二磁性层201可位于沟槽210的侧壁。第一屏蔽单元更可选择性地包含不平行于第一表面1001的第三磁性层205与206，用以更进一步地加强屏蔽作用。第三磁性层205隔着沟槽250与第三磁性层206相望，两者之间(即沟槽中)填有护层800的介电材料例如是氧化硅、碳化硅、氮化硅、聚亚醯胺或其任意组合。第三磁性层205与206可位于沟槽250的侧壁。虽然图中未显示，但第一屏蔽单元更可包含其它的磁性层或组件。

这里应该要注意，第一屏蔽单元的第二磁性层201与第三磁性层205、206至少包含一磁阻材料或磁性材料，若采用磁阻材料时，此磁阻材料可与磁阻传感元件的第一磁性层101的磁阻材料相同或不同。又，第一屏蔽单元的第三磁性层205、206为电浮接，但第一屏蔽单元的第二磁性层201可与磁阻传感元件的第一磁性层101实体接触或电耦合。由于磁阻传感元件的第一磁性层101用以感测外部磁场并与会有电流通过的第一延伸部102磁性耦合(即实体接触或未实体接触但彼此足够靠近)，故第一屏蔽单元的第二磁性层201可以是电浮接或与磁阻传感元件的第一延伸部102电耦合。沟槽210与沟槽250的宽度(即彼此相望的磁阻层之间的距离)可相同或不同。沟槽210与250可具有相同深度，意即第二磁性层201与第三磁性层205在垂直第一表面1001的维度上可具有相同高度；或者，沟槽210与250可具有不同深度，意即第二磁性层201与第三磁性层205在垂直第一表面1001的维度上可具有不同高度。如沟槽210与250下方的虚线所示(D1、D2显示超过原本构槽深度的部分)，沟槽250的深度较佳地大于沟槽210的深度。类似地，沟槽210与250的宽度可相同或不同，意即互相相望的磁性层间的距离可相同或不同。沟槽210与沟槽250可分别为长形沟槽或分别包含多个离散沟槽或一者为长形沟槽但另一者包含多个离散沟槽。长形沟槽使得侧壁上的第一屏蔽单元的磁阻层具有长条形，离散沟槽使得侧壁上的第一屏蔽单元的磁阻层包含多个离散的岛状磁阻层。

外围电路区70包含第一电路组件，第一电路组件至少包含第一导体700。第一电路组件可以是内连线、讯号处理电路、逻辑运算电路、记忆胞、被动组件如电阻、电容、电感、或其任意组合。无论第一电路组件为何，当第一导体700导通电流时会在其外围产生磁场，当此磁场具有垂直于第一表面1001的垂直磁场分量时，便会被其邻近的第一磁性层感受到而影响到磁阻传感元件的磁场感测能力。换句话说，第一导体700在导通电流时所产生的垂直磁场分量会成为对磁阻传感元件造成负面影响的噪声。例如在本实施例中，右侧的第一导体700中有流出纸面的电流，因此会产生逆时钟方向的磁场；对于邻近不平行第一表面1001的右侧第一磁性层101而言，此磁场会产生向下的磁场分量。类似地，左侧的第一导体700中有流入纸面的电流，因此会产生顺时钟方向的磁场；对于邻近不平行第一表面1001的左侧第一磁性层101而言，此磁场会产生向下的磁场分量。

在本实施例中，磁阻传感元件、第一屏蔽单元及第一电路组件沿着与第一表面1001平行的方向配置，位于磁阻传感元件与第一电路组件间的第一屏蔽单元，能屏蔽第一电路组件产生的垂直方向的磁噪声而降低磁阻传感元件受到的影响。

接下来继续参考图1，第二区域40沿着垂直方向由下往上可包含第二电路组件及第二屏蔽单元。磁阻传感元件、第二屏蔽单元及第二电路组件沿着垂直于第一表面1001的方向配置。第二电路组件类似于第一电路组件，至少包含第二导体710，可以是特定应用集成电路(ASIC)、内连线、逻辑运算电路、记忆胞、被动组件如电阻、电容、电感、或其任意组合。无论第二电路组件为何，当第二导体710导通电流时会在其外围产生磁场，当此磁场具有平行于第一表面1001的水平磁场分量时，便会被其邻近的水平磁性层103感受到而影响到磁阻传感元件的磁场感测能力。第二屏蔽单元300类似于第一屏蔽单元，至少包含一磁性材料且电浮接，用以屏蔽磁阻传感元件的水平磁阻层103不受第二电路组件的第二导体710所产生的磁场的影响。

第二电路组件的分布范围可横向跨越感测区10、屏蔽区20及/或外围电路区70，第二屏蔽单元300的横向分布范围可对应第二电路组件的横向分布范围或至少要包含感测区10。可调整水平磁阻层103与第二屏蔽单元300间的垂直距离H1以达到较佳的屏蔽效果。虽然在此实施例中只配置了一层磁性层作为第二屏蔽单元300，但第二屏蔽单元300可包含多个水平配置的磁性层，每一磁性层的厚度、水平分布的范围、磁性层与磁性层之间的间距皆可加以选择以达到最佳的屏蔽效果。

虽然在本实施例中显示了第一电路组件、第一屏蔽单元、第二电路组件与第二屏蔽单元，但是熟知此项技艺者应了解，当磁阻传感元件的外围未配置第一电路组件时可毋需设置第一屏蔽单元，当磁阻传感元件的下方未配置第二电路组件时可毋需设置第二屏蔽单元。换言之，可视磁阻传感器1的内部布局的差异来选择性地只配置第一屏蔽单元或只配置第二屏蔽单元或配置两者。

接着，请参考图1A与1B，图1A与1B显示根据本发明一实施例的磁阻传感器1的感测区10、屏蔽区20及外围电路区70的概略上视图。感测区10位于中央，屏蔽区20在感测区10与外围电路区70之间并实质上围绕感测区10，外围电路区70位在最外围并实质上围绕屏蔽区20。依照不同的布局考量，此三区可以是如图1A中所示以同心圆的方式分布，或者，此三区可以是如图1B中所示以矩形方式分布。然而本发明并不限于此，只要屏蔽区20介于感测区10与外围电路区70之间，三区毋需彼此围绕，可呈平行并置的相对关系。

接着，请参考图1C，图1C显示根据本发明一实施例的三个磁阻传感元件1000、1000’与1000以及第一屏蔽单元的第二磁性层201、第三磁性层205与206的概略上视图，在此上视图中沿着切线A-A’可获得图1与图2中的横剖面图。为了不模糊焦点，图1C中略去了磁阻传感元件1000/1000’下方的设定/重设定电路500、补偿电路510、第二导体710。在本实施例中，两个用以感测垂直于第一表面1001的磁场的磁阻传感元件1000与一个用以感测平行于第一表面1001的磁场的1000’并置。磁阻传感元件1000包含第一延伸部102、位于第一延伸部102上方或下方且与其电耦合的多个导体部400(虽然图示显示导体部400位于第一延伸部102的下方，但其亦可位于上方)、分布在第一延伸部102的两端呈交错配置的多个沟槽210、位于沟槽210的一侧壁上并与第一延伸部102磁性耦合的第一磁性层101、位于沟槽210的另一侧壁上并与第一磁性层101相望的第二磁性层201。第一磁性层101与第二磁性层201借由侧壁上的连接磁性层202与203电耦合，若第一磁性层101与会有电流通过的第一延伸部102电耦合，则第二磁性层201并非电浮接，若第一磁性层101与会有电流通过的第一延伸部102实体分离，则第二磁性层201为电浮接。虽然第二磁性层201与第一磁性层101相连，但因磁阻材料的电阻率很高，所以第二磁性层201的磁化方向的改变不会对平行端的第一磁性层101的磁阻产生影响，反而还会形成屏蔽效应。第二磁性层201并非一连续环状层而是位于感测区10的两外侧且未围绕感测区10的离散岛状物，这意味着图1中的沟槽210以及第一磁性层101亦呈岛状分布。磁阻传感元件1000’包含水平磁性层103与位于水平磁性层103的上方或下方且与其电耦合的多个导体部400’(虽然图示显示导体部400’位于水平磁阻层103的下方，但其亦可位于上方)。虽然第三磁性层205与206皆为连续膜层，但其亦可呈岛状分布并实质上围绕磁阻传感元件1000/1000’即实质上围绕第二磁性层201。熟知此项技艺者应了解，第一屏蔽单元可有任意数目的磁性层，每一磁性层皆可以是连续膜层或离散岛状物的构成物，且每一磁性层向下延伸的程度取决于沟槽的深度，因此沟槽250可以包含多个沟槽使得第三磁性层205与206皆为离散岛状物。第二屏蔽单元300位于磁阻传感元件1000/1000’以及第一屏蔽单元(即第二磁性层201、第三磁性层205与206)下方，延伸超过感测区10与屏蔽区20。然而，在其它实施例中，可调整第二屏蔽单元300的延伸区域，使其至少位于感测区10的下方即可。

虽然在图1C中显示了三个磁阻传感元件1000、1000’与1000，但应了解，图1的感测区10中可包含任意数目的相同/不同类型的磁阻传感元件以任意配置方式的任意组合。例如，图1的感测区10可包含用以感测单一方向的一惠斯顿电桥结构，此惠斯顿电桥结构具有四只电阻臂且每只电阻臂皆包含至少一磁阻传感元件。又例如，图1的感测区10可包含用以感测多个方向的多个惠斯顿电桥结构，每一惠斯顿电桥结构具有四只电阻臂且每只电阻臂皆包含至少一磁阻传感元件。熟知此项技艺者应明白，感测区10中所包含的磁阻传感元件的数目、配置方式、种类.....皆会影响第一屏蔽单元的第二磁性层201的存在与否、数目多寡、配置方式、能否围绕感测区10...，本发明意在包含所有此些可能性。

接着，请参考图2，图2显示根据本发明另一实施例的磁阻传感器2的详细横剖面图。此磁阻传感器2包含图1中所示的所有区域、组件及单元，除此之外，在磁阻传感元件与第二屏蔽单元300之间更选择性地包含了设定/重设定电路500以及补偿组件510。设定/重设定电路500用以在磁阻传感元件进行量测之前调整磁阻层的磁化方向，补偿组件510用来补偿磁阻传感元件的已知误差。在其它的应用中，510亦可以为习知此技艺者设计成磁阻内建自我测试电路。由于这些电路组件必须与磁阻传感元件密切邻近始能发挥功能，因此不能被第二屏蔽单元所隔离，这类的电路组件亦可视为磁阻传感元件的一部分，以与图2的第一导体700及第二导体710做区隔。

根据本发明的磁阻传感器在磁阻传感元件与电路组件间设有屏蔽单元以屏蔽电路组件对磁阻传感元件的不利影响。又，在本发明中磁阻传感元件的第一磁性层101及屏蔽单元的第二磁性层201、第三磁性层205与206皆位于沟槽的侧壁，当可共同被下列制程所完成。首先，以同一道光罩、同一道微影制程、相同的蚀刻制程来制作出沟槽210与250，若沟槽210与250宽度相同则蚀刻完成后的沟槽210与250可能会具有相同的深度，若沟槽210与250宽度不同则蚀刻完成后的沟槽210与250可能会有不同的深度；或者，若刻意要制作出深度相异的沟槽210与250，则可使用不同的光罩、不同道微影制程、不同的蚀刻制程来制作出沟槽210与250。然后，全面性地毯覆一层磁性材料，因此这一层磁性材料共形地形成在沟槽210、250的侧壁及底部。接着，视欲形成的磁阻材料图案来决定是否再用一道光罩并进行一道微影制程来形成图案化屏蔽，然后以非等向性蚀刻蚀刻未被屏蔽覆盖的磁性材料(使用屏蔽的情况)或回蚀磁性材料(未使用屏蔽的情况)，以移除不欲存在的表面上以及沟槽底部的磁性材料并在沟槽侧壁上留下磁性材料的间隙壁(spacer)以作为第一磁性层101、第二磁性层201、第三磁性层205与206。当以此方法可使205、206形成不同于101、201磁性层厚度的设计，以优化磁阻传感器及屏蔽单元功能。本发明的屏蔽单元能在不增加制程复杂度及成本的情况下，将各种不同功能的电路以及磁阻传感元件整合在单一芯片中，降低或消除各种电路对磁阻传感元件的干扰，实在优于传统的设计。

上述实施例仅是为了方便说明而举例，虽遭所属技术领域的技术人员任意进行修改，均不会脱离如权利要求书中所欲保护的范围。

Claims (23)

1.一种磁阻传感器，包含：

一基板，具有第一表面以及与第一表面相对的第二表面；

一磁阻传感元件，位于该第一表面上方；

一电路组件，位于该第一表面上方；及

一屏蔽单元，位于该第一表面上方，

其特征在于，所述屏蔽单元位于所述磁阻传感元件与所述电路组件之间，且所述屏蔽单元至少包含一磁性材料。

2.如权利要求1所述的磁阻传感器，其特征在于，所述磁阻材料包含至少一异向性磁阻Anisotropic Magnetoresistance,AMR、巨磁阻giantmagnetoresistance，GMR或穿隧磁阻tunneling magnetoresistance，TMR材料。

3.如权利要求1所述的磁阻传感器，其特征在于，所述磁阻传感元件的电阻值会随外在磁场变化而改变，其包含铁磁材料ferromagnet、反铁磁材料antiferromagnet、非铁磁性金属材料、穿隧氧化物材料tunneling oxide之一或其组合。

4.如权利要求1所述的磁阻传感器，其特征在于，所述电路组件、所述屏蔽单元、所述磁阻传感元件沿着约略垂直于所述第一表面的方向分布。

5.如权利要求1所述的磁阻传感器，所述磁阻传感元件还包含设定/重设定电路、自我检测电路或补偿组件之一或其组合。

6.如权利要求1所述的磁阻传感器，其特征在于，所述电路组件包含特定应用集成电路ASIC、内连线、逻辑运算电路、讯号处理电路、记忆胞、被动组件如电阻、电容、电感、之一或其任意组合。

7.如权利要求1所述的磁阻传感器，其特征在于，所述电路组件、所述屏蔽单元、所述磁阻传感元件沿着平行于所述第一表面的方向分布，所述屏蔽单元位于所述磁阻传感元件的外围。

8.如权利要求1所述的磁阻传感器，其特征在于，所述磁阻传感元件包含不平行于所述第一表面的第一磁性层。

9.如权利要求8所述的磁阻传感器，其特征在于，所述屏蔽单元包含不平行于所述第一表面的第二磁性层，所述第二磁阻层位于所述第一磁性层的外围。

10.如权利要求8所述的磁阻传感器，其特征在于，所述第一磁性层的上端具有和其磁性耦合的第一水平延伸部。

11.如权利要求10所述的磁阻传感器，其特征在于，所述第一磁性层的下端还具有和其磁性耦合的第二水平延伸部。

12.如权利要求9所述的磁阻传感器，其特征在于，所述第一磁性层和第二磁性层包含相同的磁性材料。

13.如权利要求9所述的磁阻传感器，其特征在于，所述屏蔽单元还包含不平行于所述第一表面的第三磁性层，所述第三磁性层位于所述第二磁性层的外围。

14.如权利要求9所述的磁阻传感器，其特征在于，所述第二磁性层可为围绕所述磁阻感测层的连续环状层或离散岛状物。

15.如权利要求9所述的磁阻传感器，其特征在于，所述第一磁性层的下端与第一表面间的距离实质上等于或小于所述第二磁性层的下端与第一表面间的距离。

16.如权利要求1所述的磁阻传感器，其特征在于，所述屏蔽单元位于所述磁阻传感元件的下方。

17.如权利要求1所述的磁阻传感器，其特征在于，所述磁阻传感元件、所述屏蔽单元皆包含磁性材料。

18.一种磁阻传感器的形成方法，包含下列步骤：

提供一基板，所述基板有一上表面而所述上表面上有一介电层；

在所述介电层中形成一磁阻传感元件；

形成至少一磁场屏蔽单元于所述磁阻传感元件的侧边或下方。

19.如权利要求18所述的形成方法，还包含

形成第一沟槽；及

在所述第一沟槽侧壁上形成与所述第一表面不平行的至少第一磁性层与第二磁性层，所述第一磁性层为一磁阻传感元件的一部分，所述第二磁性层为屏蔽单元之一部分。

20.如权利要求19所述的形成方法，还包含：

在所述介电层中形成第二沟槽；

在所述第二沟槽侧壁上形成与所述第一表面不平行的至少一第三磁性层，所述第三磁性层为电浮接。

21.如权利要求20所述的形成方法，其特征在于，所述第一沟槽与所述第二沟槽可使用相同的或不同的光罩、微影制程或蚀刻制程制作。

22.如权利要求20所述的形成方法，其特征在于，所述第一沟槽与所述第二沟槽可具有相同或不同的宽度或深度。

23.如权利要求18所述的形成方法，还包含在所述磁阻传感器的下方形成一平行于所述基板的所述上表面的磁性层。

Images