CN103765612B - 光电子半导体芯片 - Google Patents
光电子半导体芯片 Download PDFInfo
- Publication number
- CN103765612B CN103765612B CN201280041909.0A CN201280041909A CN103765612B CN 103765612 B CN103765612 B CN 103765612B CN 201280041909 A CN201280041909 A CN 201280041909A CN 103765612 B CN103765612 B CN 103765612B
- Authority
- CN
- China
- Prior art keywords
- raceway groove
- contact
- semiconductor chip
- main side
- opto
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 95
- 230000005693 optoelectronics Effects 0.000 title claims abstract description 30
- 230000005855 radiation Effects 0.000 claims abstract description 76
- 238000007788 roughening Methods 0.000 claims description 12
- 230000008878 coupling Effects 0.000 claims description 3
- 238000010168 coupling process Methods 0.000 claims description 3
- 238000005859 coupling reaction Methods 0.000 claims description 3
- 230000003287 optical effect Effects 0.000 claims description 3
- 239000000463 material Substances 0.000 description 14
- 239000000758 substrate Substances 0.000 description 11
- 239000004020 conductor Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229910001092 metal group alloy Inorganic materials 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical group [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 239000004615 ingredient Substances 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 230000003595 spectral effect Effects 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 230000032683 aging Effects 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000007850 degeneration Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- -1 nitride compound Chemical class 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 230000002285 radioactive effect Effects 0.000 description 1
- VMXUWOKSQNHOCA-UKTHLTGXSA-N ranitidine Chemical compound [O-][N+](=O)\C=C(/NC)NCCSCC1=CC=C(CN(C)C)O1 VMXUWOKSQNHOCA-UKTHLTGXSA-N 0.000 description 1
- 230000002787 reinforcement Effects 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000013589 supplement Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
- H01L33/145—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/40—Materials therefor
- H01L33/405—Reflective materials
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
在光电子半导体芯片（1）的至少一个实施形式中，所述光电子半导体芯片包括具有至少一个有源层（20）的半导体层序列（2）。此外，半导体芯片（1）具有在半导体层序列（2）的辐射主侧（23）上的上侧接触结构（3）和在与辐射主侧（23）对置的下侧（24）上的下侧接触结构（4）。此外，半导体芯片（1）包含至少两个沟道（5），所述沟道（5）从辐射主侧（23）伸展至下侧（24）。在辐射主侧（23）的俯视图中看，上侧接触结构（3）和下侧接触结构（4）彼此间隔地布置。同样在辐射主侧（23）的俯视图中看，沟道（5）位于上侧接触结构（3）与下侧接触结构（4）之间。
Description
技术领域
提出一种光电子半导体芯片。
发明内容
要实现的目的在于：提出一种光电子半导体芯片，所述光电子半导体芯片均有均匀的电流注入。
根据半导体芯片的至少一个实施形式，所述光电子半导体芯片包括具有至少一个有源层的半导体层序列。为此，半导体层序列构建用于在半导体芯片运行时发射紫外辐射、可见辐射和/或红外辐射，尤其是在400nm到1200nm之间的光谱范围中的辐射、尤其优选在550nm到1000nm之间的光谱范围中的辐射，其中包括边界值。可外延生长的半导体层序列的厚度例如为小于50μm或者小于20μm，优选在3μm到15μm之间或者在3.5μm到10μm之间，其中包括边界值。
半导体芯片的半导体层序列优选基于III-V族化合物半导体材料。该半导体材料例如为氮化物化合物半导体材料，如AlnIn1-n-mGamN或者为磷化物化合物半导体材料，如AlnIn1-n-mGamP，其中相应地0≤n≤1，0≤m≤1并且n+m≤1。在此，半导体层序列可以具有掺杂材料以及附加的组成部分。然而出于简洁性原因，仅说明半导体层序列的晶格的主要组成部分、即Al、Ga、In、N或P，即使所述组成部分可部分通过少量其他物质取代和/或补充时也如此。有源层尤其包含pn结和/或至少一个量子阱结构。
根据至少一个实施形式，半导体芯片具有上侧接触结构。上侧接触结构安置在半导体层序列的辐射主侧上。优选地，上侧接触结构的材料与半导体层序列的材料直接地物理接触。上侧接触结构例如由金属或者金属合金成形。替选地或附加地，上侧接触结构包括由透明的、导电氧化物（简称TCO）的组构成的材料，例如ITO。上侧接触结构被结构化，即上侧接触结构不以保持不变的组分在半导体层序列的整个辐射主侧上延伸，而是尤其具有中断和凹部。
半导体层序列的辐射主侧特别优选是半导体层序列的限界面，所述限界面基本上垂直于半导体层序列的生长方向取向。同样地，辐射主侧的主延伸方向垂直于生长方向取向。具体地，辐射主侧背离半导体芯片的承载衬底。
根据半导体芯片的至少一个实施形式，所述半导体芯片包括下侧接触结构。下侧接触结构位于半导体层序列的下侧上，其中下侧与辐射主侧对置。下侧接触结构特别优选地与半导体层序列直接地物理接触并且还优选不覆盖整个下侧。下侧接触结构的材料是金属或者金属合金，并且替选地或者附加地是透明的导电氧化物。优选地，下侧接触结构位于半导体层序列与半导体芯片的承载衬底之间。
根据半导体芯片的至少一个实施形式，所述半导体芯片包括至少一个、优选至少两个沟道、英语也称作“trenches（沟道）”。沟道是半导体层序列中的材料凹部，所述材料凹部从辐射主侧朝着下侧的方向伸展。在俯视图中看，沟道优选在周围由半导体层序列的材料包围。沟道的纵向伸展优选为沟道的宽度的至少五倍。
根据半导体芯片的至少一个实施形式，在辐射主侧的俯视图中看，上侧接触结构和下侧接触结构在至少一个区域中彼此间隔地布置。这就是说，在至平行于辐射主侧的平面的投影中，上侧接触结构和下侧接触结构在所述区域中不相交和/或不接触。特别优选的是，所述区域在整个辐射主侧上和/或在整个半导体芯片上延伸。
根据至少一个实施形式，在下侧接触结构和上侧接触结构彼此隔开的区域中，沟道布置在上侧接触结构与下侧接触结构之间。换言之，在半导体层序列的辐射主侧的俯视图中看，在该区域中从上侧接触结构至下侧接触结构的至少一个直接的连接线被沟道中断。
在光电子半导体芯片的至少一个实施形式中，所述光电子半导体芯片包括具有至少一个有源层的半导体层序列。此外，半导体芯片具有在半导体层序列的辐射主侧上的上侧接触结构和在半导体层序列的与辐射主侧对置的下侧上的下侧接触结构。此外，半导体芯片包含至少一个、优选至少两个沟道，所述沟道从辐射主侧朝着下侧的方向伸展。在辐射主侧的俯视图中看，上侧接触结构和下侧接触结构在辐射主侧的至少一个区域中彼此间隔地布置。同样在辐射主侧的俯视图中看，沟道在所述区域中并且位于上侧接触结构与下侧接触结构之间。
根据光电子半导体芯片的至少一个实施形式，所述光电子半导体芯片构成为发光二级管（简称为LED）。因此优选地，在辐射主侧上放射由半导体芯片总共发射的并且在有源层中产生的辐射的至少50%或至少70%。
在发光二级管中，效率极大地取决于电流密度。在通常情况下，发光二极管的效率在电流密度过高时下降。同样地，发光二级光的退化在电流密度过大的区域中加速。因此，均匀的电流注入是优选的，以便实现发光二极管的良好的抗老化稳定性和高效率。
这可以通过沟道来实现，所述沟道在俯视图中看位于上侧接触结构与下侧接触结构之间。通过沟道局部地阻止或者显著地减小上侧接触结构与下侧接触结构之间的直接的电流流动。因此，通过适当地放置沟道，可以避免半导体层序列中过大的局部电流密度。
根据半导体芯片的至少一个实施形式，上侧接触结构包括接触区域。为了安置连接结构、如接合线或者导体带，接触区域构建在半导体芯片上。接触区域例如是大小为至少0.001mm2或至少0.01mm2的圆形的或矩形的连续的面。可行的是，接触区域与上侧接触结构的另外的部段相比设有覆层，所述覆层使得接合线的安置容易。
根据半导体芯片的至少一个实施形式，上侧接触结构具有至少一个中间连接部。中间连接部优选延伸远离接触区域。可行的是，上侧接触结构具有多个中间连接部。至少一个中间连接部尤其并不设置用于将电流注入到半导体层序列中。这就是说，因此由于有沟道而防止或者显著地限制从中间连接部朝下侧接触结构的直接的电流流动。
根据半导体芯片的至少一个实施形式，上侧接触结构包含一个或优选多个接触指。接触指延伸远离中间连接部和/或接触区域。接触指设置用于将电流注入到半导体层序列中。例如，接触指通过辐射主侧上的细长的矩形来形成。接触指优选均匀地分布在辐射主侧上。
根据半导体芯片的至少一个实施形式，所述沟道分别沿着中间连接部布置。由此，可以减少或者防止中间连接部与下侧接触结构之间的直接的电流流动。
根据半导体芯片的至少一个实施形式，沟道分别位于每两个相邻的接触指之间。尤其，沟道垂直于接触指或者基本上垂直于此取向。在此可行的是，沟道接触接触指和/或中间连接部。然而优选在沟道与接触指和/或中间连接部之间存在间距，即便该间距小，例如为至少250nm。
根据半导体芯片的至少一个实施形式，下侧接触结构通过多个岛形部形成。在辐射主侧的俯视图中看，岛形部例如构成为是矩形的或正方形的。各个岛形部优选通过位于下侧接触结构的背离半导体层序列的一侧上的连续的接触层导电地相互连接。
根据半导体芯片的至少一个实施形式，下侧接触结构的岛形部中的多个位于两个相邻的接触指之间。岛形部沿着接触指布置，例如布置成一排或两排或更多排。优选地，岛形部等间距地放置成数排。
根据半导体芯片的至少一个实施形式，所述半导体芯片具有至少另外的沟道。所述另外的沟道位于在上述段落中描述的沟道的背离中间连接部和/或接触区域的一侧上。换言之，因此沿着接触指整体上依次地布置有多个沟道，其中所述沟道优选分别在两个相邻的接触指之间延伸并且尤其横向于所述接触指取向。在沿着接触指的方向上下侧接触结构的岛形部中的多个优选位于两个相邻的沟道之间。
尤其在具有相对大的纵向伸展的半导体芯片中可行的是，在平行于接触指的方向上并且在相邻的接触指之间形成受激发射，这通过半导体层序列的侧面的相对高的反射率来促进。该受激发射引起半导体层序列的侧面上的通常不期望的、加强的发射。在沿着接触指的方向上的受激发射可以通过相邻的接触指之间的附加的沟槽来减小或抑制。
根据半导体芯片的至少一个实施形式，沟道从辐射主侧起没有伸展至有源层。换言之，有源层没有被沟道穿通。然而优选地，沟槽伸展到半导体层序列的位于有源层与辐射主侧之间的电流分布层中，至少伸展远至使得表面电阻或横向导电率由于沟道以至少2个因数改变。例如，沟道从辐射主侧来看伸展到直至有源层或直至与辐射主侧最近的有源层的至少25%或至少50%或至少65%。
根据半导体芯片的至少一个实施形式，所述半导体芯片具有至少一个沟道，所述沟道沿着接触指延伸。例如，沟道平行于接触指中的至少一个取向。优选地，在辐射主侧的俯视图中看，沟道因此位于下侧接触结构之上。通过这种沟道可以减小直接在下侧接触结构之上的电流密度。因为下侧接触结构具有对于辐射而言相对小的反射率，所以由此可以整体上提高半导体芯片的效率。
根据半导体芯片的至少一个实施形式，沟道相对于接触指和/或中间连接部倾斜地取向。换言之，沟道或沟道的至少一部分不平行于并且不垂直于接触指或中间连接部对准。沟道中的至少一个与相邻的接触指和/或相邻的中间连接部之间的角度优选大于2°、尤其大于4°。替选地或附加地，所述角度最高为30°或者最高为20°或者最高为10°。由此，可以进一步减少沿着接触指的受激发射。
根据半导体芯片的至少一个实施形式，沟道或沟道中的至少一个从辐射主侧来看穿通半导体层序列的至少90%或者完全穿通半导体层序列。
根据半导体芯片的至少一个实施形式，沟道在辐射主侧的俯视图中看占据所述半导体层序列的基本面的0.025%至5%之间的、尤其0.1%至2.5%之间的份额，其中包括边界值。换言之，沟道以辐射主侧计仅为一小部分。
根据半导体芯片的至少一个实施形式，在辐射主侧的俯视图中看，沟道与中间连接部之间的间距最高为8μm或最高6μm。替选地或附加地，该间距最小为0.5μm或最小为1.5μm。所述数值也可适用于沟道距接触指的间距。
根据半导体芯片的至少一个实施形式，对于下侧接触结构距中间连接部的最小间距A而言并且对于下侧接触结构的相邻岛形部之间的平均间距B而言适用下述关系：0.4≤A/B≤2.5或者0.9≤A/B≤1.5或者1.0≤A/B≤1.3。在此，在辐射主侧的辐射图中确定间距A、B。换言之，间距A、B大致等大。
根据半导体芯片的至少一个实施形式，辐射主侧设有粗化部以用于改进辐射从半导体层序列出来的光耦合输出效率。在此，粗化部延伸到沟道中或者沟道中的至少一个中。换言之，沟道的边界面不是平滑的，而是同样被粗化的。粗化部的平均深度例如在0.1μm到3μm之间，其中包括边界值。因此，粗化部的平均的结构大小特别优选地小于沟道的平均尺寸。通过也在沟道中的粗化部可以提高光耦合输出效率。
根据半导体芯片的至少一个实施形式，在半导体层序列的下侧上存在镜层。在横向方向上，镜层优选邻接于下侧接触结构或下侧接触结构的岛形部。镜层可以为具有相对低的折射率的介电材料的层，例如为具有氧化硅或者氮化硅的层。在所述介电的镜层之下可以存在另一镜层，所述另一镜层用金属、例如铝、金或银制成。
另一镜层也可以构成为接触层，所述接触层将下侧接触结构的岛形部彼此电连接。同样可行的是，镜层成形为交替具有高折射率和低折射率的多个交替的子层并进而成形为布拉格镜。这种镜例如在印刷物DE102008048648A1中公开，其公开内容通过引用结合于此。
根据半导体芯片的至少一个实施形式，所述半导体芯片具有一个或多个微棱镜。微棱镜位于承载衬底与半导体层序列之间。在俯视图中看，微棱镜优选被上侧接触结构部分地遮盖。微棱镜的厚度特别优选地选择为，使得通过微棱镜尤其在朝向承载衬底的一侧上将半导体层序列的表面电阻或横向导电率减小至少二分之一。
附图说明
下面参考附图根据实施例详细阐明在此描述的光电子半导体芯片。在此，相同的附图标记在各个附图中表示相同的元件。然而在此并未示出合乎比例的关系，更确切地说，为了更好的理解可以夸大地示出各元件。
在附图中示出：
图1至3和5至7和9示出在此描述的光电子半导体芯片的实施例的示意性俯视图，
图4示出发光二极管的示意性俯视图，以及
图8示出在此描述的光电子半导体芯片的实施例的示意性剖面图。
具体实施方式
在图1中示出光电子半导体芯片1的一个实施例的示意性俯视图。半导体芯片1包含半导体层序列2。在半导体层序列2的辐射主侧23上存在上侧接触结构3，其具有接触区域37、中间连接部31和具有多个接触指33。接触区域37位于辐射主侧23的角部处并且构建用于与在图1中未示出的接合线连接。
中间连接部31延伸远离接触区域37。接触指33沿远离中间连接部31以及远离接触区域37的方向延伸，所述接触指构建用于将电流注入到半导体层序列2中。在辐射主侧23的与中间连接部31对置的一侧上可选地存在另一中间连接部31a，使得整个辐射主侧23由最外部的接触指33和中间连接部31、31a框架状地包围。
此外，半导体芯片1具有下侧接触结构4，所述下侧接触结构通过在半导体层序列2的下侧24上的多个岛形部40形成。下侧接触结构4的岛形部40在接触指33之间并且沿着接触指布置成两排。下侧接触结构4位于半导体层序列2与图1中未示出的承载衬底之间，所述承载衬底机械地支撑半导体芯片1并且所述承载衬底优选与用于半导体层序列2的生长衬底不同。
在半导体芯片1运行时，从优选位于半导体层序列2的n型侧上的接触指33朝尤其位于半导体层序列2的p型侧上的下侧接触结构4的岛形部40进行电流流动。从接触指33朝岛形部40的电流的电流密度相对均匀。
为了防止中间连接部31、31a附近处的电流密度尖峰，沿着中间连接部31、31a存在沟道5中的多个。沟道5分别位于接触指33的端部处并且分别在两个相邻的接触指33之间延伸。因此，在半导体层序列2的俯视图中看，沟道5安置在中间连接部31、31a以及接触区域37与下侧接触结构4之间。由此，抑制或者显著地减少从中间连接部31、31a以及接触区域37朝岛形部40的直接的电流流动。
在图2中示出半导体芯片1的另一实施例的辐射主侧23的一部分。附加的沟道5b成形到半导体层序列2中，所述附加的沟道沿着整个接触指33延伸并且居中地位于两个相邻的接触指33之间。在俯视图中看，沟道5b还放置在下侧接触结构4的岛形部40之上。
通过附加的沟道5b实现：在半导体层序列2中，直接在岛形部40之上不产生或仅相对少量地产生辐射。由此，全部在半导体层序列2中产生的辐射中比例上较少的辐射射到下侧接触结构4上，所述下侧接触结构尤其由吸收辐射相对强的金属材料成形。因此，通过附加的沟道5b可以减少由于在下侧接触结构4上的辐射吸收引起的效率损失。
在根据图3的半导体芯片1的实施例中，参看辐射主侧23的一部分的俯视图，沿着并且垂直于接触指33构成有另外的沟道5a，所述沟道不直接邻接于中间连接部31、31a或者图3中未示出的接触区域。通过所述另外的沟道5a可以抑制平行于接触指33的方向上的受激发射。
图2和图3中的另外的沟道5a或附加的沟道5b可以具有比直接在中间连接部31、31a上或直接在接触区域37上的沟道5更小的宽度和/或不同的深度。也可行的是，沟道5a、5b与在图2中示出的那样不同地并不完全沿着接触指33延伸，或者在根据图3的实施例中，所述另外的沟道5a在横向于接触指33的方向上短于在接触指33的端部处的沟道5。
在图4中示出发光二级管的俯视图。如也在半导体芯片1的全部实施例中可行的是，中间连接部31在远离接触区域37的方向上变窄，以便确保对各个接触指33的均匀供电。
在图5A中示出发光二级管、例如根据图4的发光二级管的俯视图，并且在图5B中示出半导体芯片1的实施例的俯视图、例如根据图1的半导体芯片1的实施例的俯视图。下侧接触结构4的岛形部40距中间连接部31具有间距A。下侧接触结构4的两个相邻的岛形部40之间尤其在平行于接触指33的方向上的平均间距设有附图标记B。
因为通过沟道5阻止从中间连接部31到岛形部40的直接的电流流动，所以与没有这种沟道的发光二级管相比可以显著地减小间距A。根据图5B，间距A、B是近似相同的。通过减小图5B中的间距A，与图5A相比可以实现辐射主侧23的整体上更大的放射光的面，由此能够提高半导体芯片1的效率。
在根据图6的实施例中，构成为圆形的接触区域37居中地位于半导体层序列2之上。从接触区域37起，两个中间连接部31在半导体层序列2之上延伸。直接在接触区域37上的沟道5c仿照接触区域37的轮廓。
如也在全部实施例中可行的是，下侧接触结构4并非岛状地构成，而是条带状地构成，如在图6中那样。不同于附图中的视图，在全部实施例中同样可行的是，将多个接触区域37安置在辐射主侧23上，或者安置在角部处、居中地安置在纵向侧上或辐射主侧23之内。
在图7中示出半导体芯片1的另一实施例。根据图7，不直接位于中间连接部31上的沟道5a相对于接触指33倾斜地布置并且相对于接触指33成角度α。由此，可以进一步抑制在平行于接触指33的方向上的受激发射。与图7中不同而也可行的是，直接位于中间连接部31上的沟道5同样倾斜地取向，如沟道5a那样。
在图8中示出半导体芯片1的实施例的剖面图。根据图8A，沟道5从辐射主侧23起并不伸展至半导体层序列2的有源层20。通过沟道5，半导体层序列2的横向导电率在有源层20与辐射主侧23之间的区域中优选减小二分之一，尤其相对于从中间连接部31朝岛形部40的电流流动而言。
在横向方向上，岛形部40由优选由具有与半导体层序列2相比折射率小的介电材料构成的镜层8a包围。朝半导体芯片1的承载衬底9在介电的镜层8a之后是能导电的、优选金属的镜层8b。镜层8b例如也将下侧接触结构4的各个岛形部40相互电连接。
根据图8B，沟道5从半导体层序列2的辐射主侧23伸展至其下侧24。于是，半导体层序列2完全地由沟道5所穿通。与图8B中所示不同，同样可行的是，沟道5虽然穿通有源层20，但是没有伸展到下侧24。
在图8C中示出半导体芯片1的另一实施例的剖面图。半导体芯片1包括至少一个微棱镜15，所述微棱镜位于承载衬底9与半导体层序列2之间。一个或多个微棱镜15优选完全由镜层8a、8b覆盖。
此外优选的是，在俯视图中看，微棱镜15完全地在中间连接部31和/或在图8C中未绘出的接触区域之间延伸。特别优选的是，微棱镜15在横向方向上且远离中间连接部31和/或接触区域至少伸展至沟道5之下。在俯视图中看，微棱镜15的侧面16例如位于沟道5之下。侧面16在此是微棱镜15在横向方向上的限界面。
微棱镜15在远离承载衬底9的方向上的厚度优选为至少100nm或至少250nm。例如，厚度位于0.5μm和4μm之间，其中包括边界值。镜层8a、8b的厚度优选在整个半导体层序列2之上近似恒定，而下侧接触结构4具有岛形部40的区域例外。
承载衬底9的朝向半导体层序列2的主侧优选平坦地构成。微棱镜15例如部分地或完全通过金属或金属合金形成。同样可行的是，微棱镜15具有被抽真空的或用气体填充的空腔。
在根据图8D的剖面图中，示出具有附加沟道5b的半导体芯片1，尤其参见根据图2的实施例。在俯视图中看，附加的沟道5b完全遮盖下侧接触结构4的岛形部40。微棱镜15未伸展到附加的沟道5b之下。
如在图8C和/或图8D中示出的这种微棱镜也可以在全部其他的实施例中存在。优选半导体层序列2的横向导电的层通过微棱镜15被局部地打薄或移除。由此能够实现，减少在微棱镜15的区域中、尤其在接触指33之下的且在有源层20与镜层8a、8b之间在横向方向上的电流流动。
在根据图9的半导体芯片1的剖面图中，辐射主侧23在没有施加有上侧接触结构3的区域中设有粗化部，所述粗化部也可以存在于全部另外的实施例中。粗化部具有比沟道5更小的平均结构大小。此外，粗化部也延伸到沟道5中。因此，沟道5的限界面也设有粗化部。
在此描述的发明并不受根据实施例进行的描述限制。更确切地说，本发明包括任意的新的特征以及特征的任意组合，这尤其包含权利要求中的特征的任意组合，即使该特征或者该组合本身没有明确地在权利要求或实施例中予以说明时也如此。
本发明要求德国专利申请102011111919.5的优先权，其公开内容通过引用结合于此。
Claims (15)
1.一种光电子半导体芯片（1），具有：
-半导体层序列（2），所述半导体层序列具有至少一个有源层（20）；
-在所述半导体层序列（2）的辐射主侧（23）上的上侧接触结构（3）；
-在所述半导体层序列（2）的与所述辐射主侧（23）对置的下侧（24）上的下侧接触结构（4）；和
-至少两个沟道（5），所述沟道从所述辐射主侧（23）朝所述下侧（24）的方向伸展，
其中，在所述辐射主侧（23）的俯视图中看，所述上侧接触结构（3）和所述下侧接触结构（4）在所述辐射主侧（23）的至少一个区域中彼此间隔，并且所述沟道（5）在所述区域中布置在所述上侧接触结构（3）与所述下侧接触结构（4）之间，
其中所述上侧接触结构（3）具有：
接触区域（37），以用于安置接合线（7）；
至少一个中间连接部（31），所述中间连接部延伸远离所述接触区域（37）并且所述中间连接部并不设置用于将电流注入到所述半导体层序列（2）中；和
多个接触指（33），所述接触指延伸远离所述中间连接部（31）并且所述接触指设置用于将电流注入到所述半导体层序列（2）中，
其中所述沟道（5）分别沿着所述中间连接部（31）延伸并且位于两个相邻的接触指（33）之间。
2.根据权利要求1所述的光电子半导体芯片（1），其中所述沟道（5）从所述辐射主侧（23）起并不伸展至所述有源层（20）。
3.根据上述权利要求中的任一项所述的光电子半导体芯片（1），
其中所述下侧接触结构（4）通过多个岛形部（40）形成，所述岛形部位于所述接触指（33）之间并且所述岛形部中相应的多个岛形部沿着所述接触指（33）布置。
4.根据权利要求1或2所述的光电子半导体芯片（1），其中所述沟道（5）中的至少一个位于所述中间连接部（31）与所述沟道中的至少一个另外的沟道（5a）之间，
其中所述另外的沟道（5a）从所述接触指（33）中的一个接触指延伸至与所述一个接触指相邻的接触指（33）。
5.根据权利要求1或2所述的光电子半导体芯片（1），其中在所述辐射主侧（23）的俯视图中看，对于所述沟道中的至少一个（5d）与所述相邻的接触指（33）之间的角度α适用的是：2°≤α≤30°。
6.根据权利要求1或2所述的光电子半导体芯片（1），其中所述沟道中的至少一个（5b）沿着所述接触指（33）中的一个延伸。
7.根据权利要求1或2所述的光电子半导体芯片（1），其中，在所述辐射主侧（23）的俯视图中看，所述沟道中的至少一个（5b）位于所述下侧接触结构（4）之上。
8.根据权利要求1或2所述的光电子半导体芯片（1），其中所述沟道（5）穿通所述半导体层序列（2）的至少90%或者完全穿通所述半导体层序列。
9.根据权利要求1或2所述的光电子半导体芯片（1），其中，在所述辐射主侧（23）的俯视图中看，所述上侧接触结构（3）和所述下侧接触结构（4）不交叠且不接触。
10.根据权利要求1或2所述的光电子半导体芯片（1），其中，在所述辐射主侧（23）的俯视图中看，所述沟道（5）占据所述半导体层序列（2）的基面的比例在0.025%到5%之间，其中包括边界值。
11.根据权利要求1或2所述的光电子半导体芯片（1），其中，在所述辐射主侧（23）的俯视图中看，所述沟道（5）与至少一个所述中间连接部（31）之间的间距最高为8μm。
12.根据权利要求1或2所述的光电子半导体芯片（1），其中对于所述下侧接触结构（4）距所述中间连接部（31）的最小间距A而言并且对于所述下侧接触结构（4）的岛形部（40）之间的平均间距B而言适用的是：0.4≤A/B≤2.5。
13.根据权利要求1或2所述的光电子半导体芯片（1），其中至少所述辐射主侧（23）设有粗化部以用于改进从所述半导体层序列（2）出来的光耦合输出，其中所述粗化部延伸到所述沟道（5）中。
14.根据权利要求2所述的光电子半导体芯片（1），其中所述沟道（5）伸展到所述半导体层序列（2）的电流分布层中，其中所述电流分布层位于所述有源层（20）与所述辐射主侧（23）之间并且所述沟道（5）从所述辐射主侧（23）来看穿通所述电流分布层的至少65%。
15.根据权利要求1或2所述的光电子半导体芯片（1），其中所述中间连接部（31）在远离所述接触区域（37）的方向上变窄。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE102011111919.5 | 2011-08-30 | ||
| DE102011111919.5A DE102011111919B4 (de) | 2011-08-30 | 2011-08-30 | Optoelektronischer Halbleiterchip |
| PCT/EP2012/063274 WO2013029847A1 (de) | 2011-08-30 | 2012-07-06 | Optoelektronischer halbleiterchip |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103765612A CN103765612A (zh) | 2014-04-30 |
| CN103765612B true CN103765612B (zh) | 2017-02-15 |
Family
ID=46465228
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201280041909.0A Active CN103765612B (zh) | 2011-08-30 | 2012-07-06 | 光电子半导体芯片 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US9711699B2 (zh) |
| CN (1) | CN103765612B (zh) |
| DE (1) | DE102011111919B4 (zh) |
| TW (1) | TWI478390B (zh) |
| WO (1) | WO2013029847A1 (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102015111493B4 (de) * | 2015-07-15 | 2021-09-23 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Bauelement mit verbesserten Auskoppeleigenschaften |
| DE102016112502A1 (de) * | 2016-07-07 | 2018-01-11 | Osram Opto Semiconductors Gmbh | Lumineszenzdiode und Verfahren zu deren Herstellung |
| DE102019113315A1 (de) * | 2019-05-20 | 2020-11-26 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Optoelektronischer halbleiterchip |
| DE102021129118A1 (de) * | 2021-11-09 | 2023-05-11 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Bauelement und optoelektronische vorrichtung mit strukturen zur reduzierung vom optischen übersprechen |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102067334A (zh) * | 2008-05-15 | 2011-05-18 | 艾比维利股份有限公司 | 半导体发光器件 |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003152220A (ja) | 2001-11-15 | 2003-05-23 | Sharp Corp | 半導体発光素子の製造方法および半導体発光素子 |
| US20060204865A1 (en) | 2005-03-08 | 2006-09-14 | Luminus Devices, Inc. | Patterned light-emitting devices |
| US20090179211A1 (en) * | 2005-07-14 | 2009-07-16 | Tae-Kyung Yoo | Light emitting device |
| WO2007008047A1 (en) | 2005-07-14 | 2007-01-18 | Epivalley Co., Ltd. | Light emitting device |
| TWI291246B (en) | 2005-10-20 | 2007-12-11 | Epistar Corp | Light emitting device and method of forming the same |
| TWI475716B (zh) * | 2007-03-19 | 2015-03-01 | Epistar Corp | 光電元件 |
| KR100849826B1 (ko) * | 2007-03-29 | 2008-07-31 | 삼성전기주식회사 | 발광소자 및 이를 포함하는 패키지 |
| TW200929601A (en) | 2007-12-26 | 2009-07-01 | Epistar Corp | Semiconductor device |
| DE102008024327A1 (de) * | 2008-05-20 | 2009-11-26 | Osram Opto Semiconductors Gmbh | Optoelektronischer Halbleiterchip mit einer reflektierenden Schicht |
| DE102008048648A1 (de) | 2008-09-24 | 2010-04-08 | Osram Opto Semiconductors Gmbh | Optoelektronischer Halbleiterchip |
| TWI464900B (zh) * | 2008-11-26 | 2014-12-11 | Epistar Corp | 光電半導體裝置 |
| KR20110055110A (ko) | 2009-11-19 | 2011-05-25 | 엘지디스플레이 주식회사 | 반도체 발광소자 및 그 제조방법 |
| JP5733594B2 (ja) | 2010-02-18 | 2015-06-10 | スタンレー電気株式会社 | 半導体発光装置 |
| JP5841600B2 (ja) * | 2010-08-10 | 2016-01-13 | コーニンクレッカ フィリップス エヌ ヴェＫｏｎｉｎｋｌｉｊｋｅ Ｐｈｉｌｉｐｓ Ｎ．Ｖ． | Ｌｅｄへの分路層の配置 |
| JP2012227289A (ja) * | 2011-04-18 | 2012-11-15 | Toshiba Corp | 半導体発光装置 |
| JP2012231000A (ja) * | 2011-04-26 | 2012-11-22 | Toshiba Corp | 半導体発光装置 |
| CN103828071B (zh) * | 2011-06-28 | 2018-08-07 | 发光装置公司 | 用于增强性能的发光二极管结构 |
-
2011
- 2011-08-30 DE DE102011111919.5A patent/DE102011111919B4/de active Active
-
2012
- 2012-07-06 CN CN201280041909.0A patent/CN103765612B/zh active Active
- 2012-07-06 US US14/240,969 patent/US9711699B2/en active Active
- 2012-07-06 WO PCT/EP2012/063274 patent/WO2013029847A1/de active Application Filing
- 2012-07-30 TW TW101127429A patent/TWI478390B/zh active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102067334A (zh) * | 2008-05-15 | 2011-05-18 | 艾比维利股份有限公司 | 半导体发光器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103765612A (zh) | 2014-04-30 |
| TW201314957A (zh) | 2013-04-01 |
| US20140217460A1 (en) | 2014-08-07 |
| US9711699B2 (en) | 2017-07-18 |
| TWI478390B (zh) | 2015-03-21 |
| WO2013029847A1 (de) | 2013-03-07 |
| DE102011111919A1 (de) | 2013-02-28 |
| DE102011111919B4 (de) | 2023-03-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101634410B1 (ko) | 광전 반도체 몸체 | |
| US10636836B2 (en) | Semiconductor light-emitting device and manufacturing method therefor | |
| US10418412B2 (en) | Light-emitting diode | |
| KR102071088B1 (ko) | 큰 각도로 광을 방출하는 반도체 발광 디바이스 램프 | |
| TW201621350A (zh) | 透鏡與使用其之發光裝置模組 | |
| CN103765612B (zh) | 光电子半导体芯片 | |
| KR102271159B1 (ko) | 반도체 소자, 반도체 소자 패키지, 및 이를 포함하는 조명 시스템 | |
| TWI357162B (zh) | ||
| CN112397626A (zh) | 一种发光二极管 | |
| KR100732921B1 (ko) | 발광 다이오드의 전극 구조 | |
| US9257481B2 (en) | LED arrray including light-guiding structure | |
| KR20200001141A (ko) | 플립칩형 발광 다이오드 칩 및 그것을 포함하는 발광 장치 | |
| US11043613B2 (en) | Light emitting diode device and method for manufacturing the same | |
| CN104882461B (zh) | 发光二极管及其制造方法 | |
| WO2021115470A1 (zh) | 一种发光二极管 | |
| TW201310706A (zh) | 發光二極體結構及其製造方法 | |
| KR20150107400A (ko) | 발광 다이오드 | |
| KR20100031044A (ko) | 반도체 발광장치 | |
| CN207282517U (zh) | 一种稻草人形n电极及垂直结构led芯片 | |
| KR100805324B1 (ko) | 효율을 개선하기 위한 발광 다이오드 | |
| KR20160059221A (ko) | 발광소자 및 조명시스템 | |
| RU2247444C1 (ru) | Высокомощный светоизлучающий диод | |
| CN111525009B (zh) | 半导体发光器件 | |
| CN107431105A (zh) | 具有反射器和顶部接触的发光器件 | |
| CN108028298A (zh) | 发光元件及包括此的发光装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |